TWI286735B - Combined transmitter - Google Patents

Description

1286735 - * · 、 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種傳輸器，特別有關一種可傳輸低壓差動訊號（1〇w voltage differential signaling ; LVDS)及傳輸最小差分信號（transiti〇n minimized differential signaling ; TMDS)之傳輸器。 【先前技術】 低壓差動訊號（low voltage differential signaling ; LVDS)係為一 種多數筆記型電腦製造者所使用之-種高速且低電源損耗的介面，可於處 理器（CPU)與液晶顯綠之間，建立一健接式數位連接。它提供相當高的 傳輸速率，僅謂電源，且只產錄小的干擾，咖技術係最好適 用於短距離傳輸線，LVDS技術亦嘗試用於傳輸至桌上型顯示器，但無法得 到其最佳效果。 第1A圖係表示-傳統LVDS傳輸器。_傳輸器1〇係將資料卿、 _、BLUE、HSYNC、VSYNC及DE轉換成資料流，藉由輸出驅動器⑷， 通過信號雜出至對狀接㈣。第1B圖絲示輪-騎i4i與接收器 18中-對應之輸入單元182。如圖所示，LVDS輸出驅動器i4i係為一電流 型信號_動n，藉由電流steering)纽—絲電壓於接 收器财輸人料182之輸人端上。舉例來說，藉_ A導通且開關b & _^^_及信號細 連到接地端；反之亦然。 準 傳輸最小差分信號(TMDS)係為一 。於此技術中，信號會被最佳化， 種用於傳輸触:雜至—顯示器之標 以減少電斜_MI)，以允許信號能 1286735 、快速地傳輸且具有高準確率。於TMDS技術中之差動電路，允許互補且振幅 受限之信號，被傳輸於一組雙紅線之上’而不需使用較貴的同轴繞線。TMDS 傳輸器會編譯且串列地於一 TMDS Link上傳輸一資料流至一接收器，音頻 與同步資訊係被串列化’且用三組雙絞線傳送’而用以時序控制之時脈信 號係藉由另一組雙絞線傳送。 第2A圖係表示一傳統TMDS傳輸器。TMDS傳輸器20係將音頻與同步資 訊(R、G、B、HSYNC、VSYNC及DE)轉換成一資料流，藉由輸出驅動器142 經過信號線輸出至對應之接收器。 第2B圖係表示輸出驅動器142與接收器18，中一對應之輸入單元184。如 圖所示’ TMDS輪出驅動器142係為一電流型信號線驅動器，藉由控制開關 D及/D於彳曰號線igi及/IQ!上產生一差動信號。舉例來說，當開關〕導 通時’於信號線191上之電流Idr，會藉由約為5〇歐姆之終端電姐，拉低 接收态18中輪入單元184之節點N1上之電壓。於此時，沒有载電流之另 一條化號線/191，會維持在Avcc(3.3V)的準位，因此可得到一個差動電壓 擺幅。 目别’用以傳輸LVDS信號及TMDS信號之LVDS傳輸器與TMDS傳輸器， 係各別地設置在不_晶片上。 【發明内容】 有鐵於此’根據本發明之一實施例，係在於提供可傳輸lto信號與勘s 信號之傳輸器。 為達成上述目的，本發明提供一種可傳輸LVDS信號與^^^信號之组 1286735 合式傳輸器，包括-組輸人端，用以接收—第,；—第—傳輸單元， 耦接該組輸入端，包括複數第-驅動器，各個第一驅動器用以藉由一對第 -信號線傳送-第-差動信號至—第—外部輸人單元，射雜—外部輸 入單元包括H阻雛於轉第—信號線之H二傳輸單元，輪 接該組輸人端’包括複數第二驅動H ’各個第二驅動器，肋藉由一對第 二域線傳送-第二差動信號至_第二外部輸人衫，其中鋪二外部輸 入單元包括複數第二電阻，每個第二電阻_接於該第二外部輸入單元之 -電源線與麵礙射之―_ ;卩及,娜，肋根據 -模式選擇信號，致能該第—傳輸單元傳輸驗輸人端上之該第—資料， 或致能該第二傳輸單元傳輸該組輸入端上之該第一資料。 。為達成上述目的，根據本發明另一實施例亦提供另—種可傳輸跳信 號與TMDS信號之組合式傳輸器，包括—組輸人端，㈣接收—第一資料； -第-傳輸單元，墟該組輸人端，包括複數第—驅動器，各個第一驅動 器用以藉由-對信號線傳送-第-差動信號至—第—外部輸人單元，其中 母第-驅動|§之該對信號線係雛至一組共同輸出信號線，且該第一外 部輪入單元包括-第-電阻墟於該對信號線之間；_第二傳輸單元，耦 接該組輸人端’包括複數^鶴器，各㈣二驅魅，㈣藉由一對信 號線傳送-第二差動信號至—第二外部輸人單元，其中每_第二驅動器之 該對信號線係搞接至該組共同輸出信號線，且該第二外部輸人單元包括複 數第二電阻’每個第二電阻係減於該第二外部輸人單元之—電源線與該 對k號線中之-者之間；以及—切換控制器，用以根據_模式選擇信號， 1286735 - · '致能該第—傳輸單元傳輸馳輸人端上之該第-資料，或致能該第二傳輸 單元傳輸該組輸入端上之該第一資料。 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文 特舉一較佳實施例，並配合所附圖示，作詳細說明如下： 【實施方式】 第一實施例 第3A圖係為本發明之可傳輸1^此與111)8信號之組合式傳輸器之第一 實施例。如圖所示，組合式傳輸器100包括一組輸入端51、一第一傳輸單 元110、一第二傳輸單元120、一切換控制器13〇、一時脈暫存器（cl〇ck bu;ffer)140以及一鎖相迴路(phase locked 1〇〇P)15〇。該組輸入端51係用 以接收-第-資料，該第-資料包括音頻及同步資訊，例如麵、舰腿、 BULE1、HSYNC1、VSYNC1 及 DE1。 於本實施例中，第一傳輸單元11〇係可為第1A及1β圖所示之lvds傳 輸器。第一傳輸單元110係耦接該組輸入端51用以藉由第一信號線 ΥΤΧ0+〜YTX3+、ΥΤΧ0-〜YTX3-、YTCLK+及 YTCLK-，來傳輪第一資料至一對應 之接收器（未圖示）。第一傳輸器110係包括一第一序列產生器 (serializer)l 12耗接至輸入端51，用以將並列資料轉換成串列的資料流， 以及-驅動單το 114祕第-序列產生器112,用以將串列資料流傳輸至一 對應之接收器。驅動單元114係包括複數第_驅動器D1〜D5，舉例來說係可 為LVDS驅動器。每個第一驅動器D1〜D5係可藉由一料楚 ^ 河罘一乜號線，送出一 第-差動信號，至-對應接收器之-第-外部輸入單元。於對應接收器中 1286735

- 1 P 的每個第-外部輸入單π ’皆具有輕接於第一信號線間之一第一電阻。舉 例來次，第-驅動器DH系可藉由該對信號線棚+及腳_，連續地送出 差動信號至-外部接收器中之一對應輸入單元，其它驅動器依此類推。 於本只鈿例中，第二傳輸單元12〇係可為第Μ及沈圖所示之頂DS傳 輸》。第一傳輸單元！2〇係輕接該組輸入端51用以藉由第二信號線 ZTX〇+〜ZTX2+、ζτχο—ΖΤΧ2—、ZTCLK+及 ζτακ_，來傳輸第一資料至一對應 之接收器（未圖示）。第二傳輪器120係包括一編碼單元122、一第二序列產 生益124以及-驅動單元126。編碼單元122係祕輸入端51，用以將第 -資料編碼成-第二龍。於本實施财，編碼單元122係可為一包括三 編碼器8bmi〇bit之編碼單元，用以將每_的資料編成的資料。 序列產生器124输至編碼單元122，用以將並列資料轉換成串列的資料 机驅動單几126¾接第二序列產生器124，用以將串列資料流傳輸至一對 應之接收器。 驅動單元126係包括複數第二驅動器％,，舉例來說係可為·s驅 動-每個第-驅動|§ D6〜D9係可藉由一對第二信號線，送出一第二差動 仏號’至-對應接收器之_第二外部輸入單元。於對應接收器中的每個第 二外部輸人單元’冑具雜數第二修，且每個第二電阻絲接於該對第 二信號線中之-者與該第二外部輸人單元之—電源線之間。舉例來說，第 二驅動器D6係可藉由該對信號線薦+及ZTXG-，連續地送出差動信號至 外^接收$巾之—對應輸人單元，其它驅動H依此類推。 切換控制器130係_第一傳輸單元11〇、第二傳輸單元12〇、時腺暫 1286735 •存器140以及鎖相迴路150。切換控制器13〇係根據一模式選擇信號讎狐 以及-關機選擇信號PD，用以於不同操作模式下，致能(enabie)或禁能 (disable)第-傳輸單元11〇、第二傳輸單元⑽、時脈暫存器⑽以及鎖 相迴路⑽。時脈暫存器140係捕一輸入時脈信號Min、模式選擇信號 ΜΟ狐以及切換控制器130，用以分別產生内部時脈信號ακι〜ακ3，給第 一傳輸單元110、第一傳輸單元120及鎖相迴路150。 鎖相迴路⑽__畴時脈錢ακ3以及模式糊請m隱l， 用以於LVDS模式時’產生一第一組輸丨時脈ρακι給第一傳輸單元別， 且於TMDS模式時，產生-第二峰㈣脈腹2給第二雜單元⑽。 第4圖係為根據本發明實施例之一鎖相迴路15〇，其中時脈信號⑽ 係與輸入時脈CLKIN相同。如第4圖中所示，鎖相迴路脱包括一相位頻 率偵測器(phase frequenCy detect〇r ; _⑸、一電荷果(比琴 PU_53、-低通滤波器155、_雙環鍾控振盈器—I細她鄉 controlled 0scillator ; VC0)157 以及一相位暫存器 159。 相位頻耗測器⑸係捕時脈暫存器140，用以比較時脈信號M3 與-回授時脈信號Pref，並根據之間的頻率/相位差，產生一成比例之錯誤 信號sfc，輸出至電荷泵153。電荷泵153 _接來自相位頻率侧器⑸ 之錯誤信號Sfc，並藉由低通驗器155，產生_充電控制信號。— 般來說，電荷泵153係係可藉由相位頻率制器⑸之錯誤信號心進行 充電或放電’以輸出—電流信號，且低猶_ 155係減電荷系⑸， 用以將電流信號轉換成充電控制信號VC0_IN。 1286735

雙環式VC0157係轉接充電控制信號vc〇 j以及模式選擇信號 M_L ’用以於腦模式時，產生第-組輪出時脈信號圆，且於娜 杈式時，產生第—組輸出時脈信號ραΚ2。可選擇性配置(邮之相位 暫存益159係減雙ί衣式v咖7，用以儲存來自雙環式漏57之第一組輸 出％則5號PCLK1或第二組輸ώ時脈信號ραΚ2。於本發明之實施例中，第 一時脈信號腦中之-者係於脳模式時，輸出至相位頻耗測器⑸， 作為該回授時脈錢Pref;而在丽模式時，第二時脈信號腹2中之一 者，係輸出至相位頻率偵測器151，作為該回授時脈信號㈣。 第5圖係為本發曰月之實施例中’鎖相迴路15〇中之雙環式遷控振盈器 157。如圖所示’雙環式壓控振盈器157包括—電壓電流轉換器肌、一第 一環狀振Μ組1573、-第二環狀振雜組1575以及—關元件1577。 電£電抓轉換器1571係耗接電荷果153及低通渡波器155，用以將充 電控制信號轉換成-電流控制信號Sic。第一環狀振盪模組1573係於應 模式時，致能用以根據電流控制信號Sic，產生第一組輪㈣脈信號舰i。

於本發明之實施例中，第一環狀振盪模組1573係可為―？級之環狀振盈模 組，包括串成回路之7個延遲單元(delay cells)。於模式時，第一 環狀振盪模組1573係被致能，用以產生不同相位之14個時脈信號，作為 供給至第-傳輸單元110中第一序列產生器112之第—組輸丨時脈信號 PCLK1 〇 第二環狀振盪模組1575係於丽模式時，致能用以根據電流控制信 號Sic，產生第二組輸出時脈信號PCLK2。於本發明之實施例中，第二環狀 11 1286735 一 * , .«模組1575係可為-5級之環狀振盪模組，包括串成回路之$個延遲單 元洫㈣cells)。於勘S模式時，第二環狀振健組1575係被致能，用 以產生不同相位之10個時脈信號，作為供給至第二傳輸單元⑽中第二序 列產生器124之第二組輸出時脈信號ρακ2。開關元件節係祕第一、 第二環狀振盪模組1573及1575，用以根據模式選擇信號膽狐，於l薦 模式時輸出第一組輸出時脈信號腹！，於蕭㈣式時輸出第二組輸出時 脈信號PLCK2。 以下請參考第3A圖’制本發明之第—實施财，組合式傳輸器1〇〇 之動作。 於LVDS模式（第-模式）時，模式選擇信號麵虹與關機選擇信號叩 會分別為HIGH與LOW，使得切換控制器13〇禁能第二傳輪單元12〇，且致 能第-傳輸單元110，以傳輸第一輸入端51上之第一資料至一對應之外部 接收器。時脈暫存器140係根據輸入時脈CLKIN及模式選擇信號_狐， 產生時脈信號CLK1及CLK3，分別提供給第一傳輸單元11〇及相位鎖迴路 150。鎖相迴路15〇係根據時脈信號CLK3及模式選擇信號m〇dsel，產生第 一輸出時脈信號PCLK1至第一傳輸單元110。 第-序列產生器112得、用以將輸入端51上之第一資料及第一輸出時脈 PCLK1 ’轉換成一串列資料流，然後驅動單元114藉由信號線γτχ〇+〜γτ以+、 ΥΤΧΟ—ΥΤΧ3-、YTCLK+及YTCLK- ’將串列資料流傳輸至—對應之外部接收 器。於此模式中，根據模式選擇信號M0DSEL及關機選擇信號卯，第二傳輪 單元120之時脈信號CLK2及第二輸出時脈信號PCLK2會被禁能(disable)， 12 1286735 以及驅動單 使得第二傳輸單元120中的編碼單元122、第二序列產生器124 元126會被禁能。 於TMDS模式（第二模式）時，模式選擇信號娜肌與關機選擇信號卯 會皆為Μ，使得切換控制器130禁能第一傳輸單元11〇，且致能第二傳輸 單元120 ’以傳輸第-輸入端51上之第一資料至一對應之外部接收器。時 脈暫存⑨140餘據輸人時脈am及模式選擇信號_狐，產生時脈信 唬CLK2及CLK3，分別提供給第二傳輸單元12〇及相位鎖迴路15〇。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號M〇DSEL，產生第二輸出時脈信 號PCLK2至第二傳輸單元120。 編碼單元122係將輸入端51上之第-資料，編碼成一第二資料，第二 序列產生g 124係用以將第二資料及第二輸出時脈paK2，轉換成一串列資 料流，然後驅動單元126藉由信號線Ζτχ〇+〜ζτχ2+、ζτχ〇_〜ζτχ2_、ζτακ+ 及ZTCLK將串列資料流傳輸至一對應之外部接收器。於此模式中，料據 模式選擇信號MODSEL及關機選擇信號PD，第一傳輸單元11〇之時脈信號 CLK1及第一輸出時脈信號ρακι會被禁能(disabie)，使得第一傳輸單元 110中的第一序列產生器112以及驅動單元114會被禁能。 於關機模式時，關機選擇信號PD會為HIGH，不管模«擇信號_SEL 為HIGH或LOW，切換控制器13〇都會將第一、第二傳輸單元ιι〇及i2〇、 暫存tm 140及鎖相迴路150關機。因此，本發明之組合式傳輸器可藉 打弋k擇彳σ號’於LVDS模式時傳輸LVDS信號，於TMDS模式時傳輸TMDS U虎於第-貫施例中，第一、第二傳輸單元11〇與12〇係共用輸入端Η。 13 1286735 第二實施例 單元110、一第二傳輸單元120、一切換控制器13〇 及一鎖相迴路150。 第3B圖係為本發明之可傳輸_與_信號之組合式傳輸器之第二 實施例。如_示，組合式傳輸器丨包括—組輸人端Η、—第一傳輸 一時脈暫存器140以 組合式傳輸器100’ 係與第3A ®巾所示者相似，除了鶴單元126， 為求說明書之«，相同結構之描敘，予以省略。財實施财，驅動器 傳輸單元中驅動單元114之信號線、 而不是如第3A圖中所示之 ΥΊΉ-〜ΥΠ3-、YTCLK+、YTCLK-耦接 ΖΊ10+~ΖΠ2+、ΖΠ0—ΖΤΧ2-、ZTCLK+、ZTCI1-。於此實施例中，第一、第 -傳輸單7L 11G及120翻輸人端51與及輸㈣，例如信麟而〜伽+、 ΥΤΧ1-ΥΤΧ3- ^ YTCLK+ > YTCLK- 〇 於膽模式（第-模式）時，模式選擇信號_狐與關機選擇信龍 會分別為HIGH與LGW ’使得切換控· 13Q禁能第二傳輸單元12()，且致 此弟-傳輸早χ m，以傳輸第一輸入端51上之第—資料至一對應之外部 接收盗。時脈暫存器14〇餘雜Α_απΝ及模式選擇信號_狐， 產生時脈信號CLK1及CLK3 ’分別提供給第-傳輸單元11〇及相位鎖迴路 150。鎖相迴路15〇係根據時脈信號ακ3及模式選擇信號臟此，產生第 -輪出時脈信號PCLK1至第一傳輸單元11〇。 第序列產生器112係用以將輸入端51上之第一資料及第一輸出時脈 PCLK1，轉換成一串列資料流，然後驅動單元114藉由信號線γΤχ0+〜YTX3+、 14 1286735 * . YTXO-〜ΥΠ3-、YTCLK+及YTCU-，將串列資料流傳輸至一對應之外部接收 裔。於此模式中，根據模式選擇信號M0DSEL及關機選擇信號PD，第二傳輸 單το 120之時脈信號CLK2及第二輸出時脈信號ρακ2會被禁能(心saW e)， 使得第二傳輸單元12〇中的編碼單元122、第二序列產生器124以及驅動單 元126會被禁能。 於TMDS模式（第二模式）時，模式選擇信號.％^與關機選擇信號卯 會皆為LOW，使得切換控制器13〇禁能第一傳輸單元11〇，且致能第二傳輸 單7G 120 ’以傳輸苐一輸入端51上之第一資料至一對應之外部接收器。時 脈暫存器140係根據輸入時脈CL〇N&模式選擇信號M〇DSEL，產生時脈信 LK2及CLK3 ’刀別&供給弟一傳輸單元120及相位鎖迴路150。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號M〇DSEL，產生第二輸出時脈信 號PCLK2至第二傳輸單元12〇。 編碼單元122係將輸入端51上之第一資料，編碼成一第二資料，第二 序列產生裔124係用以將第二資料及第二輸出時脈pcLK2，轉換成一串列資 料流，然後驅動單元126藉由信號線γΤχ1+〜γτχ3+、γτχι_〜γτχ3_、γτακ+ 及YTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，根據 模_擇信號M0概及關機選擇信號pD，第一傳輸單元ιι〇之時脈信號 CLK1及第一輸出時脈信號ρακ1會被禁能(disable)，使得第一傳輸單元 110中的第一序列產生器112以及驅動單元114會被禁能。 於關機模式時，關機選擇信龍會為_，不管模式選擇信號臓a 為HIGH或LOW，切換控制器丄30都會將第一、第二傳輸單元ιι〇及⑽、 15 1286735 守脈暫存器140及鎖相迴路150關機。因此，本發明之組合式傳輸器可_ 由权式選擇信號，於LVDS模式時傳輸LVDS信號，於TMDS模式時傳輪TMDS 化號。於第二實施例中，第一、第二傳輸單元11()與12〇係共用輸入端Μ。 弟二貫施例 第3C圖係為本發明之可傳輸lvdS與TMDS信號之組合式傳輸器之第三 貫施例。如圖所示，組合式傳輸器1〇〇”包括一組第一輸入端51、一第一 輪早元110、一組弟一輸入端52、一弟二傳輸單元120、一切換控制器 130、一時脈暫存器ι4〇以及一鎖相迴路15〇。 φ 組合式傳輸器100”係與第3A圖中所示者相似，除了編碼單元122與 驅動單元126，為求說明書之簡潔，相同結構之描敘，予以省略。於本實施 t 例中’輸入端52用以接收一第二資料，該第二資料包括音頻及同步資訊， · 例如 RED2、GREEN2、BULE2、HSYNC2、VSYNC2 及 DE2。第二傳輸單元 120 中 之編碼單元122係耦接至輸入端52，而不是第3A圖中所示之輸入端51。 再者，驅動單元126中之驅動器D6〜D9係與辆接至第一傳輸單元中驅動單 元 114 之信號線 YTX1+〜YTX3+、Yra_〜YTX3_、YTCLK+、YTCLK_耦接，而不· 是如第 3A 圖中所示之 ZTX0+~ZTX2+、ZTX0—ZTX2-、ZTCU+、ZTCLK-。於此 實施例中’第一、第二傳輸單元11〇及12〇共甩相同之輸出端，例如信號 線 ΤΧ1+〜ΥΤΧ3+、ΥΤΧ1-〜ΥΤΧ3-、YTCLK+、YTCLK-。 於LVDS模式（第一模式）時，模式選擇信號M〇DSEL與關機選擇信號叩 會分別為HIGH與LOW，使得切換控制器130禁能第二傳輪單元12〇，且致 能第一傳輸單元110，以傳輸第一輸入端51上之第一資料至一對應之外部 16 1286735 接收器。時脈暫存器14〇係根據輸入時脈CLKIN及模式選擇信號mqdsel， 產生％脈^號CLK1及CLK3，分別提供給第一傳輸單元HQ及相位鎖迴路 150。鎖相迴路150係根據時脈信號CLK3及模式選擇信號M〇DSEL，產生第 一輸出時脈信號PCLK1至第一傳輸單元110。 弟序列產生^§ 112係用以將輸入端51上之第一資料及第一輸出時脈 PCLK1 ’轉換成一串列資料流，然後驅動單元藉由信號線〜γτχ3+、 ΥΊ10-〜YTX3-、YTCLK+及YTCLK-，將串列資料流傳輸至一對應之外部接收 器。於此模式中，根據模式選擇信號M0DSEL及關機選擇信號pD，第二傳輸 _ 單tl 120之時脈信號Clk2及第二輸出時脈信號PCLK2會被禁 使得第二傳鮮元12〇巾的編碼單元122、第二序·生n 124以及驅鮮 , 元126會被禁能。 ♦ 於TMDS模式（第二模式）時，模式選擇信號M〇DSEL與關機選擇信號叩 會皆為·，使得切換控制器13〇禁能第一傳輸單元11〇，且致能第二傳輸 單7L 120 ’以傳輸第二輸入端52上之第二資料至一對應之外部接收器。時 脈暫存⑤140係根據輸入時脈CLKIN及模式選擇信號_SEL，產生時脈信 _ 號CLK2及CLK3，分別提供給第二傳輸單元12〇及相位鎖迴路15〇。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號刪此，產生第三輸出時脈信 號PCLK2至第二傳輸單元12〇。 編碼單元122係將輸人端52上之第二資料，編碼m料，第二 序列產生益124係用以將第三資料及第二輪出時脈ρακ2 ，轉換成一串列資 料流，然後驅動單元126藉由信號線ΖΤΧ0+〜ZTX2+、ZTX0-ZTX2-、ZTCLK+ 17 1286735 及ZTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，椤據 模式選擇信號_SEL及賴選擇錢PD，第-傳輸單元m之時脈信號 CLK1及第一輪出時脈信號PCLK1會被禁能(disable)，使得第—傳輸單元 110中的第一序列產生器Π2以及驅動單元114會被禁能。 於關機模式時，關機選擇信號PD會為HIGH，不f模式着信號膽狐 為HIGH或LOW，切換控制器130都會將第一、第二傳輸單元11〇及i2〇、 時脈暫存器14G及鎖相迴路⑽_。因此，本·之組合式傳輸器可藉 由模式選擇信號，於LVDS模式時傳輸LVDS信號，於TMDS模式時傳輪tmds 信號。於第三實施例中，第-、第二傳輸單元11G與通係分別使用第一 輸入端51以及輸入端52。 於LVDS傳輸單元中之輸出驅動器與於TMDS傳輸單元中之輸出驅動器 之間，具有許多差異點。舉例來說，於LVDS傳輸單元中，對輸出驅動器來 說，在其對應之接收器中並不需要一參考電壓，並且一般來說[·傳輸單 元所決定之共模電壓Vcm係為1· 25V。但是，於TiDS傳輸單元中，對輸出 驅動器來說’在其對應之接收器中需要一働為3·外的穩定參考電壓 Avcc，並且共模電壓Vcm係為3V。再者，在LVDS傳輸單元中，輸出驅動器 之輸出差動電制擺巾i，雜共模電壓Vem相差25QmV〜·mV，而在TMDS 傳輸單το中，輸出驅動器之輸出差動電壓的擺幅，係與共模電壓Vcm相差 400mV〜600mV。因此，若LVDS傳輸單元與TMDS傳輸單元直接共用輸出端， 而不修改TMDS與LVDS輸出驅動器之結構，不同的共模電壓Vcm將會造成 無法相容，此問題將在以下加以說明。 18 1286735 •第6圖所示係為共用一對輸出端之傳·仍驅動器與丽驅動器。 如圖所示’在咖驅動器中之電源vcc，_般來說係為& 5v，於外部接收 器之輸入單元182中之電源，-般來說係為3· 3y。於職模式時，刪 驅動器2會被禁能’信號βΡ與βΝ皆為_(2. 5v)，而職驅動器4合被 致能，因此信號嫌及斷之—者，會根據錢DN與Dp，由&那被 拉低到2. W。然而，於信號細與τχρ上之碰，係高於薦驅動器2 令，電源VCC及輸入賴與βΡ上的籠。因此，漏電流將會通過簡$電 晶體T!及T3 ’流往刪驅動器2之電源ycc，將會縮小聰驅動哭4之 輸出差動碰的擺幅。再者，若廳電晶體TH6皆為2. 5V的元件，這地 元件將可能會由於信號線TXP與m上之電壓，而產生崩潰現象。 針對漏電流鱗致關題，本發„提供,合式輪她動器，適用 於弟犯圖與第3C圖中，共同輸出端來傳輸_言號與職信號之組合 ” U弟7圖係顯不一組合式輸出驅動器，由共同的輸 «來傳輸遍S信號與⑽信號。於本發明之實施例中分應模式時， 猎由切換控制ϋ ’第二傳輸單元會被L傳輸單元會被致能，用 ^傳輪―貧料至一對應之接收器。舉例來說，藉由切換控制器所產生之控制 弟二傳輸單元丨料之輪_勝D9會被禁能。於丽模式時， 第—傳輸單術切換咖禁能，而第二傳輸單元會被致能，用以傳輸 讀至-對應之_。舉例來說，藉由切_騎赶之控制信號， 第傳輪單兀11〇中之輸出驅動器㈣5會被禁能。 如第7圖中所不，係為本發明之組合式輸出驅動器咖包括兩個輸出 19 1286735 U2及2G3。根據本發明之實施例，輸出驅動器觸係顯示第一傳輸 單元110中每個輪出驅動器D1、D2、如，或M的結構，而輸出驅動器 202係顯示第二傳輪單元⑽中每個輪出驅動器加、的、⑽㈣的結構。 來兒輸出驅動器2〇2、信號線τχρ與TBJ以及輪出驅動器2〇3 ’係可 分別視為第與第3C圖中所示之輪出驅動器加、信號線_與· 以及輸出驅動器D2〇 輪出驅動器202係減-對信號線τχρ與彻，用以於應模式時， 根據輸入信號DN與DP，且藉由信號線τχρ與m，輪出一差動信號至一對 應外雜入單7〇(未圖不）。由於第二傳輸單元係為一働s傳輸單元，因此 輸出驅動謂係可為-碰驅動器。如圖所示，輸出驅動器2〇2包括一 由電晶體Τ5與Τ6構成之差動對以及一電流源η。 輸出驅動器203包括-驅動暫存器204、一輸出單元2〇6以及一電源供 應器2G8，係用薦模式日㈠罐輸人信龍與即，且藉由信號線 ΤΧΡ與ΤΧΝ ’輸出-差動信號至一對應外部輸入單元(未圖示）。 輸出暫存器204包括第-、第二電源端分別輕接至一第一電壓V1與第 一節點N1，用以根據輸入信號BN與BP，產生二控制信號sn與SC2。輸出 單元206係_於第-節點N1與第-電源線咖之間，用錄據控制信號 SCI與SC2，藉由信號線τχρ與TXN，輸出差動信 元。電源供應器208係於LVDS模式與TMDS模式時，提供不同電壓給節點 Ν1。於LVDS模式時，電源供應器208提供第一電壓，例如2· ，給驅動暫 存|§ 204與輸出單元206 ;而於TMDS模式時，電源供應器2〇8提供第二電 20 1286735 ，壓’例如3· 3V，給驅動暫存器2〇4與輸出單元細。 於跳模式時，第-傳輸單元㈣係被致能，用以傳輪資料二 傳輸㈣◦係被禁㈣此，於第—傳輸單元附之輪出驅動器㈣ 係被致此’用以輸出差動信號至一接收器中對應之外部輸入單元，同 第二傳輸單元m中之__6,係鐵。當輸_器2 係 表示第二傳輸單元120中之輸出驅動器關，且輸出驅動器_表矛第 -傳輸單元m中之輸出驅動器㈣時，於lvds模式時，輸出驅動㈣ 會被禁能，而輸出驅動器203會被致能。 因此，於輸咖謂中，電晶體T5及T6之_會被拉到低電位 (pull Iqw) ’且電流源η會被禁能。電源供應器會藉由節關供應 電壓職5V)，至驅動暫存器2G4與輸出單元施。由於在⑽s)模式下' 於驅動暫存讀之第―、第二電源端上的鍾都是νι，驅動暫存器· 會根據第-電壓V1以及輸入信號_βρ，輸出二控制信細峨。 輸出單元施會根據控制信號SC1與SC2，產生—差動信號，且藉由信號線 ΠΡ與·，傳輸至—對應之外部輸入單元中。舉例來說，卿信號⑽ 與SC2分別細與腸，電晶體T1與T4會導通，而電晶體T2與T3會 截止，使得電流Ia會經過電晶體T1與信號線㈣至對應之外部輸入單 兀，且通過細健細細來，_在對應之外部輸人單元之輸入端 間，建立一個差動電壓，反之亦反。 於TMDS模式時，第-傳輸單元11〇係被禁能，而第二傳輸單元则 被致能’用以傳輸資料。因此’於第二傳輸單元12〇中之輸出驅動器關 21 1286735 廉 丨 （ 、係被致能，_輸出差動錢至-歡H情應之外部輸人單元，同時於 第傳輸單元110中之輸出驅動器D1〜D5係、被禁能。當輸出驅動器聊係 表不第二傳輸單it 120巾之輸出驅動器D6〜D9，且輸出驅動器2〇3係表示第 一傳輸單元110中之輸出驅動器D1〜D5時，於職模式時，輸出驅動器2〇3 會被禁能，而輸出驅動器2〇2會被致能。 因此，輸出驅動器202係根據輸入信號與DP，輸出一差動信號至一 接收器中-對應之輸入單元。舉例來說，若輸入信號即與⑽分別為Η腿 與LOW，信號線ΤΧΝ會被拉至2. 7V，而信號線ΤΧΡ會維持在3. 3V，因而在 對應之外部輸入單元之輸入端間，建立一個差動電屢，反之亦反。於獅$ 模式中，電源供應器208會藉由提供_ 3· 3V之第二電壓V2，至驅動暫存器 204與輸出單元206。由於此模式下，驅動暫存器2〇4之兩電源端係分別位 於2.5V與3·3ν，因此，驅動暫存器204會根據第一電壓¥1、第二電壓V2 以及輸入信號BN與BP，輸出二個3. 3V之控制信號SCI與SC2。輸出單元 206會根據控制信號SC1與％2而禁能，同時電流源12與13亦會禁能。 由於電源供應器208所提供之第二電壓V2(於節點N1上)與控制電壓 SCI與SC2皆同樣為3.3V，因此將可避免由於2· 7V〜3· 3V之電壓，在信號 線TXP與TXN上所導致之漏電流。所以在TMDS模式中，將不會有漏電流由 信號線TXP與TXN流經電晶體T1與T3至電源供應器208，因此將可維持輸 出驅動器之輸出差動電壓的擺幅。 第8圖係表示本發明實施例中組合式輸出驅動器之第一輸出驅動器 202。如圖所示，輸出驅動器202係耦接於一對信號線TXP與TXN以及一電 22 1286735 源線GND之間’於TMDS模式中被致能’用以藉由信號線τχρ與頂，傳輪 -差動信號至-接收器（未圖示)之—外部輸入單元。輸出驅動器2⑽包括 電晶體Τ5與Τ6以及-電流源η，係電流源η包括電晶體τΐ4〜τΐ6。電晶 體Τ14之源極係输至-偏壓電流CB3，電晶體η5之控制間極係顧至— 控制信號剛。舉例來說，於廳模式中，若信號βρ與μ分別為刪與 LOW ’電晶體T5與T6會分別為截止與_，使得信號線τχΝ被拉低至& ^， 而另-條信號線TXP仍維持在3· 3V，因而於對應之外部輸入單元的輸入端 上建立-絲電壓，反之亦反。而在_模式時，電晶體τ5與刊之控制 端會被輸入信號DN與DP給拉到低糕(pull 1〇w)，且電流源η會因為控 制信號PWD1被禁能。 第Θ係表示本發明貫施例中之一輸出單元。如圖戶斤示，於輸出驅動 裔2〇3中之輸出單元2〇6係耦接於節點Ν1與電源線GND之間，於^^^模 式中被致能，用以根據來自驅動暫存器2〇4之控制信號，且藉由信號線顶 ” TXN輸出一差動信號至一接收器（未圖示）之一外部輸入單元。輸出單元 2〇6包括由電晶體T1〜T4之栓鎖單元以及電流源12與i3。 電机源12包括電晶體Τ7、T9及Τ10，且耦接節點Ml與節點Ν2之間。 電曰曰體17之汲極係耦接至一偏壓電流CB1，且電流源12係由一控制信號 PWD2所控制。於TMDS模式時，電晶體T7藉由控制信號PWD2，而導通以禁 能電流源12。 於拾鎖單元中，電晶體T1與T2之控制端係耦接至控制信號SCI，且電 一 3與T4之控制端係轉接至控制信號SC2，栓鎖單元用以於LVDS模式 23 1286735 - , 日守’於域線TXN與TXP上產生-差動信號，且於職模式時，係藉由來 自驅動暫存器204之3_ 3V的控制信號SCI與SC2而被禁能。 電流源13係耦接於節點船與電源線GND之間，包括電晶體τ^〜τι3。 電曰曰體丁 12與Τ13之控制端及電晶體Til與Τ12之汲極端係输至一偏壓 電流CB2。於TMDS模式時，電晶體τη係由於控制信號pWD截止，以禁能 電流源13。 b 舉例來說，於LVDS模式中，若控制信號SCI與SC2分別為L0W與耵诎， 電晶體T1與T4會導通，而電晶體T2與T3會截止，使得電流ι&會經過電 晶體T1與信號線txp流至對應之外部輸入單元，且通過流回信號線τχΝ流 來口而在對應之外部輸入早元之輸入端間’建立一個差動電壓，反之 亦反。 於TMDS模式時，電晶體Τ1〜Τ4之控制端係藉由控制信號SC1與SC2被 拉高至3.3V，且電流源12與13會由於控制信號PWD2與PWD3被禁能。由 於節點Nl、N4與N5上的電壓皆是3· 3V，因此將可避免由於信號線τχρ與 ΤΧΝ之電壓所導致之漏電流。所以在^^巧模式中，將不會有漏電流由信號 線ΤΧΡ與ΤΧΝ流經電晶體Τ1與Τ3至電源供應器208，因此將可維持輸出驅 動器之輸出差動電壓的擺幅。 第10圖係表示本發明實施例中之一驅動暫存器。驅動暫存器204接收 輸入信號ΒΝ與ΒΡ，並且轉換成控制信號SCI與SC2，分別輸出至輸出單元 206之節點N4與N5。驅動暫存器204包括第一、第二反相器串列ICS1與 ICS2，用以根據輸入信號BN與BP、第一電源端上之2.5V的第一電壓以及 24 1286735 • · 1 、 節點N1上的電壓，輸出控制信號SCI與SC2至栓鎖單元。節點N1上的電 壓係由電源供應器208所提供，其中於LVDS模式時，電源供應器208係提 供一 2.5V的電壓，而於TMDS模式時，電源供應器2〇8係提供一 3·3ν的電 第一反相器串列ICS1係包括串聯地連接的四個反相器JNV1〜INV4，其 中反相器INV1係由2_5V之第一電壓Vi所供電，而反相器INV2〜INV4係由 電源供應器208長：供至卽點N1上的電壓所供電。第二反相器串列ic%係 包括串聯地連接的四個反相器INV5〜INV8,其中反相器1腳5係由2. 5V之第 一電壓VI所供電，而反相器INV6〜INV8係由電源供應器208提供至節點N1 上的電壓所供電。 反相器INV1與爾5係用以接收輸入信號Bp與，而反相器麵與 麵係用以分別輸出控制信號SC1與SC2至輸出單元2〇6之節點N4與肥 於LVDS模式時’由於節點N1上的電顯第—電㈣皆為&⑽，反相器等 列卿與ICS2係根據輸入信號BN與Bp，輸出控制信號幻與⑽。於识 時’控制信號SQ㈣中之-者為2. 5V，而另—者為QV。於獅s模式 時’輸入信號Μ與BP係被設定為2. 5V，使得反相器串列咖與聰由 於節關上3為電壓’輸出3·3ν之控制信㈣嫌至輸出單祕 第11圖係為本發明之組合式傳輸器於咖模式時之輸出波形圖。如 =’權模式時，共模電壓係固定在丨.25V，且輪出差動健的擺 =到黯。第12 _本發_蝴輸辦職_之輸出 圖。如騎示，於娜模式時，賴植爾在^輸出差動電 25 1286735

麼的擺幅係達到6_。因此，本發明之組合式雜^翁根賊式選擇广 號’於TMDS模式下傳輸TMDS信號，而於LVDS模式下傳輪lvds_^^D 者，由信號線TXP與TXN通過電晶體T1與T3，流往麵供應器2〇=漏^ 流將可以避免’因此，輸出驅動器2〇2之輸出差動電壓的擺幅將可以維^電 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作些許之更動= 潤飾’因此本發明之保護細當視_之中請專利細所界定者為準。與

【圖式簡單說明】 第1Α圖係表示一傳統LVDS傳輸器 第1Β圖係表示第1Α圖所示之輸出驅動器與接收器中一對應之輪入單 元0 第2Α圖係表示一傳統τ肋g傳輸器。 第2Β圖係表示第2Α圖所示之輸出驅動器與接收器中一對應之輪入單 元0 第3八圖係為本發明之可偷腦與麵信號之組合式傳輪器之第一鲁 實施例。 第3Β圖係為本發明之可傳輸⑽與娜信號之組合式傳輪器之第二 實施例。 第3C圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第三 實施例。 第4圖係為根據本發明實施例之-鎖相迴路。 26 1286735 第5圖係為本發明之實施例之雙環式壓控振盪器。 弟6圖所示係為共用一對輸出端之傳統LVDS驅動器與珊s驅動器 弟7圖中所示係為本發明之組合式輸出驅動器。 第8圖係表示本發明實施例之第一輸出驅動器。 第9圖係表示本發明實施例之一輸出單元。 第1〇圖係表示本發明實施例之一驅動暫存器。 圖 【主要元件符號說明】 12 :序列產生器； W :鎖相迴路； 第11圖係為本發明之組合式傳輸器於^^此模式時之輪出波尕回 第12圖係為本發明之組合式傳輸器於TMDS模式時之輪出、皮〒 18 ' 18’ ：接收器； A'B、1577 :開關元件； : LVDS傳輸器； 182 ' 184 :輸入單元； 20 : TMDS傳輸器； 51 ' 52 :輸入端； 100 ' 100’ 、HJ0” ：組合式傳輸器； 110 :第一傳輸單元； 120 :第二傳輸單元； 114 ' 126 :驅動單元； 27 1286735 _ » * 、 112 : 7 : 1序列產生器； 124 : 10 : 1序列產生器； 130 :切換控制器； 140 :時序暫存器； 141 :輸出驅動器； 150 :鎖相迴路； 151 :相位頻率偵測器； 153 :電荷泵； 155 :低通濾波器； 157 :雙環式壓控振盪器； 159 :相位暫存器； 1571 :電壓/電流轉換器； 1573 :第一環狀振盪模組； 1575 :第二環狀振盪模組； 200 :組合式輸出驅動器； 204 :驅動暫存器； 206 :輸出單元； 208 :電源供應器； T1〜T7、T9〜T16 :電晶體； DN、DP、BN、ΒΡ :輸入信號； RT :電阻； 1286735 ， · * • Pref ··回授時脈信號；

Sfc :錯誤信號； VCOJN :充電控制信號； CLKIN :輸入時脈信號； CLIQ〜CLK3 :時脈信號； PCLK1〜PCLK2 :輸出時脈信號； D1〜D9、203、202 :輸出驅動器；

Iref ·電流， MODSEL :模式選擇信號； N1〜N6 :節點； II〜13 :電流源； VI:第一電壓； PWD1〜PWD3 :控制信號； CB1〜CB3 :偏壓電流； SCI、SC2 :控制電壓； INV1〜INV8 :反相器； ICS1、ICS2 :反相器串列； PD :關機選擇信號； RE：D、GREEN、BLUE、HSYNC、VSYNC、DE、RED1、GREEN1、BLUE1、HSYNC1、 VSYNC1、DEI、RED2、GREEN2、BLUE2、HSYNC2、VSYNC2、DE2 :資料；以及 ΥΤΧ0+〜YTX3+、ΥΤΧ0-〜YTX3-、YTCLK+〜YTCLK-、ΖΤΧ0+〜ZTX2+、 1286735 鲁 «. * * ' ZTXO-〜ZTX2-、ZTCLK+〜ZTCLK-、19、历、191、而、ΤΧΝ、ΤΧΡ :信號線。

30

Claims (1)

1. 、申請專利範圍·· L -種組合式傳輸器，應用 -叙輸入端’用以接收—第广頻訊號，包括: 一# 乐身料； —弟-傳輸單元’輕接該組輪 動器，各個第-驅動器用以藉由一對第二括複數第-: -差動信號至一第一外部輸入單元虎線傳运-弟 單元包& ^ /、中該第一外部輸入 弟—電阻輕接於該對第-信號線之間； 一弟二傳輸單元端，包括複數第二驅動 =個弟二驅動器，用以藉由一對第二信號線傳送一第 :;號至—第二外部輪人單元，其中該第二外部輸入 早70包括複數第二電阻，每個第二電阻係耦接於該第二外 部輸入單元之—電源線與該對第二信號線中之-者之間； 以及 切換控制态，用以根據一模式選擇信號，致能該第 傳輸單7〇傳輸該組輸入端上之該第一資料，或致能該第 二傳輸單元傳輸該組輸入端上之該第一資料。 2·如申請專利範圍第1項所述之組合式傳輸器，其中 該弟傳輸單元係為一低壓差動訊號傳輸器（low voltage differential signaling transmitter ; LVDS transmitter) 〇 3· 如申請專利範圍第1項所述之組合式傳輸器，其中 該第二傳輸單元係為一傳輸最小差分信號傳輸器（transition 31 1286735 ' minimized differential signaling transmitter ; TMDS transmitter) o 4. 如申請專利範圍第1項所述之組合式傳輸器，其中 該第一傳輸單元係用以於一LVDS模式中，將該組輸入端上 之該第一資料傳送至該第一外部輸入單元，而該第二傳輸 單元係用以於一TMDS模式中，將該組輸入端上之該第一資 料傳送至該第二外部輸入單元，並且於一關機模式（power down mode)中，該第一、第二傳輸單元皆被禁能（disable)。 5. 如申請專利範圍第4項所述之組合式傳輸器，更包 括： 一鎖相迴路（phase locked loop ; PLL)，搞接該第一以 及該第二傳輸單元； 一時脈暫存器，用以根據一輸入時脈信號以及該模式 選擇信號，分別產生一第一、一第二及一第三時脈信號給 該第一傳輸單元、該第二傳輸單元以及該鎖相迴路，其中 該鎖相迴路係根據該模式選擇信號以及該第三時脈信號， 於該LVDS模式中產生一第一組輸出時脈信號給該第一傳 輸單元，且於該TMDS模式中產生一第二組輸出時脈信號給 該第二傳輸單元。 32 1286735 6.如申請專利範圍第4項所述之組合式傳輪哭， 該第 該切換控制器係根據該模式選擇信號以及—關機選擇 號’於該關機模式中，禁能（disable)該第—傳輪單元、' 仏 二傳輸單兀、該鎖相迴路以及該時脈暫存器。 7·如申請專利範圍第5項所述之組合式傳 該第一傳輸單元包括： -第-序列產生器(serializer)，耦接該組輪入端， 輪器，其中 用以 組輪出時信 將該第-資料、該第一時脈信號以及該第一 號，轉換成複數第一資料流；以及 - LVDS驅動單元，包括複數該等第一驅動器，轉接該 第-序列產生器，用以將該等第一資料流傳輸至對應之該 寺弟一外部輸入單元。 8.如中請專利範圍第5項所述之組合式傳輸器，其中 該第二傳輸單元包括： > -編碼早儿’耦接該組輸入端，用以根據該第二時脈 信號，將該第一資料編碼成一第二資料； -第二序列產生器，職該編碼單元，用以將該第二 資料、該第二時脈信號以及該第二組輸出時脈信號，轉換 成複數第二資料流；以及 33 1286735 一 TMDS驅動單元，包括複數 稷数°亥4弟二驅動器，耦接該 第二序列產生器，用以將兮笠筮-次Η 將㈣弟—資料流傳輸至對應之該 等第二外部輸入單元。 9·如中請專利範圍第5項所述之組合式傳輸器，㈠ 於該LVDS模式中，該時脈暫存胃 ，莫式選擇信號，分別產生該第一時脈信號給該第一傳輸單 凡，以及該第三時脈信號給該鎖相迴路，並且該鎖相迴路 會產生該第—組輸出時脈信^該第-傳輪單元。 如申π專利I巳圍第5項所述之組合式傳輸器，其中 於該TMDS模式中，兮η士邮私士 八 ^ f糾脈暫存器係根據該輸人時脈以及該 模式選擇信號，分別產生該第二時脈信號給該第二傳輪單 凡’以及該第三時脈信號給該鎖相迴路，並且該鎖相迴路 會產生該第：組輸㈣脈信號至該第二傳輸單元。 種組合式傳輸器，應用於傳輸音頻訊號，包括： 一組輸入端，用以接收一第一資料； 第傳輸單元，耦接該組輸入端，包括複數第一驅 動&各#第_驅動器用以藉由—對信號線傳送一第一差 動信號至一第—外部輸入單元，其中每-第-驅動器之該 號線係耦接至一組共同輸出信號線，且該第一外部輸 單凡已括第—電阻耦接於該對信號線之間； 34 1286735 一第二傳輸單元，耦接該組輸入端，包括複數第二驅 動器，各個第二驅動器，用以藉由一對信號線傳送一第二 差動#號至一第二外部輸入單元，其中每一第二驅動器之 該對信號線係耦接至該組共同輸出信號線，且該第二外部 輸入單元包括複數第二電阻，每個第二電阻係耦接於該第 二外部輸入單元之一電源線與該對信號線中之一者之間； 以及 一切換控制器，用以根據一模式選擇信號，致能該第 一傳輸單元傳輸該組輸入端上之該第一資料，或致能該第 二傳輸單元傳輸該組輸入端上之該第一資料。 π·如申請專利範圍第丨丨項所述之組合式傳輸器，其 中該弟一傳輸單元係為一低壓差動訊號傳輸器（low voltage differential signaling transmitter ; LVDS transmitter)。 l3·如申請專利範圍第丨丨項所述之組合式傳輸器，其 中該第二傳輸單元係為一傳輸最小差分信號傳輸器 (transition minimized differential signaling transmitter ； TMDS transmitter)。 14·如申請專利範圍第ll項所述之組合式傳輸器，其 中該第一傳輸單元係用以於一 LVDS模式中，將該組輸入端 上之該第一資料傳送至該第一外部輸入單元，而該第二傳 35 1286735 輸單兀係用以於一TMDS模式中，將該組輸入端上之該第一 貧料傳送至該第二外部輸入單元，並且於一關機模式咖暫 down m〇de)中，該第一、第二傳輸單元皆被禁能（此仙）。 I5·如申請專利範圍第14項所述之組合式傳輸器，更 包括： 一鎖相迴路（phase locked 1〇〇p ; pLL)，耦接該第一以 及該第二傳輸單元；

   ¥序暫存g ’用以根據—輸人時脈信號以及該模式 第二及一第三時脈信 號給 選擇信號，分別產生一第 該第-傳輸單元、該第二傳輸單元以及該鎖相迴路，其中 該鎖相迴路係根據該模式選擇錢以及該第三時脈信號， 輸單元，且於該TMDS模式中產生—第二組輸出時脈信號給 該第二傳輸單元。

   16·如申請專利範圍第_所述之組合式傳輪器，其 中該切換控制器係根據該模式選擇信號以及―關機選擇信 號’於該關機模式中’禁能（disable)該第-傳輸單元、該第 二傳輸單S、該鎖相迴路以及該時脈暫存器。 之組合式傳輸器，其 Π.如申請專利範圍第15項所述 中該第一傳輸單元包括： 36 1286735 ’ 一第一序列產生器（serializer)，耦接該組輸入端，用以 將該第一資料、該第一時脈信號以及該第一組輪出時信 號’轉換成複數第一資料流；以及 一LVDS驅動單元，包括複數該等第一驅動器，耦接該 第序列產生器，用以將該等第一資料流傳輸至對應之該 專弟一外部輸入單元。 18·如申請專利範圍第15項所述之組合式傳輸器，其 中該第二傳輸單元包括： 〃 編碼早7G，_接該組輸人端，用以根據該第二時脈 信號，將該第一資料編碼成一第二資料； 第一序列產，麵接該編碼單元，用簡該第二 資料、該第二時脈信號以及該第二組輪出時脈信號，轉換 成複數第二資料流；以及 TMDS驅動單元，包括複數該等第 第二序列產生器， 驅動器，耦接該 專弟一外部輸入單元 用以將該等第二資料流傳輸至對應之該 19·如申請專利範圍第 W 所4之組合式傳輸器，且 中於該LVDS模式中，該時脈 八 镇模式選擇信號，分別產生該第虞該輸入時脈以及 單元，以及爷第-士 ^ 了脈仏號給該第一傳輪 乂及該弟二^脈信號給該鎖相迴路 路會達g 4 並且讓鎮相迴 、讀㈣脈信號至該第-傳輪單元。 37 1286735 20·如申請專利範圍第15項所述之組合 Α傳輪器，其中 於該TMDS模式中，該時脈暫存器係根據 模式選擇信號，分別產生該第二時脈信 > ,、 入時脈以及該 號給該第二傳輸單 凡以及該第三時脈信號給該鎖 會產生該第二組衿屮士 、路，亚且该鎖相迴路 Τ脈信號至該第二傳輸單元。 38