[go: up one dir, main page]

TWI285945B - Thermal-enhance semiconductor package and manufacturing method thereof - Google Patents

Thermal-enhance semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
TWI285945B
TWI285945B TW091122680A TW91122680A TWI285945B TW I285945 B TWI285945 B TW I285945B TW 091122680 A TW091122680 A TW 091122680A TW 91122680 A TW91122680 A TW 91122680A TW I285945 B TWI285945 B TW I285945B
Authority
TW
Taiwan
Prior art keywords
heat
substrate
semiconductor wafer
package structure
dissipating
Prior art date
Application number
TW091122680A
Other languages
English (en)
Inventor
Chun-Chi Lee
Chih-Huang Chang
Chian-Chi Lin
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW091122680A priority Critical patent/TWI285945B/zh
Application granted granted Critical
Publication of TWI285945B publication Critical patent/TWI285945B/zh

Links

Classifications

    • H10W72/877
    • H10W74/142
    • H10W74/15
    • H10W90/724
    • H10W90/754

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

1285945 五、發明說明(1) 【發明領域】 本發明係有關於一種半導體晶片封裝構造,尤關於一 種具有散熱金屬膜之加強散熱型半導體晶片封裝構造及其 製造方法。 【習知技術】 覆晶接合技術係有別於傳統I c封裝以打線接合(W i re bonding)作為訊號連接的方式,其係將半導體晶片的主動
面(act ive surf ace)翻覆朝下,利用如金屬凸塊(metal bumping)、銲錫凸塊(s〇ider bump)之導體,使半導體晶 片上之接點(bonding pad)與基板之接點電連接。由於覆 晶接合技術具有接合引線短,值^ ^ ^ ^ ^ ^ Γ 傳輪延遲低、高頻雜訊易於 用。 炎點故近年來係已被廣泛地應 傳統之覆晶封裝結構,乃是 露於外界,而不貼附任何散埶、^ ¥體晶片背面直接裸 缺少一保護層而容易造成半導二:,此除使半導體晶片因 半導體晶片於高速運算時,_ :片之破壞外,更容易使 片中,無法及時向外界傳邋之熱置累積於半導體晶 縮短。 ’而使半導體晶片之使用壽命
此外,為有效地提高封 ^ 封裝構造更具有多種型態,、^構造的散熱速率,覆晶式的 performance Flip Chip gal 圖1所不,係 HFC—BGA(High 片封裝構造1主要包括一其Grid Array),該半導體晶 土板1 1、一半導體晶片1 2、及一
1285945 五、發明說明(2) 散熱片15(heat spreader)。半導體晶片12之接合面係翻 覆朝下,且藉由凸塊(solder bump)13電連接於基板11 上。此外,若散熱片尺寸遠大於半導體晶片時,可於基板 11上安裝加勁環18(stiffener ring),用以支撐散熱片, 避免設置於半導體晶片背面之散熱片傾斜偏移。另外,凸 塊1 3與半導體晶片1 2及基板1 1的連接處,填充底膠 (u n d e r - f i 1 1 ) 1 4,進而降低封裝構造因溫度變化時所產生 之熱應力集中之現象。 再者,銲球16係植於連接半導體晶片12之基板11面的 相對面上,據以電連接電路板或其他之電子元件;散熱片 15係以導熱膠17黏著於半導體晶片12上,藉著散熱片15可 使半導體晶片1 2所產生之熱量,傳導至半導體晶片封裝構 造1外。 圖2所示之半導體晶片封裝構造2,為圖1所示之半導 體晶片封裝構造1之變化態樣。當半導體晶片22尺寸足夠 大時,則可該省去圖1中之加勁環。需說明的是,圖2中各 元件之參考符號係與圖1中之各元件之參考符號相對應。 然而,如圖1所示,散熱片1 5係以導熱膠1 7黏著於半 導體晶片12上’亦即採用DLA(direct lid attach)技術來 貼附散熱片1 5,其中,散熱片1 5與半導體晶片1 2之間的間 距稱作BLT(bond line thickness)。BLT係越小越佳,因 為若BLT太大,則填充於BLT間之導熱膠1 7太厚,將導致導 熱性不佳的問題’亦即無法達到良好之散熱效果;但若 BLT太小,則導熱膠17太薄,容易造成散熱片15與半導體
1285945 五、發明說明(3) 晶片1 2間黏著強度不足之問題。除此之外,導熱膠1 7必須 具向黏者強度^亦導致成本之提局。 再者,如圖2所示,散熱片2 5係以導熱膠2 7直接黏著 於半導體晶片22上,散熱片25容易產生傾斜,導致導熱膠 27產生孔洞(void)或脫層(delamination)現象,以致於降 低半導體晶片封裝構造2之散熱效果。 因此,為避免前述半導體晶片封裝構造之缺點,以達 成半導體晶片封裝構造良好之散熱效果實為一重要的課 題。: 【發明概要】 鑑於上述的課題,本發明之目的係在於提供一種加強 散熱型半導體晶片封裝構造及其製造方法,其係於半導體 晶片背面設置一散熱金屬膜。 又,本發明之另一目的係在於提供一種加強散熱型半 導體晶片封裝構造及其製造方法,其係不需導熱膠便能使 散熱片緊密貼附於半導體晶片背面。 為達上述目的,本發明係提供一種加強散熱型半導體 晶片封裝構造,其主要包括一基板、一半導體晶片、及一 散熱金屬膜。半導體晶片係電連接於基板上,散熱金屬膜 可藉由濺鍍法或其他表面沉積之方法形成於該半導體晶片 的背面。如此,半導體晶片背面所形成之散熱金屬膜,除 可用以保護半導體晶片,避免半導體晶片之破壞外,更可 使半導體晶片所產生之熱量迅速地由半導體晶片傳導集中
第9頁 1285945 五、發明說明(4) 至該金屬膜,以避免半導體晶片内部累積過多之熱量而造 成半導體晶片之損壞。 本發明亦提供一種加強散熱型半導體晶片封裝構造之 製造方法’其包括下列步驟:提供一基板;將半導體晶片 背面鍍上一散熱金屬膜及將半導體晶片電連接於該基板 上。 此外,本發明係利用鍍於半導體晶片背面之金屬膜與 散熱片直接接合’故可省去採用導熱膝之成本。 【較佳實施例之詳細說明】 以下請參考相關圖式,以說明本發明較佳實施例之加 強散熱型半導體晶片封裝構造。 如圖3所示,本發明之加強散熱型半導體封裝構造主 要包括一基板31、一半導體晶片32。基板31具有一上表面 311及一相對於上表面31丨之下表面312。 Η動表面321及一相對於主動表面之背面個 如墊323形成於主動表面321上,複數個凸塊324形成於銲 墊323上,散熱金屬膜33設置於背面322上。半導體晶片μ Γ2Γ:Λ面接?係面對基板31之上表面311配置,且藉凸塊 3 24以覆θθ接合之方式電性連接於基板31。其中, 晶片32係由矽所構成,散熱金屬膜33係由金鋁一 (A 1 )或其他導埶性_林夕士士所&说丄 ^ ^ Λ , ^ 良好之材貝所構成。凸塊324可為錫鉛 凸塊或金凸塊。此外,ώ於I 4 Q , 賠将動计x —# 與半導體晶片32之熱膨 脹係數亚不一致,為避免封裝構造受熱應力之影響,故於
第10頁 1285945
凸塊324與半導體晶片32及基板3丨連接處,係藉底膠“或 其他具有相同功效之填充體填充於半導體晶片32與基板31 之間,以降低熱應力對封裝構造之影響。再者,銲球3 7置 於基板31之下表面312,以使半導體封裝構造與電路板或 其他電子元件訊號連接。 如圖4所示,本發明之加強散熱型半導體封裝構造更 可包含一蓋狀散熱片35,藉由共晶接合之方式與半導體晶 片背面322之散熱金屬膜33及同時藉一導熱膠36與基板31 連結’以使半導體晶片熱量除能經由凸塊3 2 4至基板3 1, 更能藉由散熱金屬膜33及蓋狀散熱片35傳導至外界,提升 半導體晶片3 2之散熱效果。例如散熱片為鋁(a i )所構成, 政熱金屬膜3 3為銘矽合金所構成,當溫度加熱至共晶溫度 日守’政熱金屬膜33與紹蓋狀散熱片35形成共晶接合 (eutectic bond)之現象,使得蓋狀散熱片35與半導體晶 片利用金屬鍵結以使散熱片與半導體晶片3 2緊密地接合。 如圖5所示’亦可藉由散熱金屬膜3 3貼附一平板狀散 熱片3 8於半導體晶片背面3 2 2,以增加散熱性。此外為增 加此平板狀散熱片38之勁度及定位之準確性,故可設置一 加勁環(stiffener ring) 39,以避免此平板狀散熱片38變 形及傾斜。 如圖6所示,係將半導體晶片32設於基板下表面31 2之 另一實施態樣。如圖7所示,係於基板上表面3 1 1設置兩半 導體晶片32且於基板下表面312設置另一半導體晶片32之 實施態樣,其中每一半導體晶片3 2之背面3 2 2係設有一散
第11頁 1285945 五、發明說明(6) 熱金屬膜3 3。於本實施例中,半導體晶片3 2亦可藉由複數 條導電線以打線方式與基板3丨電連接。如圖8所示,基板 31可設有一開口(opening)313,以設置半導體晶片32於此 開口中,藉著複數條導電線3 25電性連接半導體晶片32與 基板31’遠導電線325可為金線。最後,以一封膠體4〇覆 蓋半導體晶片3 2及導電線3 2 5,並使半導體晶片背面之散 熱金屬膜33外露出該封膠體40,藉此可提升半導體晶片封 裝構造之散熱效果。需說明的是,圖4、5、6、7及8中各 元件之參考符號係與圖3中之各元件之參考符號相對應。
如圖9所示,說明本發明之加強散熱型半導體晶片封 裝構造之製造方法。 首先,在步驟91中,提供一基板,該基板可為有機基 板(organic substrate)或陶竟基板(ceramic
substrate);接著,在步驟92中,提供一晶圓,該晶圓具 有一主動表面及一背面’該背面係設置一散熱金屬膜,該 主動表面上係形成複數個銲墊,且於該複數個銲塾上形成 複數個凸塊;在步驟9 3中,晶圓之主動表面朝基板上表面 配置’且利用形成於邊鲜塾上之凸塊(如锡錯凸塊、金凸 塊等)與基板電性連接;在步驟93中,將晶圓電連接於該 基板上’其中该曰曰圓係採用覆晶型態,並將底膠或盆他且 等效之填充物(如異方性導電膠)填充於晶圓與基板之空隙 間,以降低熱應力對封裝構造之影響;最後在步驟94中, 切割該晶圓及基板以形成複數個覆晶封裝晶片構造。 在步驟9 2中’將金以賤鐘法或其他表面沉積之方法鍍
第12頁 1285945 五、發明說明(7) 於半導體晶片背面上,以形成一由铭石夕合金所構成之金屬 散熱膜;此外,更可提供一紹散熱片置於散熱金屬膜表面 上,再將溫度加熱至鋁矽合金之共晶溫度’使得構成散熱 片與半導體晶片背面之散熱金屬膜產生共晶接合 . (eutectic bond)之反應,據以使散熱片與半‘體晶片藉 由共晶接合形成之金屬鍵緊密地接合。 最後,在步驟9 5中,將複數個鲜球置於覆晶封裳晶片 構造之下表面,以使半導體晶片之封事構造能與電路板之 或其他電子元件訊號連接。, $
由於金屬鍵結接合的強度佳,因此利角以共晶接合、 融合接合、或其他化學相變以形成的金屬鍵結,來取代習 知利用導電膠或其他黏著劑接合散熱片與半導體晶片,不 但可避免散熱片傾斜、脫層、及广制困難等問題,更 可縮短熱傳導路徑,進而達成提曰二孰片之散熱速率。此 外,由於省去導電膠或黏著劑之=、、町使半導體封裝 構造之成本降低。 、 雜的實施例僅為 本發明狹義地限 精神及以下申請 戶斤提出之具 ’而並非將 出本發明之 化實施。
於本實施例之詳細說明中 了易於說明本發明之技術内容 制於該實施例,因此,在不超 專利範圍之情況,可作種種變
1285945 圖式簡單說明 【圖式之簡單說明】 圖1為一示意圖,顯示習知HFC-BGA型之半導體晶片封 裝構造。 圖2為一示意圖,顯示習知具散熱片之半導體晶片封 裝構造。 圖3為一示意圖,顯示本發明第一較佳實施例之加強 散熱型半導體晶片封裝構造。 圖4為一示意圖,顯示本發明第二較佳實施例之加強 散熱型半導體晶片封裝構造。 圖5為一示意圖,顯示本發明第三較佳實施例之加強 散熱型半導體晶片封裝構造。 圖6為一示意圖,顯示本發明第四較佳實施例之加強 散熱型半導體晶片封裝構造。 圖7為一示意圖,顯示本發明第五較佳實施例之加強 散熱型半導體晶片封裝構造。 圖8為一示意圖,顯示本發明第六較佳實施例之加強 散熱型半導體晶片封裝構造。 圖9為一流程圖,顯示本發明較佳實施例加強散熱型 半導體晶片封裝構造之製造方法的流程。 【圖式符號說明】 I 半導體晶片封裝構造 II 基板 12 半導體晶片
第14頁 1285945 圖式簡單說明 13 凸 塊 14 底 膠 15 散 熱 片 16 銲 球 17 導 熱 膠 18 加 勁 環 2 半 導 體 晶 片 封 裝 構 造 21 基 板 22 半 導 體 晶 片 25 散 熱 片 26 銲 球 27 導 熱 膠 3 半 導 體 晶 片 封 裝 構 造 31 基 板 311 基 板 上 表 面 312 基 板 下 表 面 313 開 π 32 半 導 體 晶 片 321 半 導 體 晶 片 主 動 表 面 322 半 導 體 晶 片 背 面 323 半 導 體 晶 片 銲 墊 324 凸 塊 325 導 電 線 3 3 散 熱 金 屬 膜
第15頁 1285945 圖式簡單說明 34 底膠 35 蓋狀散熱片 36 導熱膠 37 銲球 3 8 平板狀散熱片 3 9 加勁環 40 封膠體 91 提供一基板 92 將金屬散熱膜形成於晶圓背面上 93 將半導體晶片以覆晶方式與基板電連接 9 4 切割晶圓及基板以形成複數個覆晶封裝單元 9 5 將銲球置於基板的另一面
第16頁

Claims (1)

1285945 六、申請專利範圍 1. 一種加強散熱型半導體晶片封裝構造,包含: 一基板,該基板具有一上表面及一下表面; 一半導體晶片,具有一主動表面及相對於該主動表面 之一背面,該主動表面上具有複數個銲墊,複數個凸塊係 設於該複數個鲜塾上’該半導體晶片係以該主動表面面向 該基板上表面配置,且藉該複數個凸塊電性連接於該基板 上表面; 一散熱金屬膜,係設於該半導體晶片之背面上;及 複數個銲球形成於該基板之下表面。 2. 如申請專利範圍第1項之加強散熱型半導體晶片封裝構 造,其中該散熱金屬膜係以一濺鍍法所形成。 3. 如申請專利範圍第1項之加強散熱型半導體晶片封裝構 造,其中該散熱金屬膜係為金。 膜 第屬 圍金 範熱 ♦散 專該 請中 其 如, 4.造 構 裝 封 片 晶 體 導 半 型 熱 散 強 加 之 項 5.如申請專利範圍第1項之加強散熱型半導體晶片封裝構 造,更包含: 一散熱片,其係設置於該散熱金屬膜上並與該散熱金 屬膜共晶接合。
第17頁 1285945 六、申請專利範圍 6. 如申請專利範圍第5項之加強散熱型半導體晶片封裝構 造,其中該散熱金屬膜係為鋁矽合金,該散熱片係為鋁。 7. 如申請專利範圍第5項之加強散熱型半導體晶片封裝構 造,更包含: 一導熱膠,該散熱片係藉該導熱膠固接於該基板上。 8. 如申請專利範圍第1項之加強散熱型半導體晶片封裝構 造,更包含: 至少一加勁環,該加勁環係藉該導熱膠同時與該基板 及該半導體晶片連接。 9. 如申請專利範圍第1項之加強散熱型半導體晶片封裝構 造,更包含: 一填充體,其係填充於該基板上表面與該半導體晶片 主動表面之間。 1 0. —種加強散熱型半導體晶片封裝構造,包含: 一基板; 一半導體晶片,具有一主動表面及相對於該主動表面 之一背面,該主動表面上具有複數個銲墊,該等銲墊係電 性連接於該基板上;及 一散熱金屬膜,係設於該半導體晶片之背面。
第18頁 1285945 六、申請專利範圍 11.如申請專利範圍第1 〇項之加強散熱型半導體晶片封裝 構造,其中該半導體晶片係以覆晶型態與該基板電性連 接。 1 2.如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該散熱金屬膜係以濺鍍法所形成。 1 3.如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該散熱金屬膜係為金。 1 4.如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該散熱金屬膜係為鋁。 1 5.如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,更包含: 一散熱片,其係設置於該散熱金屬膜上並與該散熱金 屬膜共晶接合。 1 6.如申請專利範圍第1 5項之加強散熱型半導體晶片封裝 構造,其中該散熱金屬膜係為鋁矽合金,該散熱片係為 鋁。 1 7.如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該等銲墊係以複數條導電線與該基板電性連
第19頁 1285945 六、申請專利範圍 接。 1 8 ·如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該基板設有一開口,該半導體晶片係穿設於該 開口中,且藉由該等導電線與基板電性連接。 _ 1 9 ·如申請專利範圍第1 0項之加強散熱型半導體晶片封裝 構造,其中該基板更包含一上表面及一下表面,該基板之 上表面設有該半導體晶片’該基板之下表面形成有複數個 銲球。 2 0 ··如申請專利範圍第1 9項之加強散熱型半導體晶片封裝 構造,更包含:另一半導體晶片,其配置於該基板下表 面,並與該基板電性連接。 2 1 · —種加強散熱型半導體晶片封裝構造之製造方法,包 含: (a) 提供一晶圓,該晶圓具有一主動表面及相對於該 主動表面之一背面,該主動表面上具有複數個銲塾,複數 個凸塊係設於該複數個銲墊上,該背面係設置一散熱金屬 膜; (b) 提供一基板,該基板具有一上表面及一下表面; (c) 將該該晶圓主動表面面向該基板上表面配置,且 藉該複數個凸塊電性連接於該基板;
第20頁 1285945 六、申請專利範圍 (d)切割該晶圓及該基板;及 (e )形成複數個銲球於該基板之下表面。 2 2.如申請專利範圍第2 1項之加強散熱型半導體晶片封裝 構造之製造方法,其中在步驟(c)後,其係提供一散熱片 設置於該散熱金屬膜上,其中該散熱片係與該散熱金屬膜 共晶接合。 2 3.如申請專利範圍第2 1項之加強散熱型半導體晶片封裝 構造之製造方法,其中在步驟(c),更包含: 填塞一填充體於該晶圓之該主動表面與該基板上表面 之間。 2 4.如申請專利範圍第2 1項之加強散熱型半導體晶片封裝 構造之製造方法,其中該散熱金屬膜係以一濺鍍法所形 成。 2 5. —種加強散熱型半導體晶片封裝構造之製造方法,包 含: (a) 提供一晶圓,該晶圓具有一主動表面及相對於該 主動表面之一背面,該主動表面上具有複數個銲墊,該背 面係設置一散熱金屬膜; (b) 切割該晶圓以形成複數個半導體晶片; (c) 提供至少一基板;及 #
第21頁 1285945 六、申請專利範圍 (d )至少提供該複數個半導體晶片之一,將該半導體 晶片配置於該基板上,且將該等銲墊電性連接於該基板。 2 6.如申請專利範圍第2 5項之加強散熱型半導體晶片封裝 構造之製造方法,其中該基板更包含一上表面及一下表 面,該基板之上表面設有該半導體晶片,且在步驟(d) 後,更包括一步驟(e ),係於該基板之下表面形成有複數 個銲球。 2 7.如申請專利範圍第26項之加強散熱型半導體晶片封裝 構造之製造方法,其中在步驟(e )後,更包括一步驟(f ), 係提供另一半導體晶片,將其配置於該基板下表面,並與 該基板電性連接。 2 8.如申請專利範圍第27項之加強散熱型半導體晶片封裝 構造之製造方法,其中在步驟(c)後,其係提供一散熱片 設置於散熱金屬膜上,其中該散熱片係與該散熱金屬膜共 晶接合。 2 9.如申請專利範圍第2 5項之加強散熱型半導體晶片封裝 構造之製造方法,其中該半導體晶片係以覆晶型態與該基 板電性連接。 3 0.如申請專利範圍第2 5項之加強散熱型半導體晶片封裝
第22頁 1285945 六、申請專利範圍 構造之製造方法,其中該等銲墊係以複數條導電線與該基 板電性連接。 3 1.如申請專利範圍第2 5項之加強散熱型半導體晶片封裝 構造之製造方法,其中該散熱金屬膜係以一濺鍍法所形 成0
第23頁
TW091122680A 2002-10-02 2002-10-02 Thermal-enhance semiconductor package and manufacturing method thereof TWI285945B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW091122680A TWI285945B (en) 2002-10-02 2002-10-02 Thermal-enhance semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091122680A TWI285945B (en) 2002-10-02 2002-10-02 Thermal-enhance semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TWI285945B true TWI285945B (en) 2007-08-21

Family

ID=39457405

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122680A TWI285945B (en) 2002-10-02 2002-10-02 Thermal-enhance semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
TW (1) TWI285945B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972187A (zh) * 2013-02-04 2014-08-06 原相科技股份有限公司 芯片封装及其制造方法
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553841B (zh) * 2013-01-31 2016-10-11 原相科技股份有限公司 晶片封裝及其製造方法
CN103972187A (zh) * 2013-02-04 2014-08-06 原相科技股份有限公司 芯片封装及其制造方法
CN103972187B (zh) * 2013-02-04 2017-06-06 原相科技股份有限公司 芯片封装及其制造方法

Similar Documents

Publication Publication Date Title
US11967570B2 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
US6952050B2 (en) Semiconductor package
TWI515845B (zh) 具有增強型熱能管理之半導體晶粒總成,包含該半導體晶粒總成之半導體裝置及其相關方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
CN1959966B (zh) 包括冶金接合的集成电路装置以增强到散热片的热传导
US9607923B2 (en) Electronic device having a thermal conductor made of silver between a heat sink and an electronic element, and fabrication method thereof
TWI650816B (zh) 半導體裝置及其製造方法
US10943796B2 (en) Semiconductor device assembly having a thermal interface bond between a semiconductor die and a passive heat exchanger
JP3367554B2 (ja) フリップチップパッケージ
TW578282B (en) Thermal- enhance MCM package
JP2003347354A (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
CN100420004C (zh) 倒装芯片封装体
TWI306381B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
KR20230120966A (ko) 패키지 구조 및 그 제조 방법
JP3547303B2 (ja) 半導体装置の製造方法
TWI285945B (en) Thermal-enhance semiconductor package and manufacturing method thereof
TWI244181B (en) Semiconductor chip packaging structure and manufacturing method of the same
TWI315094B (en) Flip chip package
CN200976345Y (zh) 芯片封装结构
TWI901334B (zh) 封裝結構及其製造方法
TW508778B (en) Package structure of semiconductor chip
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JPS61140140A (ja) 半導体装置
TW201216387A (en) Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same
JP2002184913A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees