[go: up one dir, main page]

TWI283929B - LOCOS-based schottky barrier diode and its manufacturing methods - Google Patents

LOCOS-based schottky barrier diode and its manufacturing methods Download PDF

Info

Publication number
TWI283929B
TWI283929B TW93126799A TW93126799A TWI283929B TW I283929 B TWI283929 B TW I283929B TW 93126799 A TW93126799 A TW 93126799A TW 93126799 A TW93126799 A TW 93126799A TW I283929 B TWI283929 B TW I283929B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
protection ring
diffusion
schottky barrier
Prior art date
Application number
TW93126799A
Other languages
English (en)
Other versions
TW200610156A (en
Inventor
Ching-Yuan Wu
Original Assignee
Silicon Based Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Based Tech Corp filed Critical Silicon Based Tech Corp
Priority to TW93126799A priority Critical patent/TWI283929B/zh
Publication of TW200610156A publication Critical patent/TW200610156A/zh
Application granted granted Critical
Publication of TWI283929B publication Critical patent/TWI283929B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

1283929 五、發明說明(1) 【發明所屬之技術領域】 本發明與一種蕭特基屏障(Schottky barrier)二極體 及其製造方法有關,特別是與一種局部氧化矽基(LOCOS-based)蕭特基屏障二極體(LBSBD)及其製造方法有關。 【先前技術】 一個蕭特基屏障二極體至少包含一個金屬-半導體接 觸係被公認是一種多數載子二極體且因而作為一個高速交 換二極體或一個高頻整流器。對於作為一種交換功率二極 體之用的蕭特基屏障二極體而言,其主要設計問題均集中 於逆向崩潰電壓(VB)、逆向漏電流(IR)、順向電流(IF) 、及順向電壓(VF)。通常,一個蕭特基屏障二極體需要一 個擴散保護環來降低該金屬-半導體接觸之邊緣效應所產 生的逆向漏電電流並弛解由高邊緣電場所產生的軟性崩潰 。然而,該擴散保護環會產生接面曲率(c u r v a t u r e )效應 對逆向崩潰電壓的影響且通常需要一個較深的接面深度來 降低該接面曲率效應。因此,對於一個已知金屬-半導體 接觸面積而言,同時獲得一個較大的逆向崩潰電壓及一個 較小的順向電壓是相當困難的。 圖一顯示一種傳統蕭特基屏障二極體具有一個擴散保 護環的一個簡要剖面圖,其中一個P+擴散保護環1 0 5係透 過位於兩個成形(patterned)場氧化物層102a之間的一個
1283929 五 '發明說明(2) 擴散窗口(未圖示)來形成於一個n-/n+磊晶矽基板1〇1 / 1 0 0的一個表面部份之内;一個金屬矽化物層i 0 3作為— ,蕭特基屏障金屬層係形成於該p+擴散保護環丨0 5的一部 份表面之上且置於由一個成形步階硼玻璃(BSG )層1〇6a 所包圍的該rr/n+磊晶矽基板101/丨00的表面之上;一個成 形金屬層1 0 4 a係形成於該成形場氧化物層丨〇 2 a的一部份表 面、該成形步階硼玻璃層1 〇 6 a、及該金屬石夕化物層1 〇 3 上 之 以及一個背邊金屬層(未圖示)作為一個歐姆接觸金屬 層係形成於該n+矽基板1〇〇 之上 這裡可以清楚地看到,圖一所示之該蕭特基屏障二極 +的製造需要三個罩幕光阻步驟,其中一個第一罩幕光阻 ^驟係用來定義該P+擴散保護環的該擴散窗;一個第二 ^幕光阻步驟係用來去除該成形場氧化物層1〇2a(未圖示^ 步階删玻璃層106 (未圖示)的一部份來形成該金屬石夕 上層1 0 3 ;以及一個第三罩幕光阻步驟係用來形成該成 二金屬層104a。很明顯地,該p+擴散保護環1〇5的寬度必 =保持較寬而該P+擴散保護環105的接面深度必需保持 /衣。因此,該蕭特基屏障二極體的細胞元尺寸將變大且 於—個指定順向電流(If)值的順向電壓(Vf)將變大。另外 :該成形金屬層104a的步階覆蓋(step c〇verage)亦不佳 I兼f ί,本發明的一個主要目的係提供一種局部氧化石夕 屏障二極體(LBSBD)具有一個凸出(raised)擴散 保濩%來獲得較大的逆向崩潰電壓及一個凹陷半導體基板
1283929 五 、發明說明(3) 來獲得較小的順向電壓 本發明的另一個目的係提供一種 屏P早二極體(LBSBD)具有一個較佳的金屬乳化妙基蕭特基 本發明的一個重要目的係提供一種 &覆蓋。 基屏障二極體(LBSBD)具有—個補償二 /梦基蕭特 半導體基板的一個表面部份之内來降、形成於該凹陷 image-f〇rCe 1〇Wering)效應像力降低( 一步透過降低該凸出擴散保護環曲率属電電:且進 逆向崩潰電壓。 手效應來增加 【發明内容】 本發明揭示一種局部氣仆石々Α # Μ β β π 二 二β丨乳化矽基蕭特基屏障二極體及其 製造方法。该局部氧化矽基蕭特基屏障二極體至少包含一 種第一導電型的一個半導體基板具有一個淡摻雜磊晶矽層 形成於一個,摻雜石夕基板之上、一種第二導電型的一個凸 出擴散保護f形成於一個外部局部氧化矽場氧化物層及一 個内部局部氧化矽場氧化物層之間、一個凹陷半導體基板 具有或不具有由該凸出擴散保護環所包圍的一個補償擴散 層、一個金屬石夕化物層形成於該凸出擴散保護環的一部份 表面及由該凸出擴散保護環所包圍的該凹陷半導體基板的 表面之上、以及一個成形金屬層至少形成於該金屬矽化物 層之上’其中該補償擴散層在未執行局部氧化矽製程之前 藉由跨過一個塾(p a d)氧化物層佈植一個補償劑量的摻雜
第9頁 1283929 五、發明說明(4) 質於該凹陷半導體基板的一個表面部份之内來形成而該内 部局部氧化矽場氧化物層係在執行一個擴散製程來形成該 凸出擴散保護環之後透過一個罩幕光阻步驟來加予去除。 本發明之該局部氧化矽基蕭特基屏障二極體提供該凸出擴 散保護環來降低接面曲率效應對逆向崩潰電壓的影響、該 凹陷半導體基板來形成一個蕭特基屏障接觸以降低雜散串 聯電阻、以及該補償擴散層形成於該凹陷半導體基板的一 個表面部份之内來降低由影像力降低效應所產生的逆向漏 電電流並進一步降低該凸出擴散保護環的該接面曲率效應 【實施方式】 現請參見圖二A至圖二G,其中揭示製造本發明之一種 第一型局部氧化矽基蕭特基屏障二極體的製程步驟及其簡 要剖面圖。 圖二A顯示一個墊(pad)氧化物層2 0 2 係形成於一種第 一導電型的一個半導體基板201/200之上;一個罩幕氮化石夕 層203係形成於該墊氧化物層202 之上;接著,進行—個 第一罩幕光阻(PR1)步驟來定義一個擴散保護環區(pGR)。 該墊氧化物層2 0 2係一個熱二氧化矽層且在一個乾氧環境 下成長於該半導體基板201/200之上,其厚度係介於1〇f 埃和5 0 0埃之間。該罩幕氮化矽層2 0 3係藉由低壓化學氣相 堆積(LPCVD)法來形成且其厚度係介於5〇〇埃和15〇〇 ^之間
1283929 五、發明說明(5) 。該半導體基板2 0 1 / 2 0 0至少包含一個淡摻雜磊晶矽層2 0 1 形成於一個高摻雜矽基板2 0 0之上,其中該淡摻雜磊晶矽 層201之内的摻雜質濃度係介於1〇14/立方公分和1〇17/立方 公分之間而磊晶層厚度係介於2微米和3 5微米之間,並依 所需的崩潰電壓來決定;該高摻雜半導體基板200的摻雜質 濃度係介於1 018 /立方公分和5 · 0 X 1 020 /立方公分之間而 其厚度係介於2 5 0微米和8 0 0微米之間,並依照晶圓的尺寸 大小來決定。 圖二B顯示位於該擴散保護環區(DGR)之外的該罩幕氮 化碎層2 0 3係利用非等向乾式餘刻法來加予去除,以形成 一個内部場氧化物層區(I F Ο X R )及一個外部場氧化物層區 (OFOXR)。因此,位於該擴散保護環區(DGR)的該成形^幕 氮化石夕層2 0 3 a係加予保留。 圖二C顯示位於該成形罩幕氮化矽層2 〇 3 a之外的該塾 氧化物層202係利用緩衝(buffered)氫氟酸或稀釋氮* 酸來加予去除;然後,在一個水蒸氣(steam )或漫氧二= 下進行局部氧化矽(LOCOS )製程,以形成一個内部=广 氧化矽場氧化物層204b於該内部場氧化物區(4 内及一個外部局部氧化矽場氧化物層2 〇 4 a於該外部p童之 物區(OF0XR )之内。該内部/外部局部氧化石夕場氧=氧化 204b/204a的厚度係介於6000埃和10000埃之間,物層 溫度係介於9 5 0 °C和1 2 0 0 °C之間。這裡值得注意的f氧二化 局部氧化矽製程可以不必去除該成形罩幕氮化石夕層^ ’該 外的該墊氧化物層202 來進行氧化。 胃 ^之
1283929
圖二D顯示該点:^ 非等向乾式蝕刻法^ f形軍幕氮化矽層2 0 3 a係利用熱磷酸或 進行離子佈植,將f加予去除;接著,以自動對準的方式 氧化物層2〇2a佑# —種第二導電型的摻雜質跨過該成形墊 份來形成一個離子、邊+導體基板201/200的一個表面部 該成形墊氧化物居佈植區2 〇 5 a。這裡值得注意的是,若將 個固體源或一個^ 2 0 2 a加予去除,則利用一個液體源、一 子佈植。 職4體源的一種傳統熱擴散製程可以取代離 圖二b顯示進〜 護環2 0 5b而該外告订雜質驅入製程來形成一嗰凸出擴散保 及該成形墊氧化内部局部氧化石夕場氧化物層2 04a/ 2 04b ,該凸出擴散保ΐSt亦同時變厚。這裡值得強調的是 / ιλι a Μ & /、β隻辰2 0 5 b的接面深度係控制稍深於該外部 ^ 匕矽場氧化物層204c/204d的一個底部表面水 平。該凸出擴散保護環2〇 5b可以是一個高摻雜擴散保護環 、一個中度摻雜擴散保護環或一個高摻雜擴散保護環形成 於一個中度摻雜擴散保護環之内。 圖一 w不進行一個第二罩幕光阻(PR2)步驟,並將启 形第二罩幕光阻(pR2)置於該外部局部氧化矽場氧化物 2 0 4c及該凸出擴散保護環2〇5b之上的一個熱氧 2 0 2b的一部份表面之上。 乳化矽層 用 光阻 圖二G顯示該成形第二罩幕光阻之外(PR2)的該 局部氧化f場氧化物層2 0 4d及該熱二氧化矽層2〇2b ^ 用緩衝氫氟酸來加予去除;然後,去除該成形第二軍、 (pR2)並進行晶片的清洗製程;接著/ 一7固金』
第12頁 1283929 五、發明說明(7) 矽化物層2 0 6 a係藉由一種習知的自動對準矽化製程來形成 於一個暴露的矽表面之上,包括該凸出擴散保護環的一部 份表面及由該凸出擴散保護環2 0 5b所包圍的一個凹陷半導 體基板2 0 1 / 2 0 0 。該金屬矽化物層2 0 6 a係一個耐高溫( refractory )金屬石夕化物層。 圖二G又顯示一個成形金屬層207a係藉由一個第三罩 幕光阻(PR3 )步驟(未圖示)來形成於該外部局部氧化矽 場氧化物層204c 的一部份表面及該金屬矽化物層206a之 上。該成形金屬層207a至少包含一個金屬層置於一個障 礙(barrier)金屬層之上。該金屬層至少包含鋁(A1) 、銀(Ag)或金(Au)。該障礙金屬層至少包含一個耐高溫金 屬層或一個耐高溫金屬氮化物層。這裡值得注意的是,該 高摻雜矽基板2 0 0係加予背部研磨至一個所預定的厚度來 降低雜散串聯電阻。然後,進行一個背部歐姆接觸(未圖 示)。很明顯地,本發明之該第一型局部氧化矽基蕭特基 屏障二極體的特色及優點可以歸納如下: (a) 本發明之該第一型局部氧化矽基蕭特基屏障二極體提 供一個凸出擴散保護環來降低接面曲率效應對逆向崩潰電 壓的影響,因此一個較大的逆向崩潰電壓可以藉由該凸出 擴散保護環的一個較小接面深度來得到。 (b ) 本發明之該第一型局部氧化矽基蕭特基屏障二極體提 供該凸出擴散保護環所包圍的一個凹陷半導體基板來形成
1283929 五、發明說明(8) 一個蕭特基屏障金屬接觸以降低一個已知逆向崩潰電壓之 下的該淡摻雜磊晶矽層之雜散串聯電阻,因而在一個已知 順向電流之下的一個較小順向電壓可以在不必增加細胞元 面積之下獲得。 (c ) 本發明之該第一型局部氧化矽基蕭特基屏障二極體具 有一個外部局部氧化矽場氧化物層及去除的一個内部局部 氧化矽場氧化物層來提供一個較佳的金屬步階覆蓋。 (d ) 本發明之該第一型局部氧化矽基蕭特基屏障二極體可 以在已知逆向崩潰電壓、順向電壓及順向電流之下提供一 個較小化的細胞元面積具有一個較小化的凸出擴散保護環 及一個最佳化的蕭特基屏障接觸面積。 現請參見圖三A至圖三F,其中揭示製造本發明之一種 第二型局部氧化矽基蕭特基屏障二極體之接續圖二B的製 程步驟及其簡要剖面圖。 圖三A顯示以一種自動對準的方式進行一個離子佈植 製程來形成該第二導電型的補償離子佈植區208b/208a於 該成形罩幕氮化矽層2 0 3 a之外的該淡摻雜磊晶矽層2 0 1的 表面部份之内。該補償離子佈植區208b/208a的佈植劑量 係適當地加予調整,使其尖峰摻雜質濃度約略等於該淡摻 雜磊晶矽層2 0 1的摻雜質濃度。 圖三B 顯示進行一個局部氧化矽製程來形成一個内部
第14頁 1283929
5 til夕場氧化物層2〇4b於該内部場氧化物區(IFOXR) ^ 一個外部局部氧化矽場氧化物層2 0 4a於該外部場氧化物 區OyOXR)、’、如圖二c所描述。這裡可以清楚地看到,圖三 A所不之該補償離子佈植區2〇8b/2〇8a係同時加予驅入來形 成該第一導電型的補償擴散層208d/208c。 ,圖三C顯示位於該擴散保護環區(DGR)之内的該成形罩 幕氮化石夕層2 0 3 a係利用熱磷酸或非等向乾式蝕刻法來加予 去除’然後以自動對準的方式進行離子佈植,如圖二D所 描述。 ,三D顯示進行一個雜質驅入製程來形成一個凸出擴 散保護環2 0 5 b並同時使該成形墊氧化物層2 〇 2 a及該内部^ 外部局部氧化矽場氧化物層2〇4b/ 204a變厚,如圖二E所描 述。 圖三E顯示進行一個第二罩幕光阻(PR2)步驟來形成一 個成形第二罩幕光阻(p R 2 )於該外部局部氧化矽場氧化物 層204c及該熱二氧化矽層202b的一部份表面之上。 根據圖二G所描述的相同製程步驟,圖三f可以輕易 地得到。由圖三F可以清楚地看到,置於該金屬矽化物層 2 0 6a之下的該補償擴散層2〇8f具有位於該淡摻雜蟲晶石夕^ 201的一個表面部份之内的一個較低之摻雜質分佈可以大 幅地降低本發明之該第二型局部氧化矽基蕭特基屏障二極 體的影像力效應對逆向漏電電流的影響。另外,可以清楚 地看到,該補償擴散層2 0 8 f / 2 0 8 e可以大幅地降低該^出 擴散保護環205b的接面曲率效應,因而比圖二g具有較大
1283929 發明說明(10) 的崩潰電壓可以輕易地得到 現請參見圖四A及圖四B,其 一 第三型局部氧化矽基簫特美屏拉 ^ ^ 裡 化製程步驟及其簡要障二極體之接續圖二E的簡 圖四A顯不一個覆蓋介雷Μ D Λ A -個結構表面之上接著,電進層一2 0 9 /糸形成於/ 所示的 步驟來定義一個主動區ί形成進仃厂J第二草幕光阻(PR2) 成形第二罩幕光阻(PR2)之下成的一'金屬梦化物層2 0 6a及該 (未圖示)。這裡值得注意的0的—個終結(termination)區 保護環2 0 5b之外至少包含複= Λ = = 5區除工該凸出擴散 該覆蓋介電層2 0 9係由氮化矽所出漂洋擴散環(未圖示)。 其厚度係介於5 0 0埃和3 0 0 0 成且利用[^^來堆積, 蓋介ΚΓΛ位/Λ成Λ第。罩幕★阻(pr2)之外的該覆 盈"电層2 0 9係利用非等向乾式為w、丄 蓋介電層20 9a ;位於該成形第罩4^^來形成一個成形覆 熱二氧化梦層2〇2b及該内部局部一氧罩化\光阻(PR2)之外的該 利用非等向乾式蝕刻法或緩衝氫氟酸n〇4b: 除該成形第二罩幕光阻(PR2);然;m自= 矽化製程來形成該金屬矽化物層2 〇 6 _ 霞切主π 01於该主動區的一個暴 屬石夕彳卜必之上接著,一個成形金屬層2 0 7a係形成於該金 1矽化物層2 0 6 a及該成形覆蓋介電層2〇9&的一部份表面之 由圖四B可以清楚地看到,該成形覆蓋介雷層2〇9a 但做為一個硬質罩幕層來形成該金屬矽化物層2〇63而且做
第16頁 1283929 五、發明說明(π) 為一個純化(passivation)或保護層。更重要的是,與圖 二G作比較,該成形覆蓋介電層209a可以提供成形一個厚 金屬層(未圖示)的一個触刻停止層。 現請參見圖五A及圖五B,其中揭示製造本發明之一種 第四型局部氧化矽基蕭特基屏障二極體之接續圖三D的簡 化製程步驟及其簡要剖面圖。 圖五A顯示一個覆蓋介電層2 0 9係形成於圖三D所示的 一個結構表面之上;然後,進行一個第二罩幕光阻(P R 2 ) 步驟,如圖四A所描述。
根據圖四B所描述的相同製程步驟,圖五B可以輕易地 得到。很明顯地,與圖三F作比較,上述之第四型局部氧 化矽基蕭特基屏障二極體的優點及特色係與圖四B所描述 的相同。 根據上述的描述,本發明之局部氧化矽基蕭特基屏障 二極體的優點及特色可以歸納如下··
(a) 本發明之局部氧化矽基蕭特基屏障二極體提供位於一 個内部局部氧化矽場氧化物層及一個外部局部氧化矽場氧 化物層之間的一個凸出擴散保護環來降低具有一個較小接 面深度的該凸出擴散保護環之接面曲率效應對該逆向崩潰 電壓的影響。 (b ) 本發明之局部氧化矽基蕭特基屏障二極體提供位於該 淡摻雜磊晶矽層之内的一個凹陷半導體表面來形成一個蕭
第17頁 1283929 五、發明說明(12) 特基屏障接觸以降低順向電壓。 (c ) 本發明之局部氧化矽基蕭特基屏障二極艟提供由該凸 出擴散保護環所包圍的一個補償擴散層以形成該蕭特基屏 障接觸來降低該影像力降低效應對該逆向漏電電流的影響 且同時消除或降低該接面曲率效應對逆向崩潰電壓的影響 (d ) 本發明之局部氧化矽基蕭特基屏障二極體提供一個平 滑的表面來改進金屬步階覆蓋。 (e ) 本發明之局部氧化矽基蕭特基屏障二極體提供一個覆 蓋介電層以作為一個硬質罩幕層來成形該蕭特基屏障接觸 區及該終結區並且同時作為一個鈍化或保護層及成形一個 較厚金屬層的一個#刻停止層。 這裡值得注意的是,該補償離子佈植區2 0 8 a / 2 0 8 b之 内的佈植摻雜質對於該rr/n+ 矽基板2 0 1 / 2 0 0而言係硼摻雜 質。這裡值得強調的是,上述之局部氧化矽基蕭特基屏障 二極體可以藉由改變該凸出擴散保護環及該補償離子佈植 區的摻雜質型態來輕易地製造該局部氧化矽基蕭特基屏障 二極體於一個p_/p+ 矽基板之上。 本發明雖特別以參考所附的例子或内涵來圖示及描述 ,但僅是代表陳述而非限制。再者,本發明不侷限於所列
第18頁 1283929 五、發明說明(13) 之細節,對於熟知此種技術的人亦可瞭解,各種不同形狀 或細節的更動在不脫離本發明的真實精神和範疇下均可製 造,但亦屬本發明的範疇。
第19頁 1283929 圖式簡單說明 圖一顯示先前技術之一種蕭特基屏障接觸結構的一個 簡要剖面圖。 圖二A至圖二G揭示製造本發明之一種第一型局部氧化 矽基蕭特基屏障二極體的製程步驟及其簡要剖面圖。 圖三A至圖三F揭示製造本發明之一種第二型局部氧化 矽基蕭特基屏障二極體之接續圖二B的製程步驟及其簡要 剖面圖。 圖四A及圖四B揭示製造本發明之一種第三型局部氧化 矽基蕭特基屏障二極體之接續圖二E的簡化製程步驟及其 簡要剖面圖。 圖五A及圖五B揭示製造本發明之一種第四型局部氧化 矽基蕭特基屏障二極體之接續圖三D的簡化製程步驟及其 簡要剖面圖。 代表圖號說明:
2 0 0 高摻雜矽基板 2 0 2 墊氧化物層 202b 熱二氧化矽層 2 0 3 罩幕氮化矽層 2 0 4 a / 2 0 4 c 外部局部氧化矽 204b/204d 内部局部氧化矽 205a 離子佈植區 206a 金屬矽化物層 201 淡摻雜磊晶矽層 2 0 2 a 成形墊氧化物層 2 0 2 c 成形熱二氧化矽層 2 0 3 a 成形罩幕氮化矽層 場氧化物層 場氧化物層 2 0 5 b 凸出擴散保護環 207a 成形金屬層
第20頁 1283929 圖式簡單說明 2 0 8a/ 2 0 8b 補償離子佈植區 208c/208d/208e/208f 補償擴散層 2 0 9 覆蓋介電層 209a成形覆蓋介電層
HI

Claims (1)

1283929 六、申請專利範圍 1 . 一種局部氧化矽基蕭特基屏障二極體,至少包含: 一種第一導電型的一個半導體基板,其中該半導體基 板至少包含一個淡摻雜磊晶半導體層形成於一個高摻雜半 導體板之上; 一種第二導電型的一個凸出擴散保護環形成於一個外 部局部氧化矽場氧化物層及一個内部局部氧化矽場氧化物 層之間的該淡摻雜磊晶半導體層的一個部份表面之内,其 中該内部局部氧化矽場氧化物層係加予备除來形成由該凸 出擴散保護環所包圍的一個凹陷半導體基板;以及 一個金屬矽化物層形成於由該外部局部氧化矽場氧化 物層所包圍之該凸出擴散保護環的一個内部表面部份及由 該凸出擴散保護環所包圍的該凹陷半導體基板之上。 2. 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之外部及内部局部氧化矽場氧化物層係 經由一種局部氧化矽(LOCOS)製程於一個水蒸氣或溼氧的 環境下來氧化。 3. 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之凸出擴散保護環至少包含一個高摻雜 擴散保護環、一個中度摻雜擴散保護環或一個高摻雜擴散 保護環形成於一個中度摻雜擴散保護環之内。 4 · 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障
1283929 六、申請專利範圍 二極體,其中上述之凸出擴散保護環係以一種自動對準的 方式將摻雜質跨過位於該外部局部氧化矽場氧化物層及該 内部局部氧化矽場氧化物層之間的一個墊氧化物層佈植於 該淡摻雜磊晶半導體層的一個表面部份之内。 5. 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之凸出擴散保護環係以一種自動對準的 方式藉由一個液體源、一個固體源、或一個氣體源的一種 熱擴散製程透過位於該外部局部氧化矽場氧化物層及該内 部局部氧化矽場氧化物層之間的一個擴散窗來形成。 6. 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之金屬矽化物·層至少包含藉由一種自動 對準矽化製程所形成的一個耐高溫金屬矽化物層。 7. 如申請專利範圍第1項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之第二導電型的一個補償離子佈植係用 來形成一個補償擴散層於該外部及内部局部氧化矽場氧化 物層之下的該淡摻雜半導體層之一個表面部份之内。 8. 一種局部氧化矽基蕭特基屏障二極體,至少包含: 一種第一導電型的一個半導體基板,其中該半導體基 板至少包含一個淡摻雜磊晶矽層形成於一個高摻雜矽基板 之上;
第23頁 1283929 六、申請專利範圍 一個擴散保護環區藉由一種局部氧化矽(LOCOS)製程 形成於一個外部局部氧化矽場氧化物層及一個内部局部氧 化矽場氧化物層之間,其中該擴散保護環區係以一種自動 對準的方式加予掺雜以形成一種第二導電型的一個凸出擴 散保護環於該淡摻雜磊晶矽層的一個表面部份之内; 一個凹陷半導體基板藉由去除該内部局部氧化矽場氧 化物層來形成; 一個耐高溫金屬矽化層形成於由該外部局部氧化矽場 氧化物層所包圍之該凸出擴散保護環的一個内部表面部份 及由該凸出擴散保護環所包圍之該凹陷半導體基板之上; 以及 一個成形金屬層至少形成於該耐高溫金屬矽化物層之 9.如申請專利範圍第8項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之淡摻雜磊晶矽層具有一個摻雜質濃度 介於1 014/立方公分和1 017/立方公分之間及一個厚度介於2 微米和3 5微米之間。 1 0 ·如申請專利範圍第8項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之外部及内部局部氧化矽場氧化物層藉 由該局部氧化矽(LOCOS) 製程來形成係在一個水蒸氣或溼 氧環境下成長介於6 0 0 0埃和1 0 0 0 0埃之間的一個厚度。
第24頁 1283929 六、申請專利範圍 1 1 .如申請專利範圍第8項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之凸出擴散保護環包含一個高摻雜擴散 保護環、一個中度摻雜擴散保護環或一個高摻雜擴散保護 環形成於一個中度摻雜擴散保護環之内。 1 2.如申請專利範圍第8項所述之局部氧化矽基蕭特基屏障 二極體,其中一個補償擴散層係在未進行該局部氧化矽製 程之前跨過一個墊氧化層佈值該第二導電型的摻雜質於該 擴散保護環區之外的該淡摻雜磊晶矽層之一個表面部份。
1 3.如申請專利範圍第8項所述之局部氧化矽基蕭特基屏障 二極體,其中上述之成形金屬層至少包含一個金屬層置於 一個障礙金屬層之上係形成於一個成形覆蓋介電層的一部 份表面及該金屬矽化物層之上。 1 4. 一種局部氧化矽基蕭特基屏障二極體,至少包含: 一種第一導電型的一個半導體基板,其中該半導體基 板至少包含一個淡摻雜磊晶矽層形成於一個高摻雜矽基板 之上;
一個擴散保護環區藉由一種局部氧化矽(LOCOS) 製程 於一個水蒸氣或溼氧環境下所形成的一個外部局部氧化矽 場氧化物層及一個内部局部氧化矽場氧化物層之間,其中 該擴散保護環區係以一種自動對準的方式利用離子佈植或 一種熱擴散製程來摻雜以形成一種第二導電型的一個凸出
第25頁 1283929 六、申請專利範圍 擴散保護環於該淡摻雜磊晶矽層的一個表面部份之内; 一個凹陷半導體基板藉由去除該内部局部氧化矽場氧 化物層來形成,其中該凹陷半導體基板至少包含一個補償 擴散層形成於該淡摻雜磊晶矽層的一個表面部份之内; 一個耐高溫金屬矽化物層形成於由該外部局部氧化矽 場氧化物層所包圍的該凸出擴散保護環的一個内部表面部 份及由該凸出擴散保護環所包圍之該凹陷半導體基板之上 ,其中該耐高溫金屬矽化物層係利用一種自動對準矽化製 程來形成;以及 一個成形金屬層至少形成於一個成形覆蓋介電層的一 部份表面及該耐高溫金屬矽化物層之上。 1 5.如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之成形覆蓋介電層至少包含氮化矽係 形成於該凸出擴散保護環之上的一個熱二氧化矽層之一個 外部表面部份及該外部局部氧化矽場氧化物層的一部份表 面之上。 16. 如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之熱擴散製程至少包含利用一個液體 源、一個固體源或一個氣體源的一種熱摻雜製程。 17. 如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之擴散保護環區係藉由一個第一罩幕
第26頁 1283929 六、申請專利範圍 光阻步驟將一個罩幕氮化矽層置於一個墊(p a d ) 氧化物層 之上加予成形來定義。 18. 如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之内部局部氧化矽場氧化物層係在摻 雜該凸出擴散保護環之後利用一個第二罩幕光阻步驟來加 予去除。 19. 如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之成形金屬層至少包含一個銀(Ag)、 鋁(A1)或金(Au)層置於一個障礙金屬層之上係藉由一個第 三罩幕光阻步驟來形成於該成形覆蓋介電層的一部份表面 及該耐高溫金屬矽化物層之上。 2 0. 如申請專利範圍第1 4項所述之局部氧化矽基蕭特基屏 障二極體,其中上述之補償擴散層係在未進行該局部氧化 矽層製程之前跨過一個墊氧化物層佈植該第二導電型的摻 雜質於該擴散保護環區之外的該淡摻雜磊晶矽層的表面部 份之内。
第27頁
TW93126799A 2004-09-03 2004-09-03 LOCOS-based schottky barrier diode and its manufacturing methods TWI283929B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW93126799A TWI283929B (en) 2004-09-03 2004-09-03 LOCOS-based schottky barrier diode and its manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93126799A TWI283929B (en) 2004-09-03 2004-09-03 LOCOS-based schottky barrier diode and its manufacturing methods

Publications (2)

Publication Number Publication Date
TW200610156A TW200610156A (en) 2006-03-16
TWI283929B true TWI283929B (en) 2007-07-11

Family

ID=39430918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93126799A TWI283929B (en) 2004-09-03 2004-09-03 LOCOS-based schottky barrier diode and its manufacturing methods

Country Status (1)

Country Link
TW (1) TWI283929B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI743818B (zh) * 2020-06-02 2021-10-21 台灣半導體股份有限公司 具有多保護環結構之蕭特基二極體

Also Published As

Publication number Publication date
TW200610156A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4855636B2 (ja) トレンチショットキー整流器
JP4072308B2 (ja) トレンチ素子分離方法
JP4313190B2 (ja) ショットキー整流器
TWI308395B (en) Trench schottky barrier diode with differential oxide thickness
US7078780B2 (en) Schottky barrier diode and method of making the same
TWI225309B (en) Semiconductor device with built-in light receiving element, production method thereof, and optical pickup incorporating the same
US7491633B2 (en) High switching speed two mask schottky diode with high field breakdown
JP2004529506A5 (zh)
JP2005532698A (ja) トレンチ型ショットキ・バリア・ダイオード
TWI237901B (en) Schottky barrier diode and method of making the same
US20060091493A1 (en) LOCOS Schottky barrier contact structure and its manufacturing method
US6936905B2 (en) Two mask shottky diode with locos structure
JPH0338857A (ja) 半導体装置および半導体分離構造を製造する方法
US20060113624A1 (en) LOCOS-based Schottky barrier diode and its manufacturing methods
US20240274731A1 (en) Back contact solar battery and preparation method thereof
JPH11288949A (ja) 半絶縁ポリシリコン(sipos)を用いた電力半導体装置及びその製造方法
TWI283929B (en) LOCOS-based schottky barrier diode and its manufacturing methods
US20060131686A1 (en) LOCOS-based junction-pinched schottky rectifier and its manufacturing methods
JPH09167777A (ja) 半導体装置及びその製造方法
JP2001284587A (ja) 半導体装置およびその製造方法
CN115424939B (zh) 一种沟槽型mosfet及其制备方法
JPH07335654A (ja) 多層ウエハ用ゲッタ及びその作製法
CN103872143B (zh) 具有终端结构的金氧半二极管元件及其制法
TWI232591B (en) Self-aligned Schottky barrier contact structure and its manufacturing methods
JPH11145155A (ja) 半絶縁ポリシリコン(sipos)膜を用いた電力半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees