TWI283465B - Structure of flip chip package - Google Patents
Structure of flip chip package Download PDFInfo
- Publication number
- TWI283465B TWI283465B TW091120049A TW91120049A TWI283465B TW I283465 B TWI283465 B TW I283465B TW 091120049 A TW091120049 A TW 091120049A TW 91120049 A TW91120049 A TW 91120049A TW I283465 B TWI283465 B TW I283465B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- protective film
- chip type
- flip chip
- pads
- Prior art date
Links
Classifications
-
- H10W72/877—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/724—
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
1283465
本發明係有關於一種覆晶型晶片封裝結構,且特別是 有關於一種具有防護膠膜之覆晶型晶片封裝結構,其中防 護膠膜係配置於晶片之背面,用以預防晶片之背面受到外 力之破壞,同時提供較佳之導熱效果至晶片。 覆晶接合技術(Flip Chip Interconnect Technology,簡稱fc )主要係利用面陣列(area array ) 的方式,將多個銲墊(die pad )配置於晶片(die )之主 動表面(active surface),並在各個銲墊上形成凸塊 (bump ),再將晶片翻覆(f Up )之後,利用晶片上的凸 塊分別對應連接至承載器(carrier )上的接點(c〇ntact - ),使得晶片可經由凸塊而電性連接至承載器,再經由承· 載器之内部線路而電性連接至外界之電子裝置。值得注意 的是’由於覆晶接合技術可適用於高腳數(High pin Count )之晶片封裝結構,並同時具有縮小晶片封裝面積 及縮短訊號傳輸路徑等優點,使得覆晶接合技術目前已經 廣泛地應用於晶片封裝領域,常見應用覆晶接合技術之晶 片封裝結構例如有覆晶球格陣列型(F 1 i p C h i p / b a 1 1
Grid Array,FC/BGA)及覆晶針格陣列型(Flip chip /
Pin Grid Array,FC/PGA )等型態的晶片封裝結構。 請參考第1圖’其缘示習知之第一種覆晶球格陣列型晶赢 片封裝結構的剖面示意圖。晶片封裝結構1〇〇主要包括一 f 晶片11 0、多個凸塊1 2 0及一承載器1 3 0等。其中,晶片η 〇 具有一主動表面(active surface) 112及對應之一背面 114 ’其中晶片110之主動表面112係泛指晶片之具有主
9726twf.ptd 第5頁 1283465 1、發明說明(2)~" " "" "~ 動兀件(active device)的一面,並且晶片11〇更具有多 個銲塾11 6,其配置於晶片u 〇之主動表面i丨2,用以作為 晶片110之訊號輸出入的媒介。此外,承載器13〇 ,例如為 一具有内建線路之基板(substrate),並具有一頂面132 及對應之一底面134,且承載器130更具有多個凸塊墊 (bump pad ) 136,其位置係分別對應於這些銲墊1 16之位 置。另外’這些凸塊1 2 〇則分別配置介於這些銲墊1丨6之一 及其所對應之這些凸塊塾1 3 6之一,用以分別電性連接這 些鲜墊116之一及其所對應之這些凸塊墊136之一。 請同樣參考第1圖,底膠(underf i 11 ) 140係填充於晶 片110之主動表面112及承載器130之頂面132所構成的空 間’用以保護銲墊11 6、凸塊1 2 0及凸塊墊1 3 6之裸露出的 部分,並同時緩衝晶片11 〇與承載器丨3〇之間因受熱所產生 熱應變(thermal strain)的差異。此外,承載器130更 具有多個銲球墊(ba 1 1 pad ) 1 3 8,其同樣以面陣列的方 式配置於承載器130之底面134,並將銲球(ball ) 150分 別配置於每一銲球墊1 3 8上。因此,晶片11 〇之銲塾11 6係 可經由凸塊120,而電性及機械性連接至承載器13〇之凸塊 墊136 ’再經由承載器130之内部線路而向下繞線 (routing)至承載器130之底面134的銲球墊138,最後利
用銲球墊138上之銲球150,而電性及機械性連接至下一層 級(next level )之電子裝置,例如一印刷電路板(pcB 請同時參考第1、2圖,其中第2圖繪示習知之第二種覆
^726twf.ptd 第6頁 1283465
晶球袼陣列型晶片封裝結構的剖面示意圖。首先如第丨圖 所示,晶片封裝結構100乃是將底膠14〇填充於晶片n〇之 主動表面11 2及承載器1 3 〇之頂面丨32所構成的空間,用以 保護銲墊116、凸塊120及凸塊墊136之裸露出的部分。此 外,第1圖之晶片封裝結構丨00的底膠14〇雖可保護銲墊 116、凸塊120及凸塊墊1 36之裸露出的部分,但是卻無法 有效地保護晶片11 〇之背面j j 4,使得晶片j j 〇之背面j 1 4容 易受到外力所破壞,因南在晶片丨丨〇之背面丨丨4留下細微的 裂痕(未繪示)。值得注意的是,在反覆循環地施加高熱 於晶片11 0之後,裂痕的大小及深度必然逐漸地增加,導
致晶片11 0之内部電路最後將受到裂痕的影響而失去其原 有的功能。 接著如第2圖所示,晶片封裝結構1 〇 2則是以模造 (molding)的方式將封膠(m〇iding compound ) 142 成形 於晶片11 0及承載器1 3 0上,並將封膠1 4 2填充於晶片11 〇之 主動表面112及承載器130之頂面132所構成的空間,且包 覆至晶片110之侧緣及背面114。因此,晶片;之表面 (包括背面1 1 4 )均可受到封膠1 42的保護。值得注意的 是,由於封膠142之材質的熱傳導係數(Coefficient of Therma 1 Expans ion,CTE )較差,所以晶片11 〇於運作時 所產生的熱能不容易經由封膠142而散逸至外界。 有鑑於此,本發明之目的係在於提供一種覆晶型晶片 封裝結構,用以預防晶片之背面受到外力之破壞,同時提 供較佳之導熱效果至晶片,故可提升此晶片封裝結構之電
9726twf.ptd 第7頁 1283465 五、發明說明(4) 氣效能’並可提高此晶片封裝結構之使用壽命^ 基於本發明之上述目的,太路 y私壯从磁 ^ θ ^ 本發明乃提出一種覆晶型晶 片封表結構,#至少具有—承載器、一晶片、多個凸塊、 膠膜(protection film)及一底膠。其 而14些凸塊墊係配置於承載 器之頂面。此外,晶片則具有—主動表面及對應之-背 ::且晶片更具有多個銲塾,其配置於晶片之主動表面。 =此Ϊ =塊貝」分別配置介於這些銲墊之-及其所對應 毛二 之。並且,防護膠膜係配置於晶片之背 m巧充於晶片之主動表面及承載器之頂面所構 耐熱性佳及散熱性:的材質=膜之材質係為彈性佳、 徊私舳私2 ^ A的材質此外,防護膠膜更可具有多 個政熱粒子,其摻雜於防護膠膜之内。 同樣基於本發明之匕i才〔g Μ ,. 刑曰u μ # # 的,本發明更提出一種覆晶 =曰曰片封裝、,、“冓,其至少具有一承载器、一晶片、多個凸 Ξ二Γ蔓膠!及一封膠。*中,承載器具有-頂面及多 曰 ,而這些凸塊墊係配置於承载器之頂面。此外, I f具有一主動表面及對應之一背面,且晶片更具有多 個知塾,其配置於晶片之主動表面。另外,這些凸塊則分 別配置介於這些銲墊之一及其所對應之這些凸塊墊之一。 f且,防護膠膜係、配置於晶片之背面,而封膠則填充於晶 κ f ί Ϊ表面及承载器之頂面所構成的空間,並包覆晶片 方^膠膜之侧緣,且暴露出防護膠膜之遠離晶片的一 同樣地’防護膠膜之材質係為彈性佳、耐熱性佳及散
1283465 五、發明說明(5) 熱性佳的材質。此外,防護膠膜更可具有多個散熱粒子, 其摻雜於防護膠膜之内。 為讓本發明之上述目的、特徵和優點能明顯易懂,下 文特舉一較佳實施例,並配合所附圖示,作詳細說明如 下: 圖式之標示說明 100 、102 :晶片 封 裝 結 構 110 晶 片 112 主動表面 114 背 面 116 銲墊 120 凸 塊 130 承載器 132 頂 面 134 底面 136 凸 塊 墊 138 鲜球塾 140 底 膠 142 封膠 150 銲 球 200, "2 0 2 :晶片 封 裝 結 構 210 晶 片 212 主動表面 214 背 面 216 銲墊 218 防 護 膠 膜 220 凸塊 230 承 載 器 232 頂面 234 底 面 236 凸塊墊 238 銲 球 墊 240 底膠 242 封 膠 250 焊球 300 晶 圓 300 a • 晶片 301 覆 晶 晶 片結構 302 : 主動表面 304 背 面 306 : :鲜塾 310 防 護 膠 膜
9726twf.ptd 第9頁 1283465
320 :凸塊 貫施你丨 曰刑' > 考第3圖’其繪示本發明之較佳實施例之第一種覆 =括片封裝結構的剖面示意圖。晶片封裝結構20 〇主要 3 -晶片210、多個凸塊22〇及一承載器23〇等。晶片21〇 二,一主動表面212及對應之一背面214,值得注意的是, 二1 0之主動表面2 1 2係泛指晶片2 1 〇之具有主動元件的 面並且曰曰片21 0更具有多個桿墊21 6,其係以面陣列的 巧配置於晶片21〇之主動表面212,用以作為晶片21〇之 :號輸出入的媒介。此外,承載器23〇,例如為一具有内 線路之基板,而承載器230具有一頂面232及對應之一底_ 面234且承載器230更具有多個凸塊墊236,其位置係分 別對應於這些銲墊216之位置。另外,這些凸&22〇則分別 配置;丨於這些知塾216之一及其所對應之這些凸塊塾236之 一,用以分別電性連接這些銲墊216之一及其所對應之這 些凸塊墊236之一。 請同樣參考第3圖,底膠240係填充於晶片21〇之主動表 面212及承載器230之頂面232所構成的空間,用以保護銲 墊216、凸塊220及凸塊墊236之裸露出的部分,並同時緩 衝晶片210與承載器230之間因受熱所產生熱應變的差異。 此外’當晶片封裝結構2 00應用於覆晶球格陣列型 秦 (FC/BGA)之晶片封裝結構時,承載器23〇將可具有多個 銲球墊238,其同樣以面陣列的方式配置於承載器23〇之底 面234,並將銲球2 50分別配置於每一銲球墊238上。因
1283465 五、發明說明(7) 此,晶片210之銲墊2 16係可經由凸塊220,而電性及機械 性連接至承載器23 0之凸塊塾236,再經由承載器23〇之内 部線路而向下繞線至承載器23〇之底面234的銲球墊238, 最後利用紅球墊2 3 8上之銲球2 5 〇,而電性及機械性連接至 了 一層級(next level )之電子裝置,例如一印刷電路板 (PCB)。另外,晶片封裝結構2〇()亦可應用於覆晶針袼 ,=^FC/PGA )之晶片封裝結構,或是其他覆晶型晶片封 裝結構2值得注意的是;晶片封裝結構2〇〇之承載器23〇除 了可以疋一具有内建線路之基板之外,亦可為其他型態之 承載結構,例如一可承載晶片21〇之導線架(Uad—frame )或軟性電路板等。 心請同樣參考第3圖,為了要預防晶片21〇之背面214不會 又到外力所破壞,同時提供較佳之導熱效果至晶片2丨〇 , 晶片封裝結構20 0將更具有一防護膠膜218,其配置於晶片 2 1 〇之背面2 1 4。值得注意的是,防護膠膜2丨8之材質必須 ^有彈性及韌性,故當外界之壓力施加於防護膠膜21 8上 =,具有彈性及韌性之防護膠膜218將可隨即對應產生形 ^,並將外界之壓力分散至晶片21〇之背面214上,用以預 曰外界過大之壓力在晶片21〇之背面214留下裂痕。因此, 二:21〇之背面214將不易受外界之壓力而產生裂痕,在反 ^循環地施加高熱於晶片210之後,晶片21〇之背面214將 部Ϊ具有裂痕用以增加其大小及深度,所以晶片21 0之内 路將不會受到裂痕的影響而失去其原有的功能,故可 私呵晶片封裝結構200之使用壽命。
9726twf.Ptd 11 1283465 五、發明說明(8) 组裝= 程樣的茶期考門第3圖,在晶片封裝結構200之製程及後續 氏匕= 護膠膜218極有可能需要被升溫至攝 用:::護膠膜m之材質必須對應… 後,使盆太I 2 防護膠膜218在經過高熱處理之 外,為;化(氧化)或脆化等現象。此 姑質則^好的導熱效果與晶片2 1 〇,防護膠膜2 1 8之 # ^ 〃、有良好的散熱特性,使得晶片21 〇於運作時所 士 1卩分熱能,可以經由防護膠膜2 1 8而散逸至外界, 而^ _效提升晶片封裝結構200之電氣效能。 研同樣參考第3圖,由於聚醢亞胺樹脂(p〇iy_imide , /、有良好之彈性、勃性、耐熱性及散熱性,故可選 聚醯亞胺樹脂作為防護膠膜2 18之材質。此外,除了選擇 具有較佳之散熱特性的材料來作為防護膠膜2 1 8之材質以 外,在本發明之較佳實施例中,更可將許多散熱粒子 /Pfrticle )摻雜分佈於防護膠膜218之内,用以提升防 ^膠膜21 8之本身結構的散熱特性,而這些散熱粒子之材 質例如有二氧化矽(Si〇2 )、氧化鋁(Al2〇3 )、銅及其他 散熱性佳之材質。 ' ^请同時參考第3、4圖,其中第4圖繪示本發明之較佳實 施例之第一種覆晶型晶片封裝結構的剖面示意圖。晶片封 裝^構200與晶片封裝結構2 02在結構上幾近雷同,故請參 =第3圖之晶片封裝結構200及其相關說明,於此不再多作 資述’下文僅針對兩者之不同處來加以說明。首先,第3 圖之晶片封裝結構2〇〇的底膠240係填充於晶片210之主動
第12頁 1283465 五、發明說明(9) 表面212及承載器2 30之頂面232所構成的空間,此外,第4 圖之晶片封裝結構202的封膠242除了填充於晶片21 〇之主 動表面2 1 2及承載器2 3 0之頂面2 3 2所構成的空間以外,更 包覆晶片210及防護膠膜218之側緣,並且暴露出防護膠膜 218之遠離晶片210的一面,用以增加防護膠膜218之散熱 面積’此乃晶片封裝結構2 0 0與晶片封裝結構2 〇 2之間最大 的不同處。此外,更可利用防護膠膜21 8之遠離晶片21 〇的 一面來直接接觸外界之散熱器(未繪示),進而提升防護 膠膜218其對於晶片210之散熱效率。 本發明之較佳實施例更提出一種具有防護膠膜之晶片 的製程,請依序參考第5A〜5C圖,其繪示本發明之較佳實 施例之一種具有防護膠膜之晶片的製程流程圖。首先如第 5A圖所示,提供一晶圓(wafer) 300,其具有一主動表面 302及對應之一背面304,其中晶圓300之主動表面302具有 多組積體電路(Integration Circuit,1C )(未繪示 ),接著如第5B圖所示,形成一防護膠膜31〇於晶圓3〇〇之 背面304,其中形成防護膠膜310之方法係 ^ (fil, taping) (roller c〇lngV ; 旋轉塗佈法(spin coating)或其他種類之塗佈法 (coating)等。再者如第5C圖所示,依照各組積體電路 (1C)之分佈區域來切割晶圓300成為多個晶片3〇〇a ,使 得防護膠膜310亦對應切割成數個部分,而分別留置於這 些晶片300a之背面304,故可使得每顆晶片3〇〇a之背面3〇4 均具有防護膠膜31 0。
1283465 五、發明說明(10) 請同樣參考第5A〜5B圖,如第5C圖所示,為了製作凸 塊320於晶片300a之主動表面302的銲墊306上,可如第5A 圖所示,預先製作凸塊3 20於在晶圓300之主動表面302的 銲墊306上,或如第5B圖所示,在形成防護膠膜31〇於晶圓 300之背面304以後,始製作凸塊32〇於在晶圓3〇〇之主動表 面3 0 2的銲墊3 〇 6上。然無論如何,最後皆可得到同一覆晶 晶片結構301,其至少包括晶片3〇〇a、防護膠層31〇及凸2 306等,其中防護膠膜310係配置於晶片30〇a之背面3〇4, ^^7塊320則分別配置於晶片3〇〇a之主動表面3〇2上的銲墊 綜上所述,本發明之覆晶型晶片封裝結構乃是在 一層防護膠膜,其中此防護膠膜可以s曰具 有良子之彈性及韌性,用以預防晶片之背面受 壞,而此防護膠膜更可且古自 卜力之破 所施加於防護膠膜:::有:n?性’用以容忍外界 散埶性,用以槎供摇^ r 此防濩膠膜尚可具有良好的 發明之覆晶型晶片封裝結構係可藉由在晶; 设一防濩膠膜,用以預防晶片之 - 時提供較佳之導熱效果$ 认又〗外力之破壞,同 之電氣效能,更可提古此曰曰曰,可提升此晶片封裝結構 雖然本發明已以—1佳曰;^=\構之使用壽命。 神和範圍"?::此Ϊ藝者,在不脫離本發明之精 護範圍當視後更;與潤•,因此本發明之保 甲明專利範圍所界定者為準。 9726twf.ptd 第14頁 1283465 圖式簡單說明 第1圖繪示習知之第一種覆晶球格陣列型晶片封裝結構 的剖面不意圖, 第2圖繪不習知之第二種覆晶球格陣列型晶片封裝結構 的剖面不意圖, 第3圖繪示本發明之較佳實施例之第一種覆晶型晶片封 裝結構的剖面示意圖; 第4圖繪示本發明之較佳實施例之第二種覆晶型晶片封 裝結構的剖面示意圖;以及 第5 A〜5C圖繪示本發明之較佳實施例之一種具有防護 膠膜之晶片的製程流程圖。
9726twf.ptd 第15頁
Claims (1)
1283465 六、申請專利範圍 1 · 一種覆晶型晶片封裝結構,至少包括: 一承載器,具有一頂面及複數個凸塊墊,其中該些凸 塊墊係配置於該頂面; 一晶片,具有一主動表面及對應之一背面,且該晶片 更具有複數個銲墊,其中該些銲墊係配置於該主動表面; 複數個凸塊,分別配置介於該些銲墊之一及其所對應 之該些凸塊墊之一;以及 一防護膠膜,配置於·該晶片之該背面。 2·如申請專利範圍第1項所述之覆晶型晶片封裝結 構’更包括一底膠,其填充於該晶片之該主動表面及該承 載器之該頂面所構成的空間。 3·如申請專利範圍第1項所述之覆晶型晶片封裝結 構’更包括一封膠,其填充於該晶片之該主動表面及該承 載器之$亥頂面所構成的空間’並包覆該晶片及該防護膠膜 之侧緣’且暴露出該防護膠膜之遠離該晶片的一面。 構 4·如申請專利範圍第1項所述之覆晶型晶片封裝結 ,其中該承載器包括一基板。 構 5 ·如申睛專利範圍第1項所述之覆晶型晶片封裝结 ,其中該防護膠膜之材質包括具有彈性之材質。 構 構 6·如申請專利範圍第1項所述之覆晶型晶片封農結 ,其中該防護膠膜之材質包括具有耐熱性之材質 7 ·如申睛專利範圍第1項所述之覆晶型晶片封裂结 ’其中該防護膠膜之材質包括具有散熱性之材質 8·如申請專利範圍第1項所述之覆晶型晶片封裝結
9726twf.ptd 第16頁 1283465 六、申請專利範圍 構,其中該防護膠膜之材質包括聚醯亞胺樹脂。 9·如申請專利範圍第1項所述之覆晶型晶片封裝結 構,其中該防護膠膜更具有複數個散熱粒子,其摻雜於該 防護膠膜之内。 、β 10·如申請專利範圍第9項所述之覆晶型晶片封裝結 構,其中該些散熱粒子之材質係選自於由二氧化矽、氧化 鋁及銅所組成族群中之一種材質。 11· 一種具有防護膠膜之晶片的製程,包括下列步 驟: 之一i提供一晶圓,其中該晶圓具有一主動表面及對應 貧面, (b )形成一防護膠膜於該晶圓之該背面;以及 (c )切割該晶圓成為複數個晶片。 μ w如申請專利範圍第11項所述之具有防護膠膜之晶 、製程,其中形成該防護膠膜之方法係採用捲帶貼合 ° 片利範圍第11項所述之具有防護膠膜之晶 法。製程,其中形成該防護膠膜之方法係採用滾壓塗佈 片^製程如申Λ專利範圍第11項所狀具有防護膠膜之晶 製程,其中形成該防護膠膜之方法係採用旋轉塗佈 15·如申請專利範圍第1 1項所述之具 片的製程’其中該防護膠膜之材質係採用 有防護膠膜之晶 具有彈性之材
1283465
17.如 片的製程, 質。 申請專利範圍第11項所述之具有防護膠膜之晶 ”中該防護膠膜之材質係採用具有散熱性之材 片的製鞋,甘明b專利範圍第11項所述之具有防護膠膜之晶 圓之兮Φ t、中該晶圓已具有複數個凸塊,其配置於該晶 网〜必王勒表面。 制w申請專利範圍第11項所述之具有防護膠膜之晶 、•程’在步驟(a)之後且在步驟(b)之前,更包括 形成複數個凸塊於該晶圓之該主動表面。 2〇*如申請專利範圍第1 1項所述之具有防護膠膜之晶 片的製程’在步驟(b)之後且在步驟(c)之前,更包括 形成複數個凸塊於該晶圓之該主動表面。 21· 一種覆晶型晶片結構,至少包括: 一晶片’具有一主動表面及對應之一背面,且該晶片 更具有複數個銲墊,其配置於該晶片之該主動表面; 一防護膠膜,配置於該晶片之該背面;以及 複數個凸塊,分別配置於該晶片之該些銲墊上。 22·如申請專利範圍第2 1項所述之覆晶型晶片結構, 其中該防護膠膜之材質包括具有彈性之材質。 2 3·如申請專利範圍第2 1項所述之覆晶型晶片結構,
9726twf.Ptd 第18頁 1283465 六、申請專利範圍 其中該防護膠膜之材質包括具有耐熱性之材質。 24.如申請專利範圍第2 1項所述之覆晶型晶片結構, 其中該防護膠膜之材質包括具有散熱性之材質。 2 5.如申請專利範圍第2 1項所述之覆晶型晶片結構, 其中該防護膠膜之材質包括聚醯亞胺樹脂。 2 6. 如申請專利範圍第21項所述之覆晶型晶片結構, 其中該防護膠膜更具有複數個散熱粒子,其摻雜於該防護 膠膜之内。 2 7. 如申請專利範圍第2 6項所述之覆晶型晶片結構, 其中該些散熱粒子之材質係選自於由二氧化矽、氧化鋁及 銅所組成族群中之一種材質。
9726twf.ptd 第19頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091120049A TWI283465B (en) | 2002-09-03 | 2002-09-03 | Structure of flip chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091120049A TWI283465B (en) | 2002-09-03 | 2002-09-03 | Structure of flip chip package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI283465B true TWI283465B (en) | 2007-07-01 |
Family
ID=39428183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091120049A TWI283465B (en) | 2002-09-03 | 2002-09-03 | Structure of flip chip package |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI283465B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI618205B (zh) * | 2015-05-22 | 2018-03-11 | 南茂科技股份有限公司 | 薄膜覆晶封裝體及其散熱方法 |
-
2002
- 2002-09-03 TW TW091120049A patent/TWI283465B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI618205B (zh) * | 2015-05-22 | 2018-03-11 | 南茂科技股份有限公司 | 薄膜覆晶封裝體及其散熱方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338935B2 (en) | Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same | |
| TWI355034B (en) | Wafer level package structure and fabrication meth | |
| US7298032B2 (en) | Semiconductor multi-chip package and fabrication method | |
| US6900534B2 (en) | Direct attach chip scale package | |
| US7348218B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| JP5579402B2 (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| US7772692B2 (en) | Semiconductor device with cooling member | |
| CN108766940B (zh) | 用于3d封装的应力补偿层 | |
| US20080026506A1 (en) | Semiconductor multi-chip package and fabrication method | |
| US20150187679A1 (en) | Lid Design for Heat Dissipation Enhancement of Die Package | |
| US20120126404A1 (en) | Semiconductor device | |
| US20100052156A1 (en) | Chip scale package structure and fabrication method thereof | |
| KR20010031110A (ko) | 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체 | |
| TW200847351A (en) | Wafer level system in package and fabrication method thereof | |
| KR20150055857A (ko) | 반도체 패키지 및 그 제조 방법 | |
| TW200534453A (en) | Chip package structure and process for fabricating the same | |
| US20060249852A1 (en) | Flip-chip semiconductor device | |
| TW201832297A (zh) | 封裝堆疊構造及其製造方法 | |
| TWI332694B (en) | Chip package structure and process for fabricating the same | |
| TWI239083B (en) | Chip package structure | |
| TWI306381B (en) | Printed circuit board with improved thermal dissipating structure and electronic device with the same | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| TW200536074A (en) | Chip package structure and process for fabricating the same | |
| TWI283465B (en) | Structure of flip chip package | |
| TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |