TWI281636B - Motherboard and computer system with multiple integrated graphics processors and related method - Google Patents

Description

1281636 九、發明說明： 【發明所屬之技術領域】 本發明係有關於電腦系統，尤指具有多個用來進行緣圖運算 之整合型繪圖處理單元（integrated graphics process〇r，IGp )的主機 板與電腦系統及其相關方法。 【先前技術】

在現今的電腦系統當甲，用來進行高階繪圖運算的圖形處理 系統所扮演的肖色愈來愈職要。f知的_處理祕通常係以 擴充卡的形絲實現。這·充卡-般又稱為顯示卡（graphics card)係插4於—電腦系統之主機板上的擴充槽。—般而言，顯 ’、卡置有個或多個專屬的圖形處理單元（〇ρυ)，以及專 屬的繪圖記憶體。 為了喊升賴運算的品f與速度，有部分硬體製造商推出 靜ft算能力及更複雜_處理單元的顯示卡。除此之外， ===_增_記鐘的容量，峨藉由降似統匯流排 貝枓抓里的方式來改善繪圖運算的效能。 硬==_升_㈣纖㈣—蝴，係採用 的顯示卡，μ平以奴兩張或兩張以上 將每張顯示卡每祕n 休时仃處理的方式此 卞母L進仃的綠圖運算量加總，故能提升圖形處 5 1281636 ^統的效能。然而，Μ歸卡的賴需要使 * 進仃不_示卡間的資料聯繫。由於 而要4猶的喊橋射’故會造成整縣本㈣加。除此之 外’夕顯示卡的架構還需要有足夠的空間來裝設這些顯示卡。對 於些糸統整體體積相當有限的應用（例如筆記型電腦）而言， 可能無法提供裝設多張顯示卡所f的空I換言之，多； 架構有其實際應用上的限制。 、、不卡、 【發明内容】 因此本發明之目的之—在於提供具有多健合圖處理單 ^ (integrated graphics processor,IGP) , 相關的方法，以解決上述問題。 /、 在本發明之實施例中，揭露了一種主機板，其包含有.一第 —整合型_處料元，設置於社顺，該第—整 理單元具有—第—北橋電路與—第—騎處理電路；―第二^ 會圖處理單it，絡於該第__整合崎圖處理單元，讀第= 合型緣圖處理單元具有—第二北橋電路與_第二圖形處理電路了 以及一南橋電路，耦合於該第一北橋電路。 ， 本發明之實施例中另揭露一種電腦系統，其包含有：一主記 憶體模組，·-中央處理單元（CPU)，具有為合於該主記憶體模組 之-記憶體控制器南橋電路；—第—整合型_處理單元， 6 I28l636 整合型侧處理單元；以及利用該第一圖形處理電路透過該匯流 ' 排介面，與包含—第二圖形處理電路及-第二北橋電路之另一整 :合型繪圖處理單s中的該第二圖形處理電路搭配運作，以進行圖 形處理運算。 【實施方式】 明參考第1圖，其所緣示為本發明一第一實施例之一電腦系 等、统100簡化後之方塊圖。電腦系、統100包含有-主記憶體模組 (mam memory module) 110、一 中央處理單元（Cj>u) 12〇、一南 橋電路130主要整合型緣圖處理單元(master integrated graphics proceSsor，IGP，以下簡稱為主要；^^) 14〇、一輔助整合型繪圖處 理單元（以下簡稱為辅助IGp) 15〇、以及一顯示裝置16〇。請注 意，本說明書中所指稱之「整合型繪圖處理單元」係包含任何至 少整合北橋與_處理兩種魏在内的單⑼或處理$。主記憶 體模組110係設置於電腦系統1〇〇之一主機板1〇2上的至少一記 • 憶體插槽（memory slot)中。中央處理單元12〇則通常係設置於 主機板102之一中央處理單元插座（cpu s〇cket)上。在本實施例 中’南橋電路130、主要igp 140、以及辅助igp 150皆係設置於 主機板102上。如第1圖所示，辅助IGp 15〇係透過直接設置在主 機板102上的一匯流排12麵合於主要igp 140。 在電腦系統100中，主要IGP 14〇會控制顯示裝置160來進行 影像顯示運作。實作上，顯示裝置16〇可以是一 CRT螢幕、一 lcd 1281636 螢幕，或其他任何類型的影像輸出裝置。

第2圖所繪示為電腦系統1〇〇之主機板1〇2之一實施例簡化 後的方塊圖。如圖所示，主要IGP 140包含有一北橋電路（north bridge circuit) 242，用來橋接中央處理單元120與南橋電路130 ; 一圖形處理電路（graphicsprocessing circuit) 244，|馬合於北橋電 路242 ’用來進行圖形處理運异；以及一匯流排介面（bus interface) 246，耦合於北橋電路242與圖形處理電路244。與主要IGP 140 類似’辅助IGP 150包含有一北橋電路252北橋電路252、一圖形 處理電路254、以及一匯流排介面256。 圆形慝理電路乃4係用來辅助主要IGpi4〇中之圖形處理電路 244之圖形處理運算。例如，圖形處理電路254可用來辅助圖形處 理電路244的三維賴（3Drendering)運算。實作上，圖形處理 電路244及254可同時平行處理同一圖框的不同部分，亦可分別 處理不同賴框資料。另外’圖形處理電路244射彻任何已 知或後續開發完成的負載平衡演算法〇〇ad balandng alg〇ri細） 來平衡其本身與圖形處理電路254兩者間的繪圖運算負荷量。換 言之，主要IGP 140與辅助IGp 15〇兩者的搭配運作，可作腦 系統卿之-圖形處理系統。就一角度而言，圖形處理電路⑸ (或辅助聊150)、可視為是用來加魅要iGp 14〇之圖形處理電 路244的二維繪圖運算的額外go引擎。 9 1281636 為了能順利地結合圖形處理電路244及254兩者的繪圖處理 月b力’主要IGP 140中的圖形處理電路244係設計成具有能與圖形 處理電路254相容的指令集。在-較佳實施例中，可將圖形處理 : 構244設計成與圖形處理電路254實質上相同。此外，匯流排 12係為能溝通圖形處理電路244與254之高速匯流排。例如，匯 流排12可以是- PCI_E匯流排，而匯流排介面246與256可以是 PCI-E匯流排介面。或者，匯流排12可以是一 AGp匯流排，而匯 等流排介面246與256可用AGP匯流排介面來實現。實作上，亦可 利用其他適當的高速匯流排與匯流排介面來進行圖形處理電路 244及254之間的資料聯繫。 一在本實酬中，巾央處理單元12G包含有—記紐控制器（未 顯示），用來控制主記憶體模組110的資料存取，❿主要iGp⑽ 與輔助IGP 150則係透過一共享記憶體架構㈤脇職卿 architecture，UMA)來存取主記憶體模組11〇。 等 依據前述的制’賴賴巾具魏常知識者應可理解，電 腦系統100有可能不會使用到辅助IGp 150中的北橋電路252，故 #北橋電路252不需使用時，則可停止（disable)北橋電路252 之運作或將其關閉（turn 〇£〇。舉例而言，可利用圖形處理電路⑽ -.或主機板102上的其他控制單元，例如基本輸入/輸出系統⑽s， 未顯示）所產生之-控制訊號，來控制北橋電路M2停止運作。 在-實施例中’當-個IGP不是設置在主要咖所應安裝的位置 1281636 才主機板ι〇2便會產生並傳送一控制訊號至該iGp，以停止該 -IGP中之北橋電路的運作。 •在實_用上，可將辅助IGP W與主要IGp⑽設計成完全 彳目同的規格，以透過大量生產而進—步降低每―個聊的製造成 本另外，亦可將辅助IGP150設置於一擴充卡上，並將該擴充卡 插叹在主機板i 〇2之一適當插槽中，例如一 插槽或是一八⑶ 插槽。 m 第3圖所繪示為本發明一第二實施例之一電腦系統300簡化 後之方塊圖。與前述的電腦系統100類似，電腦系統300包含有 一主讀、體模組310、-中央處理單元320、一南橋電路33〇、一 主要IGP340、一辅助IGP350、以及一顯示裝置36〇。辅助IGp35〇 係透過直接设置在電腦系統3〇〇之一主機板3〇2上的一匯流排％ (例如一 PCI-E匯流排或一 AGP匯流排）來耦合至主要IGp 34〇。 _本例之電腦系統300與前述之電腦系統1〇〇的不同點之一，在於 電腦系統300的主要IGP 340具有一用來控制主記憶體模組3 J〇 之資料存取的記憶體控制器（未顯示）。在這樣的設計下，電腦系 統300的主要聊340不僅橋接中央處理單元32〇與南橋電路 330,還會橋接主記憶體模組31〇。以下將進一步說明電腦系統3〇〇。 請參考第4圖，其所繪示為電腦系統300之主機板3〇2之一 實施例簡化後的方塊圖。主要IGP 340包含有一北橋電路442，用 11 1281636 來橋接主記憶體模組310、中央處理單元320與南橋電路330 ; — 圖形處理電路444,耦合於北橋電路442,用來進行圖形處理運算； 以及一匯流排介面446，耦合於北橋電路442與圖形處理電路 444。如前所述，主要〗GP340包含有一記憶體控制器，該記憶體 控制器通常係設置於北橋電路442之内。辅助IGP 350包含有一北 橋電路452、一圖形處理電路454、以及一匯流排介面456。圖形 處理電路454係用來輔助圖形處理電路444之圖形處理運算，例 ^ 如，辅助其三維繪圖運算。與前面的實施例類似，辅助IGP350 中的圖形處理電路454係設計成具有能與主要1(^> 34〇之圖形處理 電路444相容的指令集，以利與圖形處理電路444進行資料或指 令的溝通。圖形處理電路444及454的搭配運作方式係實質上與 前述圖形處理電路244及254相同，為簡潔起見，在此不再贅述。 較佳者，圖形處理電路444與圖形處理電路454兩者係實質上相 同。 用來聯繫匯流排介面446與456的匯流排32，係一具有可溝 通圖形處理電路444及454之足夠頻寬的高速匯流排，實作上， 其可用一 PCI-E匯流排或一 AGP匯流排來實現。在電腦系統3〇〇 中，主要IGP 340與輔助IGP 350兩者皆係利用共享記憶體架構 (UMA)，透過北橋電路442來存取主記憶體模組31〇。運作上， 主要IGP 340與輔助IGP 350可透過主記憶體模組31〇來分享圖 形處理運异的參數’例如圖形材質（texture)與頂點（νεΓ|^χ)資 料等等。 ' 12 1281636 在具際應肖上，可將辅助IGp 35〇與主要iGp遍輯成完全 相同的規格，以進-步降低每一個IGp的製造成本。 由如述A $可知’本發明所提出具有多個整合型緣圖處理單 元（IGP)之主機板，適用於英特爾（以⑻的n平台、超微（从叫 + σ CPU^m另請注意，設置於一單 主機板上的輔助IGP的數目不並侷限於一個。前揭的多iGp架 構可拓展成包含兩個或兩個以上的輔助IGP。主機板上所能安裝 之辅助IGP的最大個數，係取決於主要IGp之匯流排介面所能支 援的最大頻寬。實作上，不同的辅助IGp可透過同一匯流排介面 電連接於主要IGP，亦可分別透過不同的匯流排介面來電連接於 該主要IGP。例如，假設主要IGp包含有一 ρα_Ε匯流排介面與 - AGP匯流排介面，則該主要IGp可透過該pCKE匯流排介面來 溝通部分的辅助IGP，並透過該AGp介面來與其他的辅助IGp進 行溝通。 相較於習知技術，本發明所提出的電腦系統不需使用額外的 南速橋接卡，故可降低硬體的成本。此外，可將所有的主要IGp 與輔助IGP皆直接設置於主機板上，以使所需的裝設空間降至最 低’進而縮小系統的體積。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 13 1281636 【圖式簡單說明】 第1圖為本發明之電腦系統之一第一實施例簡化後的方塊圖。 第2圖為第1圖之電腦系統中之主機板之一實施例簡化後的方塊

圖。 第3圖為本發明之電腦系統之一第二實施例簡化後的方塊圖。 第4圖為第3圖之電腦系統中之主機板之一實施例簡化後的方塊

圖。 【主要元件符號說明】 12、32 匯流排 100、300 電腦糸統 102、302 主機板 110、310 主記憶體模組 120 、 320 中央處理單元 130 、 330 南橋電路 140、150、340、350 整合型繪圖處理單元 160 、 360 顯示裝置 242、252、442、452 北橋電路 244、254、444、454 圖形處理電路 246、256、446、456 匯流排介面 14

Claims (1)

1281636 厂—--——_—^ 奶年口月18日修为正本I 十、申請專利範圍： i 一種主機板，其包含有： 弟一整合型繪圖處理單元（integrated graphics processor, IGP)，設置於該主機板，該第一整合型繪圖處理單元具 有一第一北橋電路（northbridge circuit)與一第一圖形 處理電路（graphics processing circuit); I 一第二整合型繪圖處理單元，耦合於該第一整合型繪圖處理 單元，該第二整合型繪圖處理單元具有一第二北橋電路 與一第二圖形處理電路；以及 一南橋電路，搞合於該第一北橋電路。 2，如申請專利範圍第1項所述之主機板，其中該第一圖形處理 電路與該第二圖形處理電路具有相容之指令集。 > 3·如申明專利範圍第1項所述之主機板，其中該第二圖形處理 電路係用來辅助該第一圖形處理電路之三維（3D)繪圖運算。 4·如申請專利範圍第1項所述之主機板，其中該第二整合型繪 圖處理單几係透過設置於該主機板上之一匯流排耦合至該第 一整合型繪圖處理單元。 5.如申請專利範圍第4項所述之主機板，其中該匯流排係為一 PCI-Express匯流排或一 AGP匯流排。 15 χ28ΐβ36 •如申請專利範圍第1項所述之主機板，其另包含有： j少-記龍減，絲設置-主記㈣模組；以及 —中央處理單元_，用來安裝具有-記㈣㈣器之一中 央處理單元（CPU)，魏憶斷制來控制該主記 憶體模組之資料存取； 其中該第-北橋電路係橋接該巾央處理單元插座及該南橋電 路0

9· 如申凊專利範圍第1項所述之主機板，#另包含有： 至》一記憶體插槽，用來設置-主記憶體模組；以及 至》-中央處理單元插座，每-巾央處理單元插座係用來安 裝一中央處理單元（CPU); 其中該第-北橋電路係橋接該巾央處理單元插座、該記憶體 插槽及該南橋電路。 如申請專利範圍第1項所述之主機板，其中該第二北橋電路 係停止運作（disable)。 如申請專利範圍第丨項所述之主機板，其中該第—整合型緣 圖處理單元係為一主要（master)整合型繪圖處理單元，而該 第—整合型繪圖處理單元係為一辅助（slave) I合型繪圖處 理單元。 16 1281636 ι〇·如申請專利範圍第9項所述之主機板，其中該第一圖形處理 電路係用來進行圖形處理運算，而該第二圖形處理電路係用 來辅助該第一圖形處理電路之圖形處理運算。 u· —種電腦系統，其包含有： 一主記憶體模組； 一中央處理單元（CPU)，具有耦合於該主記憶體模組之一記 • 憶體控制器； 一南橋電路； 第整 5 型繚圖處理單元（integrated gmphiCS pr〇Cess〇r， IGP) ’具有一第一圖形處理電路及一第一北橋電路，.其 中该第-北橋電路橋接該中央處理單元與該南橋電路； 以及 一第^整合銳圖處釋元，耦合_第—整合·圖處理 # 早凡，該第二整合型綠圖處理單元具有-第二北橋電路 與一第二圖形處理電路。 12. 如申請專利範圍第u項所述之電腦系統，其中該第一圖形處 S電路與該第二_處理電路具有相容之指令集。 13. 如申請專利範圍第u項所述之電腦系統，其中該第二圖形處 理電路係用來輔助該第—圖形處理電路之三維繪圖運算。 1281636 Η.如申請專利範圍第u項所述之電腦系統，其中該第二整合型 軸處料域透過設置於-域板上之—匯隸耦合至口該 第一整合型繪圖處理單元。 15. ^申請專利範圍第14項所述之電腦系統，其中該匯流排係為 一 PCI-Express匯流排或一 AGP匯流排。 _ 16·如申請專利範圍第η項所述之電腦系統，其中該第一整合型 綠圖處理單元與該第二整合猜圖處理單元係透過一共享記 憶體架構（unified memory architecture，UMA)存取該主記憶 體模.組。 2申4專利範目第u項所述之電腦系統，其巾該第一整合型 :圖處理單元係為-主要（mastef)整合型糊處理單元，而 馨轉二整合鰣圖處理單元係為—輔助（a·)整合型繪圖 處理單元。 18· 一種電腦系統，其包含有： 一主記憶體模組； 至少一中央處理單元（CPU); 一南橋電路； 正 5 以會圖處理單元（integrated graphics processor， IGP) ’具有一第一圖形處理電路及一第一北橋電路，其 18 1281636 該中央處理單 中該第一北橋電路橋接該主記憶體模組、 元與該南橋電路；以及 一第i整合型賴處理單元，合於該第—整合讀圖處理 π，該第二整合爾_理單元具有1二北橋電路 與一第二圖形處理電路。 以如申請專利範圍第18項所述之電腦系統，其中該第一圖形處 理電路與該第二圖形處理電路具有相容之指令集。 20. ’如申請專利範圍第18項所述之電腦系統，其中該第二圖形處 理電路係用來輔助該第一圖形處理電路之三維會圖運瞀。y处 21. :如申請專利範圍第18項所述之電腦系統，其♦該第二整合型 •緣圖處理單元係透過設置於-主機板上 第一整合型繪圖處理單元。 耦口 22. 如申請專利範圍第21項所述之電腦系統，其中該匯流排係為 一 PCI-Express匯流排或一 AGP匯流排。 23·如申請專利範圍第18項所述之電腦系統，其中該第一整合型 繪圖處理單元與該第二整合型繪圖處理單元係透過一共享記 憶體架構（unified memory architecture, UMA )存取該主記憶 體模組。 19 1281636 洛申Π月專利軌圍第18項所述之電腦系統，其中該第一整合型 上為—主要（m瑜『）整合型繪圖處理單元，而 整合型％圖處理單元係為-輔助（slave)整合型緣圖 處理單元。 25. —種整合型繪圖處理單元，其包含有： _ —第-北橋f路，用來於雜合型_處理單元㈤合於一中 央處理單元及一南橋電路時，橋接該中央處理單元與該 南橋電路； 一匯流排介面；以及 第一圖形處理電路，耦合於該第一北橋電路與該匯流排介 面，用來透過該匯流排介面與包含一第二圖形處理電路 及一第二北橋電路之另一整合型繪圖處理單元中之該第 二圖形處理電路搭配運作，以進行圖形處理運算。 26·如申凊專利範圍第25項所述之整合型緣圖處理單元，其係為 一早晶片。 27·如申請專利範圍第25項所述之整合型繪圖處理單元，其中該 圖形處理運算包含三維繪圖運算。 28·如申請專利範圍第25項所述之整合型繪圖處理單元，其中該 第一圖形處理電路與該第二圖形處理電路具有相容之指令 20 !28ΐβ36 29.如申請專利範圍第25項所述之整合型繪圖處理單元，其中該 匯W排介面包令 PCI-Express匯流排介面、一 AGP匯流排 介面，或兩者。 3〇·如申請專利範圍第25項所述之整合型繪圖處理單元，其中該 第一圖形處理電路於進行圖形處理運算時，係透過一電腦系 統之中央處理單元中之一記憶體控制器來存取該電腦系統之 一主記憶體模組。 31·如申睛專利範圍第25項所述之整合型繪圖處理單元，其中該 第一北橋電路包含一記憶體控制器，而該第一圖形處理電路 於進行圖形處理運算時，係透過該記憶體控制器來存取一··電 腦系統之一主記憶體模組。 32· 一種圖形處理方法，其包含有： 提供包含有一第一北橋電路、一匯流排介面及一第一圖形處 理電路之一整合型繪圖處理單元；以及 利用該第一圖形處理電路透過該匯流排介面與包含一第二圖 形處理電路及一第二北橋電路之另一整合型繪圖處理單 凡中的該第二1[形處理電路搭配運作，以進行圖形處理 運算。 21