TWI280050B - Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device - Google Patents

Description

1280050 九、發明說明： 【發明所屬之技術領域】 本發明相關於一實體資訊獲取方法、一實體資訊獲取裝 1 置及半導體元件。尤其地，本發明相關於自單元組件讀取 ^ 單元組件信號的驅動控制技術，尤其適用於一半導體元件 中如一固態影像感測器，其包括一單元組件陣列，該陣 1 列對電磁波（如自外界入射的光或輻射）敏感且能輸出一電 k號以指明該等單元組件偵測的實體數量分布。 • 【先前技術】 在多種應用中，為偵測實體數量分布，廣泛使用一半導 • 體元件，其包括一單元組件（像素）線性陣列或矩陣，其對實 體數量中的變化敏感，如壓力或電磁波（如外界入射的光嘎 輻射）。 例如，在視訊元件中，使用一固態影像感測器（其包括一 CCD(電荷耦合元件）型、一M〇s(金屬氧化物半導體）型或一 CMOS(互補金屬氧化物半導體）型的影像感測裝置），以偵 癱 測一實體數量中的變化，如光（其係一電磁波範例）。 在電腦裝置中，使用一指紋辨識裝置以獲取指紋資訊， - 係藉由根據與一壓力相關聯的電氣或光學特性來偵測一指 :紋的影像。在此等裝置中，一實體數量分布由數個單元組 件（若為固態影像感測器則為像素）轉換成一電信號，且讀出 該最終電信號。 在一些固態影像感測器中，使用一主動像素感測器，其 中用於放大的一驅動電晶體位於各影像信號產生部分中， 101826.doc 1280050 該影像信號產生部分產生一影像信號以對應至一電荷產生 部分中產生的一信號電荷。在許多CM〇s固態影像感測器中 使用此結構。 在此一主動固態影像感測裝置中，為讀取一影像信號， 設置在一像素陣列部分中的單元像素係藉由控制定址而循 序選取，且從該等個別單元像素讀取信號。意即，該主動 固態影像感測裝置係屬位址控制型的固態影像感測器。 例如，在χ·γ位址型的主動像素感測器中，其中數個單 元像素係設置在一矩陣陣列形式中，各像素配置成具有一 放大能力以使用具一 M0S結構（M0S電晶體）的一主動元 件。在此結構中，在作為一光電轉換元件的光二極體中累 積的一信號電荷（光電子）由該主動元件放大且讀出作為影 像資訊。 在此類型的X-Y位址固態影像感測裝置中，例如使用設 置在一一維矩陣陣列形式中的大量像素電晶體以形成一像 素陣列部分。對應至入射光的信號電荷的累積係逐線地（逐 列地）開始，且藉由定址來存取像素而從個別像素循序讀取 一對應至各像素中累積信號電荷的電流或電壓。在MOS型 (及CMOS型）的固態影像感測裝置中，例如執行定址，俾便 逐線地同時存取像素且從存取的像素讀取像素信號，意 即’從一像素陣列部分逐線地讀取像素信號。 在此類型的一些固態影像感測裝置中，為調適成逐線地 存取像素陣列部分及從存取線讀取像素信號的讀取架構， 個別垂直行設置類比至數位轉換器及/或其他信號處理單 101826.doc 1280050 元。此配置稱為行平行配置。在具行平行配置的數個固態 影像感測裝置中，一固態影像感測裝置（其中一 CD處理器或 一數位轉換器位於各垂直行中，俾便循序讀取及輸出像素 : 信號）稱為行型固態影像感測裝置。 - 作為如CCD或CMOS影像感測器等固態影像感測裝置尺 寸及成本減低的結果，已廣泛使用多種用用固態影像感測 ， 裝置的視訊元件，如拍靜態影像的數位靜態相機、具相機 的手機，及拍動態影像的視訊相機。CM〇s$像感測器相較 • 於CCD影像感測器，可利用較少耗電操作且可以低成本製 造，因此咸希望廣泛使用CM0S影像感測器以取代CCD影像 . 感測器。 近年來，半導體科技已有大幅進展，結果已達成固態影 像感測裝置的像素數的增加。例如，固態影像感測裝置目 前已可有數百像素且可用於高解析度的數位靜態相機及攝 影相機中。 鲁 解析度的增加造成像素電晶體數目的增加。像素電晶體 數目的增加及存取任意像素能力達成的功能數目的增加， 造成用以控制像素信號讀取的控制線長度的增加。此造成 在連接至控制線的驅動器上施加的負載增加且亦造無法忽 視的偏斜增加。 例如，在CMOS影像感測器中，作為光電轉換結果所產生 的電子累積在各像素中，且自數個像素行（垂直行）中的像素 循序讀取像素信號，該等像素行係由—感測器控制單元 (SCU)輸出的位址控制信號所指定。 101826.doc 1280050 衍疋地，一位址解碼器係位於一垂直掃描電路（位置靠近 像素陣列部分）中，且自該位址解碼器供應一位址控制信號 以循序選取像素。根據該位址控制信號，該垂直掃描電路 經由驅動緩衝器將多種控制信號（可通稱為控制信號）供應 到數個驅動控制線上的預設點（尤其可稱其為原驅動點）。接 著，該等控制信號通過該等驅動控制線到達像素電晶體（其 連接到該等驅動控制線上的個別驅動點），藉此導通/截止在 才曰疋水平位址位置的像素電晶體。因此，該位址解碼器產 生資料以指明待選取像素的位址。 夕種控制信號（藉由該等信號以指定該水平位址位置，控 制該像素電晶體的導通/截止）係經由控制信號線來傳輸，及 自線單7G中的像素輸出的像素信號係經由一水平信號線 (水平傳遞線）在-水平方向中循序傳輸。有大量像素時，此 等控制信號線及水平信號線延伸一長距離以橫越整個像素 陣歹]邠刀，因此使該原驅動點與連接各像素的個別驅動點 間的間距更長。因Λ ’沿著此等控制信號線或水平信號線 的像素的位置差異造成的偏斜變得極嚴重。 該偏斜會在一水平方向中的遮光操作中，或在後續階段 傳遞資料到-放大器的操作中，造成時序邊際減小。因此， 期望將偏斜減至最小到儘可能地低位準。 例如’如圖10所不的樹狀佈局用以在一感測器中平均分 ^ «㈣㈣（時脈信號）。在此佈局中’該電路的整體 偏斜由在具最長互連的第一階段發生的偏斜支配。因此， 期望在該第一階段使該偏斜減至最小。 10l826.doc 1280050 廣泛用以使用一或二驅動緩衝器（像素驅動器）以驅動同 一線的技術係在該線的一或兩末端放置一或二驅動緩衝^ 且使用該等驅動緩衝器以驅動該等像素。

當以連接到該等驅動控制線的一末端的一驅動緩衝器 (一驅動單元範例）由一側驅動像素時，該驅動緩衝器與該像 素間的距離依該線上的位置而大不相同。因此，依該線上 的位置而定，在像素中發生一驅動脈波（偏斜）的到達時間 差。意即’該驅動脈波的到達時間差發生在位置靠近該驅 動緩衝器的像素與位置遠離該驅動緩衝器的像素之間。此 會無法讀取像素信號或會造成遮光。 田以連接到該等驅動控制線的兩末端的二個驅動緩衝器 (一驅動單元範例）由兩側驅動像素時，從該驅動緩衝器到該 像素的距離對該線上位置的依存性變成小於由一侧驅動驅 動像素的情形。然@，即使由兩側驅動像素時，該距離的 依存〖生仍大。思即，由兩側驅動像素時，當像素數目增加 或當信號讀取率增加時，會較難從位在該線中央的像素 靖取仏號。此為信號讀取率增加時待解決的嚴重問題。 【發明内容】 相關申請案 本發明包含主題相關 申請的曰本專利申請案 用方式併入本文中。 於20〇4年7月1日向日本專利局提出 第2004-195502號，其全部内容以引 本發明揭示—種自—半導體元件讀取單元 實體資訊獲取方法，該半導體元件包括依一特殊順序: 101826.doc

1280050 置的數個單元組件，各單 右w 一 邱八田、^ 早兀、，且件，、有一早兀組件信號產生 ^刀’用以輸出一單元έ且# 士辨以少：Bg 士 平7〇、、且仵L唬以扣明在一 測的變化，其中在一柝岳，丨綠μ十八士丨 里Τ 1貝 ^ W ㈣線上之—刀割點（更佳在該控制線 j的複數個分割點）驅動該控制線，以驅動數個單元組件以 讀取來自該等個別單元組件的單元組件信號。 本發明揭示—種第二實體資訊獲取方法，其中在一原驅 動點驅動-控制線，俾在一任意驅動點與—連接到該原驅 動點的驅動單元之間造成在該控制線上的該任意驅動點的 負載電容與線電阻的乘積的最大值減小。藉由（根據該時間 常數）判定驅動該控制線的位置’即使在線電阻及負載電容 非-致分布的情形中亦可選擇—最適點以驅動該控制線。 本發明亦揭不-種包括-驅動控制單元的實體資訊獲取 裝置，該驅動控制單元在依上述方式判定的一最適點驅動 一控制線。 本發明亦揭示一種包括一驅動控制單元的半導體元件， 該驅動控制單元在依上述方式判定的一最適點驅動一控制 線。 【實施方式】 以下參至配合附圖的數個實施例詳細說明本發明。在 以下說明的數個實施例中，舉例來說，使用一 CMQS影像感 測裝置（其像素全由NM0S或PM0S元件所形成）以建構一 X-Y位址型的固態影像感測器。 請注意’該影像感測裝置未侷限於M〇s型影像感測裝 置’本實施例及以下說明的其他任何實施例可應用至任何 101826.doc -11 - 1280050 半導體元件，其包括對由外界入射的電磁波（如光或輻射） 敏感的一維或二維元件陣列。 «固態影像感測器的結構》 圖1說明一 CMOS固態影像感測器（CM〇s影像感測器），其 係根據本發明一實施例的半導體元件範例。此CMOS固態 影像感測器亦為一根據本發明一實施例的電子元件範例。

睛注意，圖1係一電路配置範例，但圖丨的目的並非用以 疋義各功能單70的位置，根據本實施例將驅動緩衝器（像素 驅動器）定位的方式稍後將詳細說明。

固悲影像感測器1具有一像素陣列部分，其中複數個像素 /口著列及行&置（以二維陣列方式），各像素包括一光電轉換 元件（如一光二極體，其為一電荷產生部分範例），用以輸出 -對應至人射光強纟的電子信E。電壓信號餘個別像素 輸出且i、應至^料處理單元’如以行平行方式設置的 CDS(相關聯雙取樣）單元及類比至數位轉換器（八沉）。 本文中，以行平行方式設置"暗示複數個cds單元及ADC 大體上平行α置在對應至個別垂直行的數個位置，垂直信 號線19係沿著該垂直行而延伸。該等⑽單元及A%可僅 設置在鄰接像素陣列部分1G的—側（其垂直於行，其在^ 中看去是下側）的—面積中，或其可設置在鄰接像素陣列部 ;分！〇的兩側的面積中，俾便—些⑽單元及鞭可設置在 α亥一面積中的者中(圖j中的下部面積），且將其餘CDS單 元及継設置在另一面積（圖1中的下部面積）。在後者例子 中，期望將該水平掃描單元（其執行列方向中的掃描（水平掃 101826.doc ⑧ -12- 1280050 描））分成兩部分，且將該兩部分設置在鄰接像素陣列部分1〇 的上及下側的兩個個別面積中，俾便該兩部分可獨立地操 作0

該行類型係一典型範例，其中CDS單元及ADC設置在一 影像感測部分的一面積中（稱為行面積），以行平行方式係在 對應至個別垂直行的位置，俾便經由此等CDS單元及ADC

將信號循序讀取到外部。設置CDS單元及ADC的方式並未 侷限於上述行類型使用的方式，可設置CDs單元及ADC， 々CDS單元及一 ADC指派給一預設數目（例如二）的鄰接 垂直信號線19(垂直行），或令一（：〇8單元及一 ADC指派給每 N個（正整數）垂直信號線丨9(垂直行）。 在上述配置中（除了行類型以外），複數個垂直信號線 19(垂直行）共享一CDS單元及一 ADC。為此目的，設置一選 擇開關，令供應自像素陣列部分1〇的複數個垂直信號線 19(垂直行）的像素信號由該選擇開關循序選取，且將選取的 像素信號供應到該一 CDS單元及_adc。依後續階段中執 的需要_記憶體以儲存該等輸出像素信號。 在任何情況中，使用一CDS單元及一ADC用於複數個垂 直信號線丨喉直行），及在數單元像素行巾讀取像素信號後 :個別像素信號上執行信號處理，可以較簡單形式建構各 早70像素(相較於在各單元像素中執行類似信號處理的情 况）’因此可增加—影像感測器的像素數、減小元件尺寸及 降低成本。 號處理器可同時處理 因為以行平行方式設置的複數個信 101826.doc -13- 1280050 一列的像素信號，因此，相較於若僅由設置在一輸出電路 中或設置在元件外面的一CDS單元及一 ADC連續地處理像 素信號所需的操作速度，可容許該等信號處理器以較低速 度操作。有利的是，該等信號處理器可以較低耗電及較窄 頻寬來操作，且該等信號處理器產生較少雜訊。相反地， 當容許相同耗電及相同頻寬時，可增加該感測器的整體操 作速度。 若為行類型，除了以低耗電、窄頻寬及低速操作得到的 低雜訊衡量的優點外，另一優點是不需要行選擇開關。在 以下說明的數個實施例中，除非特別說明，假定該影像感 測量屬行類型。 如圖1所示，根據本實施例的固態影像感測器1包括：一 像素陣列部分（影像感測部分）丨〇，一驅動控制單元7，一行 處理器26(包括一 CDS單元26a(位於鄰接像素陣列部分1〇的 下侧（如圖1中看去）的一面積中）及數個行開關（未顯示），及 一輸出電路28。 行處理器26作為一正常影像處理系統的主要部分，用以 執行根據像素陣列部分1 〇取得的一影像信號以產生一正常 影像的相關聯信號處理。 視需要，在CDS單元26a前或後的一級，可將具信號放大 能力的一AGC(自動增益控制）電路及/或一 AD(類比至數位） 轉換器設置在與行處理器26相同的半導體面積中。若AGC 電路位於CDS單元26a前面的該級，則該AGC電路屬類比 型。另一方面，當AGC電路位於CDS單元26a後面的該級 101826.doc -14- 1280050 時’則該AGC電路屬數位型。甚脸 一 ^ 右將η位7〇數位資料簡單放 大’則可能在半色調品質中發生劣化。為避免上述問題， 期望先放大-類比信號，接著將最終㈣轉換成數位形式。 驅動控制單元7具有-控制電路，用以從像素陣列部们〇 循序讀取-影像信號。較特定地，例如，㈣控制單元7 包括：-水平掃描電路（行掃描電路）12，用以控制一行位址 及行掃描；一垂直掃描電路（列掃描電路）14,用以控制一列 位址及列掃描；及一通訊/時序控制器2〇，其具有產一内部 時脈信號的能力。水平掃描電路12包括一水平驅動控制器 (水平讀取掃描電路），用以從行處理器％或一處理單元27 讀取影像資訊。 驅動控制單元7的上述元件在單晶矽或類似物的半導體 面積中形成，使用類似半導體積體電路製造中使用的技術 將該單晶矽與像素陣列部分10以積體形式合在一起，以便 得到一固態影像感測裝置（影像感測裝置），其係根據本發明 的^ 半導體系統範例。 在本發明的實施例中，垂直掃描電路14包括複數個垂直 知描電路（圖1所示範例中的一第一垂直掃描電路14a、一第 一垂直掃描電路14b及一第三垂直掃描電路14c)，用以藉由 從像素陣列部分1 〇的兩側或從像素陣列部分丨〇的一任意中 間位置驅動單元像素3，以循序選取像素陣列部分1 〇中的單 元像素3，且將自像素陣列部分1〇的各單元像素3讀取的影 像信號供應到行處理器26。 通常’第一垂直掃描電路14 a及第二垂直掃描電路i4b係 101826.doc -15- 1280050 用以從像素陣列部分10的左端或右端驅動控制線，及第三 垂直掃描電路14c係用以驅動一控制線上的一任意分割點。 為間化目的’雖然僅在圖1顯示一些列及行，但一實際的 固悲影像感測器包括大量的列及行，且在各列或行中有數 十至數千個單元像素3。各單元像素3包括一光二極體，以 作為一感光器（一電荷產生部分）及一像素放大器（其包括一 用於放大的半導體元件（例如，一電晶體））。 各早元像素3係經由一列控制線15而連接到垂直掃描電 路14以選取一列，及經由一垂直信號線19而連接到行處理 器26以輸出一正常影像。請注意，，，列控制線15"通常表示 從垂直掃描電路14延伸到該等像素的所有控制線。 通訊/時序控制器20控制輸出自複數個垂直掃描電路 14(14a、14b及14c)的驅動脈波的時序，令該等驅動脈波大 體上同時從個別垂直知描電路14的輸出端輸出到列控制線 15 〇 垂直掃描電路14(14a、14b及14c)及水平掃描電路12各具 有一解碼器，且回應供應自通訊/時序控制器2〇的一控制信 號CNl(CNla、CNlb或CNlc)或CN2而開始讀取待處理的像 素信號。因此，用以驅動單元像素3的多種不同驅動控制脈 波（如重設脈波RST、傳遞控制脈波τχ、一 drn控制脈波 DRN，及一垂直選取脈波SEL)係經由各列控制線15來傳送。 垂直掃描電路14(14a、14b及14c)及通訊/時序控制器2〇形 成一早元元件“號選擇控制器（垂直驅動控制器），其扑定待 處理的個別單元像素3的位置，且在該指定位置將來自該個 101826.doc -16 - 1280050 別早70像素3的像素信號讀取到行處理器26。 •—通訊/時序控制器2G包括（雖然未顯示）—功能區塊以作為 寺序產生器TG(其係一讀取位址控制器範例），其供應二 日夺脈信號或多種不同部分的操作中所需的時序脈波，：包 .肖—功能區域作為-通訊介面，其經由-端子5a接收—主 •日夺脈CLK〇，及經由一端子城收資料DATA(指日月-操作模 式等）’且輸出資料（包括固態影像感測器1的相關聯資訊）。 φ 例如 水平位址控制信號係供應到一水平解碼器，及 垂直位址控制信號係供應到一垂直解碼器，各解碼器根 據收到的水平或垂直位址控制信號而選取一列或一行。 ' 為達成自二維矩陣形式設置的單元像素3高速讀取影像 • 錢’想要掃描單元像素3，令單元像素3縣數單元列存 及獲取在行方向中自存取的單元像素3輸出的類比像素 信號，及接著在列方向中將獲取的類比像素信號輸出到外 部f路。不用上述方式中的掃描單元，一㈣單元像素3 φ 可藉由指定其位址而直接存取’用以從指定的單元像素3 讀取需要的資訊。 垂直掃描電路14供應一脈波以選取像素陣列部分1〇的一 • 列。較特定地，一第一垂直掃描電路14a、一第二垂直掃描 : 電路1413及一第三垂直掃描電路丨4〇各具有一垂直驅動電路 • 144,其包括一垂直解碼器（垂直位移暫存器）142以指定一列 (由該列讀取像素信號）的垂直位置，亦包括一驅動緩衝器 (像素驅動器）（未顯示）以緩衝自垂直解碼器142接收的信 號，且將一驅動控制脈波供應到一列控制線丨5(對應至垂直 101826.doc -17- 1280050 解碼器142指定的該列），以驅動該指定列上的單元像素]。 除了在信號讀取操作中選取一列外，垂直解碼器142亦用以 在電子擋板操作中選取一列。 水平掃描電路12與—低速時脈CLK2同步以循序選取行 處理器26的數個功能部分，且將輸出自行處理器^的數個 功能部分的信號供應到水平信號線（水平輸出線）18。水平掃 描電路12包括—水平解碼器122，其指定讀取—像素信號的

Y行在水平方向中的位置（即，指定行處理H 26中的-CDS 單元26a)，且亦包括—水平驅動電路124，其根據供應自水 平解碼器122的讀取位址，將行處理器％輸出的信號傳送到 水平信號線1 8。 若由行處理器26(更特別地，由個別CDS單元26a)將像素 =轉換絲位形式，所f的水平錢線丨㈣與行處理器 :=位元數n(正整數卜樣多。例如，當n=1。，則需要 10條水平信號線18。 在依上述方式建構的固態影像感測以中，自個別垂直行 ^的;70像素3輸出的影像信號係經由垂直信號線19供應 到行處理器26的CDS單元26a。 像影像產生/輸出系統中，來自像素陣列部分10的影 =號傳送到位於像素陣列部分1〇下侧（在圖^中的行 =器26。來自像素陣列部分1。的影像信號的此傳送中， 由垂直掃描電路14同時選 時並行地輸出個別垂直行的像;中:所有像素，且同 式中輸出像素信號。 素㈣。意即，在行平行模 101826.doc -18- 1280050 灯處理器26的CDS單元26a在經由垂直信號線！ 9輸入的 電壓形式f彡像信號上執行__CDS過程。較特定地，從—像 素信號Vsig(指明人射光強度）減去重設—像素後立即得到 的一信號位準（指明一雜訊位準），藉此移除一雜訊信號，如 來自該像素信號的固定圖案雜訊（FPN)或重設雜訊。 由行處理器26執行CDS過程後，最終的影像信號經由水 平選擇信號（供應自水平掃描電路12)驅動的一水平選擇開 關（行開關）傳送到水平信號線18，尚傳送到輸出電路M。^ 知上述在JL常模 < 中執行的過程(進一步詳細㉟明例如可 參看isSCC/2000/SESSION6/具内後式處理器之cm〇s影像 感測器/6.丨（2000 IEEE國際固態電路會議）），因此不再贅述。 以上述方式配置的固態影像感測器1中，個別像素由第一 垂直掃描電路14a、第二垂直掃描電路14b、第三垂直掃描 電路14e來驅動，俾便將個別垂直行中的像素輸出的影像信 號從像素陣列部分1G(其巾作為電荷產生部分的數個感光 器以矩陣陣列形式配置）逐列地供應到行處理器％，且以正 常訊框速率輸出到外部電路。 結果，從像素陣列部分10中之以矩陣陣列形式排列之各 自感光器（諸如光二極體光電轉換裝置）輸出的一組像素信 所組成的一影像訊框，係當做一影像信號從輸出電路“輸 出至外部電路100。 外部電路100包括一類比至數位（A/D)轉換S，用以將輸 出電路28輸出的類比影像信號SQ轉換成數位影像資料d〇， 亦包括一數位信號處理器（DSP)，用以在該A/D轉換器輸出 101826.doc -19- 1280050 的數位影像資料上執行數位信號處理。該數位信號處理器 在該影像資料域行分色，及在影像資料RGB上尚執行其 他信號處理，藉此產生影像資料咖，其代表待輸出至監 :器R(紅）、G(綠）AB(藍）色影像成分。該數位信號處理器 具有-功能區i鬼’用w壓縮待儲存在一儲存媒冑上的影 資料。 外部電路100亦包括一數位至類比（D/A)轉換器，用以將 該數位信號處理H輸出的數位影像資料轉換成—類比影像 信號。由該D/A轉換器輸出的影像信號係供應到一顯示裝 置’如-液晶監視器。使用者在觀看顯示裝置上顯示的影 像時可執行多種不同操作。 雖然在本實施财，固態影像感測H1(其係根據本發明 的實體資訊獲取裝置（廣義上））係藉由在單一電路板或單一 半導體基板上形成像素陣列部分10而實現，該像素陣列部 分係該影像感測器（一半導體元件範例）的主要部分，及該實 體資訊獲取裝置（狹義上）包括驅動控制單元7(其驅動像素 陣列部分10)，且亦包括行處理器26(其在像素陣列部分1〇 輸出的影像信號上執行信號處理），但固態影像感測器^亦 可以其他多種方式配置。例如，可分開地形成像素陣列部 分10及其他部分。在此例中，該實體資訊獲取裝置係使用 驅動控制單元7及行處理器26來配置。 «像素結構》 圖2說明一單7L像素3的結構範例，及圖丨所示固態影像感 測器丨中使用的驅動單元與像素電晶體的關係。在圖2所示 101826.doc -20- 1280050 範例中，像素陣列部分10中的各單元像素（像素單元）3的結 構類似於一般CMOS影像感測器者，且各單元像素3係以四 個電晶體來配置。請注意，單元像素3的配置未侷限於本文 利用的4電晶體配置，只要單元像素3的配置可形成一 cm〇s 影像感測器陣列，亦可利用其他配置，如日本專利號 2708455揭示的3電晶體配置。 至於像素中放大器，例如可使用一浮動擴散放大器。較 特定地，例如可使用一讀取選擇電晶體（其係連接到一電荷 產生部分的一電荷讀取部分（傳遞閘/讀取閘）範例）、一重設 電晶體（其係一重設閘範例）、一垂直選擇電晶體，及一放大 電晶體（以一源極追蹤器形式，其係一偵測元件範例，用以 侦測該浮動擴散層的電壓變化）來實現廣泛用於CM〇s感測 器的4電晶體配置。 例如，在圖2A所示的4電晶體配置中，形成單元像素3係 使用：一電荷產生部分32(用以將入射光轉換成一電荷且儲 存該最終電荷）、一讀取選擇電晶體（傳遞電晶體）34(其連接 到電荷產生部分32且為一電荷讀取元件（傳遞閘/讀取閘）範 例） 重叹電晶體3 6 (其係一重設閘範例）、一垂直選擇電 晶體40 ’及一放大電晶體42(以源極追蹤器形式，其係一債 測70件範例，用以偵測一浮動擴散層38的電壓變化）。 此單元像素3包括一影像信號產生部分5，其係以浮動擴 散層38(其係一電荷注入部分範例，具有一電荷累積功能） 形成的一浮動擴散放大器（FDA)形式。浮動擴散層3 8係具有 寄生電容的一擴散層。 101826.doc -21- 1280050 讀取選擇電晶體（第二傳遞元件）34係經由一傳遞線（讀取 選擇線TX)55由一傳遞驅動緩衝器250來驅動。重設電晶體 36係經由一重設線（RST)56由一重設驅動緩衝器252來驅 動。垂直選擇電晶體40係經由一垂直選擇線（SEL)52由一選 擇驅動缓衝器254來驅動。此等驅動緩衝器係由第一垂直掃 描電路14a或第二垂直掃描電路14b來獨立地驅動。 影像信號產生部分5中的重設電晶體36的源極係連接到 浮動擴散層38，及其汲極係連接到電源供應VDD。一重設 脈波RST係經由一重設驅動緩衝器而輸入到重設電晶體36 的閘極（重設閘RG)。重設電晶體36係用以重設輸出電路28 的電壓。 垂直選擇電晶體40的汲極係連接到放大電晶體42的源 極，其源極係連接到像素線5 1，及其閘極係連接到垂直選 擇線5 2。该連接未侷限於此範例，垂直選擇電晶體4 〇的電 極亦可以其他方式連接。例如，垂直選擇電晶體4〇的汲極 可連接到電源供應VDD，源極可連接到放大電晶體42的沒 極，及閘極可連接到垂直選擇線52。 垂直選擇彳§號SEL施至垂直選擇線52。放大電晶體42 的閘極係連接到浮動擴散層38，其汲極係連接到電源供應 VDD，及其汲極係經由垂直選擇電晶體4〇的汲極而連接到 像素線5 1且尚連接到垂直信號線19。 在此4電晶體配置中，因浮動擴散層38係連接到放大電晶 體42的閘極，因此放大電晶體42將對應至浮動擴散層刊的 電壓（以下稱為FD電壓）的一電壓信號經由像素線Η輪出到 101826.doc ③ -22- 1280050 垂直信號線53(19)。 重设電晶體36重設浮動擴散層38。讀取選擇電晶體（傳遞 電晶體）34將電荷產生部分32中產生的信號電荷傳遞到浮 動擴散層38。為在連接到垂直信號線19的許多像素中選取 一像素’將連接到一待選取像素的一垂直選擇電晶體4〇導 通’同時將其他垂直選擇電晶體40維持在截止狀態。結果， 選取的像素連接到垂直信號線19，且經由垂直信號線19輸 出該選取像素所輸出的一信號。 另一方面’若利用使用一電荷產生部分及三個電晶體的3 電晶體配置，則可減少單元像素3中的電晶體佔用的面積， 且因此可減少單元像素3的總尺寸（例如參看日本專利號 2708455) 〇 例如，如圖2B所示，在一 3電晶體配置中形成一單元像素 3 ’可使用·一電荷產生部分32(例如一光二極體），用以藉 由一光電轉換產生對應至入射光的一信號電荷；一連接到 一沒極線（DRN)的放大電晶體42,用以放大該信號電荷以對 應至電何產生部分3 2產生的信號電荷；及一重設電晶體 36 ’用以重設電荷產生部分32。一讀取選擇電晶體（傳遞 閘）34(其經由一傳遞線（TRF)55由一垂直掃描電路14來驅 動）设置在電荷產生部分32與放大電晶體42的閘極之間。 放大電晶體42的閘極及重設電晶體36的源極係經由讀取 選擇電晶體34而連接到電荷產生部分32，而重設電晶體％ 的汲極及放大電晶體4 2的汲極係連接到該汲極線。放大電 晶體42的源極係連接到垂直信號線53。 101826.doc -23· 1280050 項取選擇電晶體34係經由傳遞線55由傳遞驅動缓衝器 250來驅動。重設電晶體36係經由重設線56由重設驅動緩衝 器252來驅動。 傳遞驅動缓衝器2 5 0及重設驅動緩衝器2 5 2係以〇伏的參 考電壓與一電源供應電壓間的一電壓擺動來操作。因此， 在違像素中供應到瀆取選擇電晶體3 4的閘極的低位準電壓 等於0伏。 在具3電晶體配置的此單元像素3中，如同在具4電晶體配 置的單元像素3中，因浮動擴散層％係連接到放大電晶體42 的閘極，因此，從放大電晶體42輸出到垂直信號線53的一 信號具有一電壓，其對應至浮動擴散層38的電壓。 連接到重設電晶體36的重設線（RST)56在列方向中延 伸。汲極線（DRN)57係共用地連接到幾乎所有像素。汲極線 57係由一汲極驅動緩衝器（以下稱為DRN驅動緩衝器）24〇來 驅動。重設電晶體36係由重設驅動緩衝器252來驅動以控制 浮動擴散層38的電壓。 雖然在圖2B中，汲極線57係在列方向中分割，但一列中 的數個汲極線57實際上係共用地互相連接，俾便同時驅動 該列中的所有像素。電荷產生部分32(光電轉換元件）產生的 電荷信號係經由讀取選擇電晶體34而傳遞到浮動擴散厣 38。 3 在該3電晶體配置中，與該4電晶體配置不同的 干凡 像素3未具有與放大電晶體42串聯的垂直選擇電晶體仂。在 連接到垂直選擇53的許多像素中選取一像素並非藉由導通 101826.doc -24-

1280050 »亥選擇電晶體來執行，卻是藉由 通常是在低位準。若待選取像素_;壓升二=壓 像素輸出的信號供應到垂直信號線53 '然後， 任亥選取像素的fd電塵$丨兮 素同時執行此過程。低位準。對—列中的所有像 較特定地’將FD電壓控制如下：υ將一待選取列的印電 壓升到該高位準’將沒極線57升到該高位準以經由待選取 列中的重設電晶體36將該FD電壓升至該高位準；及2)藉由 將沒極線57降至該低位準而使該選取列的FD電壓回復_ 低位準’藉此經由該待選取列中的重設電晶體％將該FD電 壓降至該低位準。 在上述操作中，汲極驅動緩衝器24〇驅動汲極線Η時在汲 極驅動緩衝器240強加的負冑，變成大於傳遞驅動緩衝器 250驅動傳遞閘極線55(為另一驅動線）時在傳遞驅動緩衝器 250強加的負載，且大於重設驅動緩衝器252驅動重設閘極 線56時在重設驅動緩衝器252強加的負載，且因此依該線上 的位置而定的偏斜（作為該負載）變成大於在傳遞閘極線55 或重設閘極線56上的偏斜。 各電晶體34、36及40(其包含在單元像素3中）係經由驅動 控制線52、55、56及57由驅動緩衝器來驅動。 驅動控制脈波係利用連接到該驅動控制線的數個預設點 的驅動單元而傳送到該驅動控制線（如圖2B所示）。接著， 該等驅動控制脈波通過該驅動控制線而到達該等像素電晶 體（其連接到該驅動控制線上的數個任意點）。該驅動控制線 101826.doc •25· 1280050 整個係該驅動單元的驅動物件，因此該驅動控制線上的所 有點皆可為驅動點。 《改良方法的概念》 在本實施例中，藉由驅動像素陣列部分丨〇的各單元像素3 以項取-像素信號時’在—控制線（包含在像素面積ι〇的實 質有效面積中）的一特殊範圍中的一特殊點（或在複數個點） 驅動該控制線’其中為由—驅動緩衝器（驅動器單元）抑制該 偏斜而使在該驅動緩衝器上的像素強加的負載減少且成為 一致（減少該負載上的位置的依存性）。 為達成上述目的，該控制線係由在任意一分割點（更佳 地，在複數個分割點）的一驅動緩衝器（像素驅動器）來驅 動。視需要，亦在該控制線的—末端或兩末端驅動該控制 線。 為在一分割點驅動該控制線，一驅動緩衝器在該任意分 割點連接到該控制線，其在像素陣列部分1〇中延伸，且以 由控制線的一或兩末端點供應一驅動控制脈波的相同時 序，由該驅動緩衝器在該控制線之上供應一驅動控制脈 波。在該驅動控制線上的分割點（其連接到該驅動單元）為原 驅動點。 ，設置該控制線（沿著該控制線的偏斜待抑制）及該等驅動 缓衝器，以便使待抑制偏斜的有效範圍内的該驅動控制線 上的該分割點（原驅動點）與一任意驅動點間的負載電容及 線電阻的乘積的最大值，小於在先前技藝的驅動方法（一末 端驅動或兩末端驅動）上者，且較佳使一乘積的最大值為局 101826.doc -26 - 1280050 部最小值或大體上局部最小值。該技術細節將參照至特定 範例說明如下。 «第一實施例》 圖3說明根據本發明第一實施例的一方式，其中設置數個 驅動緩衝器，以便減少偏斜（以下該技術將稱為偏斜減少佈 局技術）。圖4說明一比較範例，其中在一末端執行驅動， 及圖5說明另一比較範例，其中在兩末端執行驅動。 當一垂直驅動電路144(即一驅動緩衝器BF)僅設置在像 素陣列部分10的一側時（如在圖4A所示的配置例子中），負 載隨著像素數目增加而增加以達成較高的解析度。負載的 增加造成位置接近該驅動緩衝器的一像素與位置遠離該驅 動緩衝器的一像素間的讀取時間差增加。此會難以正確地 讀取像素信號，且會造成遮光或雜訊。 若R表示總線電阻及c表示總寄生電容（如圖4B所示），則 由A式（1)表示在一末端執行驅動時用於距離該驅動點最遠 _ 的一點的時間常數Ta。 [公式1] xa= RC (1) , 遠的點”指一控制線上的一點’其與一原驅動點（一驅 : 冑緩衝器在該點連接到該控制線）的距離最大。當線電阻及 ' f載：容-致地分布時’該時間常數(線電阻父負載電容)在 X最遇點成為最大’且藉由適當地選取驅動該控制線的點 使該時間常數的最大值減至最小。 、咸幸工上述問題的一技術為（如圖5 A所示），將數個垂直驅 101826.doc -27- 1280050 動電路1 44(驅動緩衝器）設置在像素陣列部分1 〇的左側及右 側，且由像素陣列部分1 〇的兩側驅動連接到數個像素的一 控制線，藉此減少強加在各驅動緩衝器上的負載。 在此例中，如圖5Β所示，若R表示總線電阻及c表示總寄 生電谷’則在離兩驅動點（末端點）最遠的一點（在該控制線 的中央）的線電阻及寄生電容分別表示成R/2及c/2，因此由 公式（2)表示在兩末端驅動該控制線時在離該等驅動點最遠 的點的時間常數Tb。因此，理論上，該偏斜可減少到在一 末端驅動該控制線時發生者的1/4。 [公式2] xb= R/2xC/2= RC/4 ⑺ 然而，當在兩末端驅動該控制線時，位於該控制線中央 的的一像素係以一最大延遲來驅動（雖然該延遲小於在一 末端驅動該控制線時發生的延遲）。此為需要以較高速讀取 像素信號時待解決的一嚴重問題。

有鑑於上述問題，在第一實施例中（如圖3所示），不在兩 末端驅動該控制線，而在該控制線的：分割點驅動該控制 線’邊分割點距離將使偏斜最小化的範圍的較接近末端 該範圍總長度的1/4。以下，此驅動方法將稱為二分割點等 驅動方法。 〜在此驅動方法中，若尺表示總線電阻及C表示總寄生電 谷’則在離該等個別驅動點最遠的點此施 控制線的兩端及該控制線的中央)的線電一 及C/4表不，因此由公式（3)表示在，，二分割點等驅動 101826.doc -28- 1280050 方法”中在離該等驅動點最遠的點的時間常數π。由公式 (3)，可見到該時間常數為兩末端驅動方法者的1/4，且為一 末端驅動方法者的1/16。 [公式3] xc= R/4xC/4= RC/16 (3) 意即，當原驅動點係設定在與一線的較接近末端的距離 為該線總長度的1/4時，理論上的偏斜會減少到圖4所示一 末端驅動方法中者的1/16，且減少到圖5所示兩末端驅動方 法中者的1/4。 在數個分割點用以驅動該控制線的數個驅動緩衝器不必 然需要設置在垂直掃描電路14c内。較佳地，可將其設置在 垂直掃描電路14a及14b中的至少—者中，且將該等分割點 經由數條連接線（其與該金屬控制線平行朝該控制線的一 或兩末端延伸）而連接到個別的驅動緩衝線。 如此設置的原因是，當驅動一二維感測器（其包括在列方 向中延伸的複數條控制線），若驅動緩衝器設置在第三垂直 掃描電路14c(其位於鄰接像素陣列部分1〇的上半側的面積 中），則該等驅動緩衝器與該列的距離依該列而有所不同， 因此特性亦依該列而有所不同。意即，發生新的偏斜。另 一方面，若驅動緩衝器設置在垂直掃描電路14a及i4b中， 且該等驅動點係經由與該等控制線平行的數條連接線而連 接到個別的驅動緩衝器，則所有列具有相等特性。 圖6說明在節點b0&bl的模擬偏斜（其發生在原驅動點設 定在根據傳統技術的兩末端點時），及在節點⑼及。的模擬 101826.doc -29- 1280050 偏斜（其發生在原驅動點設定定在兩分割點時卜 在該模擬中，數個參數設定如下。 1) 總線電阻：R = 1.3 1ζ：Ω

2) 總寄生線電容：c = 1.5 pF 3) 驅動緩衝器大小：適當地設定成能驅動該線。 如圖6所見，節點⑽與!^間的偏斜為25〇ps，及節點⑼與 =間的偏斜為70 ps’其為節點⑽與^間者（當以〇5 Vdd測 量該偏斜時）的1/4。此表示，理論上，藉由利用該二分割點 聲 等驅動方法可減少該偏斜。 <<第二實施例》 圖7根據本發明一第二實施例說明一偏斜減少佈局技 術。在此第二實施例中，不使用該控制線的二末端作為原 驅動點，卻將原驅動點設定在該控制線的三個分割點，令 距離將抑制偏斜的範圍内的個別驅動點最遠的數點係大體 上相等地分布。以下，此驅動方法將稱為，，三分割點等驅動 方法"。 為設定三個原驅動點，令距離將抑制偏斜的範圍内的個 別原驅動點最遠的數點相等地分布，距離對應原驅動點最 -遠的各點間的距離設定成該控制線總長度的1/6(如圖7所 示）。 在此例中，若R表示總線電阻且c表示總寄生電容，則在 距離該等個別原驅動點最遠的數點的線電阻及寄生電容分 別以R/6及C/6表示，因此由公式（4)表示該，，三分割點等驅動 方法π中的時間常數Td。由公式（4)，可見到時間常數係兩 101826.doc 30· 1280050 末端驅動方法中者的1/9,且為一末端驅動方法中者的ι/36。 [公式4] xd=R/6xC/6=RC/36 ⑷ 意即，當利用"三分割點等驅動方法”時，理論上的偏斜 減少到圖4所示一末端驅動方法中者的1/36，且減少到圖$ 所示兩末端驅動方法中者的1/9。 如上述，在第一及第二實施例中，不使用該控制線的二 末端作為原驅動點，卻設定複數個原驅動點，令距離將抑 ►制偏斜的範圍内的個別原驅動點最遠的數點係相等地分 布。如在此二實施例所見到，分割點數目越增加，偏斜可 減少越多。 當僅在一分割點驅動該控制線時，偏斜成為等於該控制 線在其兩末端驅動時的偏斜。然而（甚至在此例中），該分割 點驅動方法的優點是，僅使用一驅動緩衝器亦可得到類似 在兩末端使用二驅動緩衝器驅動該控制線時發生的偏斜。 «第三實施例》 ► 圖8根據本發明一第三實施例說明一偏斜減少佈局技 術。在此第三實施例中，除了在該控制線上的三個原驅動 點外（其中一者位於與該控制線的一較接近末端的距離為 忒控制線總長度的1 /4的點，另一者位於該控制線的中央）， 原驅動點尚設定在該控制線的二個別末端點。以下，此驅 動方法將稱為”兩末端及三分割點等驅動方法”。 在此例中（如圖8所示），若R表示總線電阻且c表示總寄生 電容，則在距離該等個別原驅動點最遠的數點的線電阻及 101826.doc -31- 1280050 寄生電谷分別由R/8及C/8表示，因此由公式（5)表示”兩末端 及二分割點等驅動方法”中的時間常數。由公式（5)，可見到 時間常數係兩末端驅動方法中者的1/16，且為_末端驅動 方法中者的1/64。 [公式5] xe= R/8xC/8 = RC/64 (5) 意即’當利用，，兩末端及三分割點等驅動方法"時，理論 上的偏斜減少到圖4所示一末端驅動方法中者的1/64，且減 少到圖5所示兩末端驅動方法中者的1/16。與根據第二實施 例的二分割點等驅動方法”比較，可見到不僅在末端點亦 在數個分割點驅動該控制線，可減少一中央範圍中的延遲。 雖然在此第三實施例中，除了二原驅動點設定在該控制 線的二個別末端點外，原驅動點尚設定在該控制線上的三 個分割點（其中二者位於與該控制線的一較接近末端的距 離為忒控制線總長度的1/4的點，另一者位於該控制線的中 央）’在該控制線上作為原驅動點使用的分割點數目未侷限 於三個，原驅動點但可設定在一任意數目的分割點。 可依像素數目、所需反應速度、負載電阻、負載電容等 而定，以適當判定是否使用一或兩末端作為原驅動點，及/ 或使用多少分割點作為原驅動點。除了主控制線外，尚可 使用一或多條辅助控制線以驅動應以較少偏斜驅動的一範 圍中的像素。 田線電阻及負載電容係一致分布時，帛望設定原驅動 點，令距離將抑制偏斜的範圍内的個別原驅動點最遠的數 101826.doc ③ 1280050 點係相等地（對稱地）分布。 然而’原驅動點可設定成令最遠的數點不相等地分布。 甚至在此例中，若選擇該等原驅動點的位置令線電阻與線 電容的乘積（時間常數）用於所有最遠的點皆相等，則可達成 的偏斜減少類似於設定原驅動點令該等最遠數相等地分布 (參考稍後說明的一第四實施例）時達成者。 例如’當除了兩末端點外，-原驅動點亦設定在_分_ 點時，設定該分割點的位置，令該原驅動點與離該原驅動 點最遠的-點的距離為該控制線總長度的1/4。為此目的， 该分割點的位置設定成該控制線的中央。意即，準備兩條 控制線，其中-條連接到-線中的所有素，另一條僅連接 ^一中央範圍中的像素。僅連接到中央範圍中像素的控制 =具有小負載電容（其源自該等像素電晶體的電容）作為負 > 按』所有像素的控制線的驅動脈 波’她至此控制線的驅動脈波可較㈣地上升。該上 間:與在一控制線的兩末端點驅動該控制線的驅動緩衝器 所輸出的驅動脈波的上升時間一樣小。 不使用兩末端點及-或多個分割點作為原驅動點，可 ^用一末端點及一或多個分割點作為原驅動點。例如，, 僅使-末端點及-分割點作為原驅動點時，設㈣分^ 的位置，令該分割點與未選擇作為原驅動點的末端點間的 距離等於該控制線總長度的1 /3。 ” 、 «第四實施例》 圖9根據本發明一第四實施例說明-偏斜減少佈局技 101826.doc -33- 1280050 =在此第四實施例中’不使用該控制線的二末端作為原 ，動點，但在該控制線上的數個分割點設定原_，令 距離原驅動點最遠的數點係以不相等間距分布，且令: 阻與線電容的乘積（時間常數）用於所有最遠點皆㈣、，。以 下，此驅動方法將稱為"不相等驅動方法"。 及線電容係非—致地分布時，絲個驅動緩衝 。在數個位置俾使時間常數咖線電阻與線電容的乘 積得出）用於所有最遠點皆相等， 、 第三實施中的—者達成的偏斜減少。、这據第一至 例：，當原驅動點係設定在兩個不對稱點時，由公式⑹ 數:=何最遠點（在該點時間常數成為最大）的時間常 者的1/9 A式⑷’可見到時間常數讶係兩末端驅動方式中 者的 且為—末端驅動方式中者的1/36。 [公式6] ^16RC/(27x27)=i6RC/729 (6) 因此，若利用根據本發明第四實施例的"不相等驅動方法"， 理論上的偏斜可減少到圖4所示—末端驅動 ^ 16/729’且減少到圖5所示兩末端驅動方式中者的4/729。 制=在在t!明中’在將抑制偏斜的-範圍内的-控 驅動，r二任意分割點驅動(相較於在-分割點 於動m在複數個㈣點驅動） 圍中偏斜減少。 ,市彳彿针的瓌粍 在電阻及線電容係-致地分布時，及已知 …’用於驅動該控制線的驅動緩衝器數目時，若 101826.doc -34- 1280050

設定該等分割點的位置，令距離連接到該等驅動缓衝器的 個別原驅動點最遠的數點以一致間距定位在該控制線上， 則在該控制線上的一任意驅動點與將抑制偏斜的有效範圍 内的一驅動緩衝器之間，此配置使其線電阻與負載電容的 乘積的最大值減至最小。 當一控制線的線電阻及線電容係非一致地分布時，及已 知在數個分割點用於驅動該控制線的驅動緩衝器數目時， 若設定該等分割點的位置，令時間常數在距離連接到該等 驅動緩衝器的個別原驅動點最遠的任何點成為相等，則可 達成偏斜的最大改善。 在本發明中，因在一控制線上的一分割 ’和呢軔孩控制 線，因此藉由使用少量的驅動電路，即可在應抑制偏斜的 一範圍中減低偏斜。 若敎該分割點的位置，令該位置造成該時間常數（已知 為在該任意驅動點與驅動該原驅動點的一驅動單元 该控制線上的一任咅點j^兩 大值们， 的負載電容與線電阻的乘積)的最 大值減小’料在-最輕置㈣馳 線電容係非-致地分布時）。 1 更線電阻及 因此’本發明可減輕驅動容量的非 斜），當像素數目辦.加Di? ,v古、Λ ^战的問題（偏 a 5阿速驅動像素時該問題# A„ 重。因此’本發明可減少遮光及其他問題。續尤其嚴 使用CMOS轉相n作為本發_ (本發明應用到該範例 蚣體疋件範例 1置，像相機模組或相機。 實體-貝訊獲取 101826.doc -35 - 1280050 【圖式簡單說明】

圖1以方塊圖說明一 CM0S固態影像感測器（CM0S影像感 測器）’其係根據本發明一實施例的一半導體元件範例。 圖2(包括圖2A及圖2B)以圖說明圖1所示固態影像感測器 中使用的一單元像素的配置範例。 圖3根據本發明一第一實施例，以圖說明一偏斜減少佈局 技術。

圖4(包括圖4A及圖4B)以圖說明一比較範例，其中一控制 線僅在其一末端點驅動。 圖5(包括圖5A及圖5B)以圖說明一比較範例，其中一控制 線在其兩末端點驅動。 圖6以圖表說明根據一傳統技術將驅動點設定在兩末端 點時發生的模擬偏斜’及使用二分割點等驅動方法以驅動 一控制線時發生的模擬偏斜。 圖7根據本發明一第二實施例，以圖說明一偏斜減少佈局 技術。 σ

圖8根據本發明一第三實施例 技術。 以圖說明一偏斜減少佈局 技術。 圖9根據本發明一第四實施例 以圖說明一偏斜減少佈局 圖10以圖說明一樹狀結構佈局。 【主要元件符號說明】 3 固態影像感測器 單元像素 101826.doc 36- 1280050

5 影像信號產生部分 5a、 5b 端子 7 驅動控制單元 10 像素陣列部分 12 水平掃描電路 14、 14a、14b、14c 垂直掃描電路 15 列控制線 18 水平信號線 19、 53 垂直信號線 20 通訊/時序控制器 26 行處理器 26a 相關雙取樣（CDS)單元 27 處理單元 28 輸出電路 32 電荷產生部分 34 讀取選擇電晶體 36 重設電晶體 38 浮動擴散層 40 垂直選擇電晶體 42 放大電晶體 51 像素線 52 垂直選擇線 55 傳遞線 56 重設線 101826.doc -37- 1280050 57 汲極線 100 外部電路 122 水平解碼器 124 水平驅動電路 142a、142b、142c 垂直解碼器 144 > 144a、144b、144c 垂直驅動電路 240 汲極驅動緩衝器 250 傳遞驅動緩衝器 252 重設驅動緩衝器 254 選擇驅動緩衝器 101826.doc -38-

Claims (1)

12娜辱。5號專利申請案 中文申請專利範畴換本(95年11月) 十、申請專利範圍·· 1 · 種貫體資訊獲取方法，其係自半導體元件讀取單元組 件信號者，該半導體元件包括依一特殊順序設置之數個 單元組件，各單元組件具有一單元組件信號產生部分， 用以輪出一單元組件信號以指明在一實體數量中偵測之 變化，其中 在 &制線上之一分割點驅動该控制線，其用以驅動 數個單元組件以讀取來自該等個別單元組件之數個單元 組件信號。 2·如請求項1之實體資訊獲取方法，其中在該控制線上之複 數個为割點驅動該控制線。 月长員1之實體資訊獲取方法，其中尚在該控制線上之 有效範圍之一末端點驅動該控制線。 4.如請^項3之實體資訊獲取方法，其中尚在該控制線上之 有效範圍之兩末端點驅動該控制線。 • 5. 一種實體資訊獲取方法，其係自半導體元件讀取單元組 :信號者’該半導體元件包括依一特殊順序設置之數個 早兀、’且件’各早元組件具有一單元組件信號產生部分， 用以輸出-單元組件信號以指明在_實體數量中價測之 連動一控制線，俾在—任意驅動點與- 連原驅動點之驅動單元之間，造成在該控制線上 之U亥任思驅動點之自恭雷 貞載電I、線電阻之乘積之最大值減 小 0 101826-951107.doc

1280050 6.如請求項5之實體資訊獲取方法，其係自半導體元件 早凡組件信號者’其中該最大值小於僅在—末端^該 驅動控制線時之值。 如請求項5之實體資訊獲取方法，其係自半導體 單元組件信號者，其中該最大值小於僅在二末端驅3 驅動控制線時之值。 8· 一種實體資訊獲取|置，其係自半導體元件讀取單元組 虎者’該半導體元件包括依一特殊順序設置之數個 單7L組件’各單元組件具有—單元組件信號產生部分， 用以輸出—單70組件信號以指明在-實體數量t偵測之 變化，該實體資訊獲取裝置包括： 、 一驅動控制單元’其驅動一控制線以驅減個單元組 件，用以自該等個別單元組件讀取數個單元組件信號、， 俾便該控制線係在該控制線上之一 > 割點上驅動。 9·如請求項8之實體資訊獲取裝置，其中該驅動控制單元係 在該控制線上之複數個分割點驅動該控制線。 1 〇·如明求項8之實體資訊獲取裝置，其中該驅動控制單元尚 在β控制線上之有效mu之—末端點驅動該控制線。 11·如請求項1G之實體資訊獲取裝置，其中該驅動控制單元 尚在忒控制線上之有效範圍之兩末端點驅動該控制線。 12·如請求項8之實體資訊獲取裝置，尚包括該半導體元件。 13· —種自半導體元件讀取單元組件信號之實體資訊獲取裝 置，虡半導體元件包括依一特殊順序設置之數個單元組 件，各單元組件具有一單元組件信號產生部分，用以輸 101826-951107.doc ' 1280050

J 出一單元組件信號以指明在一實體數量中偵測之變化， 該裝置包括： 一驅動控制單元，其在一原驅動點驅動一控制線，俾 在任忍驅動點與一連接到該原驅動點之驅動單元之 間’造成在該控制線上之該任意驅動點之負載電容與線 電阻之乘積之最大值減小。 如4求項13之實體資訊獲取裝置，尚包括該半導體元件。 種半導體兀件，其包括依一特殊順序設置之數個單元 組件’各單元組件具有一單元組件信號產生部分，用以 輪出一單元組件信號以指明在一實體數量中偵測之變 化’該半導體元件包括： 控制線’其連接至位於—有效面積内之數個單元組 ，用以驅動該等單元組件以讀取來自該等個別單元組 件之單元組件信號；及 ' :連接線，經由該連接線在該控制線上之有效範圍内 分割點驅動該控制線。 16.=半=元件，其包括依—特殊順序設置之數個單元 輸出一。。早70組件具有一單元組件信號產生部分，用以 出早兀組件信號以指明在一實體數| Λ ^ 化，該半導體元件包括：f體數…測之變 -控制線，其連接至位於一有效面積内 件’用以酿勤兮望s - Z L 固單7G組 組 連接線，、經由該連接線在一原驅動點驅動該4 件之…動“早讀件以讀取來自該等個别單元 件之早兀組件信號；及 早兀 101826-951107.doc 1280050

線，俾在一任意驅動點與一連接到該原驅動點之驅動單 元之間，造成在該控制線上之該任意驅動點之負載電容 與線電阻之乘積之最大值減小。 101826-951107.doc 1280050 第094122005號專利申請案 中文圖式替換頁(95年9月）

101826.doc