JPH0783105B2 - 電荷転送素子 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電荷転送素子に関する。

（従来の技術） 小型軽量・低消費電力・高信頼性など多くの特長を有す
る電荷転送素子は、近年プロセス技術の発展にともない
急速な発展を遂げている。とりわけ、電荷結合素子（以
後、CCDと記す）を使った固体撮像素子は、解像度向上
のため多画素化される傾向にある。このため、CCD固体
撮像素子の水平レジスタは必然的に転送段数が多くな
り、また、より高速な駆動が必要とされる。

第３図に、従来の電荷転送素子を示す。ここで、30は転
送チャネル、14は出力アンプ、32,33はパルス駆動回
路、19はクロック発生器である。転送チャネル30は多数
の転送電極により覆われ、これらの転送電極は、駆動方
法に対応して幾つかの相に分割され、相ごとに別々のパ
ルス駆動回路32,33に接続されている。（例えば、二相
駆動の場合は、２つのパルス駆動回路を必要とする。）
ここで信号電荷は、CCD遅延線などの場合には電荷入力
部より、また、CCD固体撮像素子の場合には垂直レジス
タより転送チャネル30内のオンした相の転送電極下に転
送・蓄積される。次に、オンする相を隣の相にシフトさ
せると、信号電荷は隣りの転送電極下に移動する。この
ように、相単位でオンする転送電極をシフトさせること
で信号電荷は転送される。

（発明が解決しようとする問題点） 上述した電荷転送素子を高解像度CCD固体撮像素子に適
応させるために水平レジスタを高速転送させたところ、
再生画像の右側の解像度が低下し、正常な画像は得られ
なかった。

この転送効率劣化の原因を、第４図、第５図を使って説
明する。第４図は、第３図のの１つの相の等価回路であ
る。同図に於いて、40〜42はポリシリコンで形成された
転送電極抵抗を示し、43〜45はMOSキャパシタを示す。
パルス駆動回路32は、アルミ配線46、ポリシリ転送電極
抵抗40〜42を介してMOSキャパシタ43〜45と接続されて
いる。高解像度CCD固体撮像素子のように多画素化され
たために水平レジスタの転送段数が増えると、接続され
る転送電極も増え、MOSキャパシタ43〜45の総和として
表わされる負荷容量も大きくなる。

さらに、高解像度CCD固体撮像素子は、水平レジスタを
高速転送させる必要がある。

従って、第５図に示すように、パルス駆動回路32によっ
て立ち上がり、立ち上がりが急峻なパルス50を発生させ
ても各MOSキャパシタに印加される電圧波形51は立ち上
がり、立ち上がりともに緩慢になってしまう。これは負
荷容量が大きいために充・放電の時定数が長くなるため
である。この結果、各転送電極下には信号電荷の取り残
しが発生し、転送効率が劣化する。

上述したように、従来の技術では、負荷容量が増加し、
かつ高速駆動されると、MOSキャパシタに印加されるパ
ルス波形が緩慢となり転送効率の劣化が発生していた。
本発明は、この問題点を改善したもので、その目的とす
るところは、負荷容量の大きい高速転送に於いても転送
効率の良い新しい電荷転送素子を提供することにある。

（問題点を解決するための手段） 本発明によれば、半導体基板上に形成された電荷転送チ
ャネルと該電荷転送チャネルを覆う転送電極とで構成さ
れた電荷転送素子に於いて、前記転送電極が各相毎に複
数の転送電極群に分割され、該転送電極群のおのおの
が、それぞれ異なったパルス駆動回路で駆動されること
を特徴とする電荷転送素子が得られる。

（作用） 各相毎に複数の転送電極群に分割することによりパルス
駆動回路１個当りの負荷容量が軽減されるため、同一構
成のパルス駆動回路を用いても高速転送が可能となる。

（実施例） 本発明の第１の実施例を第１図に示す。同図に於いて10
〜13は転送チャネルを覆い、かつ複数領域に分割された
転送電極群、14は出力アンプ、15〜18はパルス駆動回
路、19はクロック発生器を示す。ここでパルス駆動回路
15〜18では第６図の60に示すような立ち上がり及び立ち
上がりともに急峻なパルスを発生している。そして、こ
れらのパルスは、転送電極群10〜13に印加される。この
ように、転送電極群を複数領域に分割すると、単一のパ
ルス駆動回路を用いるのに比べ、パルス駆動回路１個当
りの負荷容量は軽減される。よって、各MOSキャパシタ
に印加される電圧波形も61のように立ち上がり、立ち上
がりの早いものとなり、良好な転送効率が得られる。

第２図は本発明の第２の実施例であり、高解像度CCD固
体撮像素子の駆動に適した例である。ここで転送チャネ
ルは２つの転送電極群21,22に分割されている。また、
水平レジスタ20に於ける信号電荷の転送は、２相駆動
（Φ_H1とΦ_H2の２相）で行なわれる。同図に於いて、24
は第１転送電極群21のΦ_H1パルス駆動回路、25は第１転
送電極群21のΦ_H2パルス駆動回路、26は第２転送電極群
22のΦ_H1パルス駆動回路、27は第２転送電極群、22はΦ
_H2パルス駆動回路、28と29はインバータ、19はクロック
発生器である。撮像領域に於いてフォトダイオードで光
電変換された信号電荷は、垂直レジスタを介して水平レ
ジスタに転送・蓄積される。その後、信号電荷は水平レ
ジスタを転送されるが、その際第１転送電極群21に於け
る駆動は24,25のパルス駆動回路が受け持ち、第２転送
電極群22に於ける駆動回路は26,27のパルス駆動回路が
受け持つ。従って、この場合、パルス駆動回路１個当り
の負荷容量は、転送チャネルを２つの転送電極群に分割
しない場合に比べ、1/2に軽減され第１の実施例と同様
高速化のために61のように立ち上がり、立ち上がりの急
峻なパルスを印加しても、各MOSキャパシタに印加され
る電圧波形は62のように立ち上がり、立ち上がりともに
早いものが得られ良好な転送効率が得られる。従って、
この素子を用いるによって得られた画像では、従来の素
子で見られた再生画像右側の解像度劣化は生じない。

（発明の効果） 以上述べたように、本発明による電荷転送素子では信号
電荷の転送を、複数のパルス駆動回路を用いて行ってい
るので転送段数の増加、高速化による転送効率の劣化が
防止できる。

なお、第２の実施例では４個のパルス駆動回路で１個の
水平レジスタを駆動させているが、さらに多くのパルス
駆動回路で駆動した方が、より良い転送効率を得るため
には、有効である。また、本発明はCCD固体撮像素子に
限らずCCDアナログ遅延線、CCDフィールドメモリ等の駆
動にも応用可能である。さらにパルス駆動回路は、オン
チップ化されていても、外付であっても、どちらでも良
い。

【図面の簡単な説明】

第１図は本発明による第１の実施例を示す図、第２図は
本発明による第２の実施例を示す図、第３図は従来の電
荷転送素子を示す図、第４図は第３図の１つの相に於け
る等価回路図、第５図は従来の電荷転送素子に於ける駆
動パルス波形図、第６図は本発明の電荷転送素子に於け
る駆動パルス波形図である。 10〜13:分割された転送電極群、14:出力アンプ、 15〜18,24〜27,32,33:パルス駆動回路、 19:クロック発生器、20:水平レジスタ、 21:第１転送電極群、22:第２転送電極群、 28〜29:インバータ、30:転送チャネル、 40〜42:ポリシリ転送電極抵抗、 43〜45:MOSキャパシタ、 46:アルミ配線

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成された電荷転送チャネ
   ルと該電荷転送チャネルを覆う転送電極とで構成された
   電荷転送素子に於いて、前記転送電極が各相毎に複数の
   転送電極群に分割され、該転送電極群のおのおのが、そ
   れぞれ異なったパルス駆動回路で駆動されることを特徴
   とする電荷転送素子。