TWI279691B

TWI279691B - Apparatus and method for controlling resource transfers in a logically partitioned computer system

Info

Publication number: TWI279691B
Application number: TW093105285A
Authority: TW
Inventors: Troy David Armstrong; William Joseph Armstrong; Curtis Shannon Eide; Gregory Michael Nordstrom
Original assignee: Ibm
Priority date: 2003-03-13
Filing date: 2004-03-01
Publication date: 2007-04-21
Also published as: KR20050112524A; KR100843490B1; CN1723440A; US20040181625A1; TW200508892A; WO2004081699A2; WO2004081699A3; EP1604279A2; US7073002B2; JP2006521609A; CA2515450A1; CA2515450C; US7676618B2; US20060168381A1; MXPA05009632A; CN100388208C; US7464209B2; BRPI0408310A; US20080189460A1

Description

1279691 五、發明說明（1) 一、【發明所屬之技術領域】本發明基本上係關於資料處理，更具體地係關於電腦系統中共享資源的配置。二、【先前技術】自從電腦時代開始，電腦系統已演化成可有許多不同設定之極度複雜的裝置。電腦系統一般包含硬體（例如半導體、電路板等等）以及軟體（例如電腦程式）的組合。當半導體處理與電腦架構的進步將電腦硬體效能推向更高時，進化出更精密複雜的電腦軟體以利用更高的硬體效能，使今日的電腦系統比僅僅幾年之前要來得更加強大許多〇一個特定的電腦系統上，硬體和軟體的組合定義出一電腦作業環境。不同的硬體平台及不同的作業系統因而提供不同的電腦作業環境。近年來，工程師已認知到透過將電腦系統資源作邏輯分割（p a r t i t i 〇 n i n g)給不同的計算環境，可以在同一實體電腦系統上提供不同的計算環境。由IBM開發之iSeries電腦系統就是一支援邏輯分割之電腦系統的例子。在iSeries電腦系統上，當需要邏輯分割區時，資源及分割區管理器碼（在i Ser i es術語中稱之為「超管理器（hypervisor)」）被會被安裝，使在同一平台上得以定義不同的計算環境。一旦資源及分割區管理器安裝後，即可建立定義不同計算環境的邏輯分割區。資源

4IBM04010TW.ptd 第9頁 1279691 五、發明說明（2) 及分割區管理器管理複數個邏輯分割區，在維護由邏輯分割區所定義之獨立計算環境時，確保它們可分享電腦系統中所需資源。含有多個邏輯分割區的電腦系統一般在邏輯分割區之間共享資源。例如，具有兩個邏輯分割區的一個電腦系統可定義成配置50% CPU給每個分割區、配置33%的記憶體給第一分割區以及6 7 %的記憶體給第二分割區、並且配置兩個不同的輸入/輸出插槽（I/O slot)給這兩個邏輯分割區，每分割區各一。一旦定義好邏輯分割區並配置共享資源給這些邏輯分割區後，各個邏輯分割區即運作為一獨立的電腦系統。因而，在上述具有雙邏輯分割區之單一電腦系統的例子中，兩個邏輯分割區對所有實用目的而言都被視為兩台分開獨立的電腦系統。邏分的輯知邏已一，第時若源，資如體例項。移題轉問 ΠΓΖ7 參一一間¾ 之一區生割發分會輯統邏系在腦要電需區舍田¾口分輯第移到區移割轉分被輯要邏需一槽第插從 }須連必互先件首元槽邊_ 週C P /ί\ I此 C Ρ ，個區一割的分中輯區邏割二習然在〇 ) 區後割除分移輯區邏割二分第輯給邏置一配第被從能旦才一## dmc-m 指插 I I c C p P 此此著意接注除而輯奪Η在爭C，時Π6料同資合曰^ 倉丁置J 可&害 i S > J£被 U #曹輯分Μ邏輯clil 邏PC前個當著兩，含中外包術.此還技。能知權可制它控，的時槽區插割 n C分可這下況情些某

4IBM04010TW.ptd 第10頁 1279691 五、發明說明（3) 能造成損害。此外，PC I插槽可能設置成適合第一邏輯分割區的特定狀態，而這不一定適合第二邏輯分割區。若沒有一種方法可在邏輯分割區電腦系統中動態轉移輸入/輸出資源同時避免已知技術的缺點，電腦工業在邏輯分割區電腦系統中輸入/輸出資源轉移上將繼續忍受潛在性不穩定且無效的機制與方法。三、【發明内容】一種包含一鎖定（1 ock)機制之資源及分割區管理器，用於複數個鎖以控制存取個別硬體資源。當轉移此硬體資源的控制權至一電源正開啟的邏輯分割區時，以及當自正關機的一邏輯分割區移除此硬體資源時，此資源及分割區管理器使用此鎖定機制於一硬體資源取得一鎖。此資源及分割區管理器使用此鎖機制，自一運作中的邏輯分割區移除一硬體資源的控制權，或歸還控制至一硬體資源的控制權，以利位於其硬體資源或包含於實體封裝之硬體服務作業。本較佳實施例亦包含，當控制硬體資源自一邏輯分割區被移除時，釋放配置給一硬體資源的系統資源及地址連結的方法，以及當一硬體資源的控制權被轉移至一邏輯分割區時，配置以及初始化系統資源的方法。再者，本較佳實施例包含此鎖以及其相關機制自邏輯分割區轉移硬體資源至資源及分割管理器，及轉回邏輯分割區的使用，其目的在操作一硬體資源之硬體服務作業、或一包含這些硬體資源的實體封裝元件。

4IBM04010TW.ptd 第11頁 1279691 五、發明說明（4) 本較佳實施例十分適合用於具有邏輯分割區之電腦系統上，來控制輸入/輸出插槽的存取。然而，要注意的是，本發明亦可用於控制對其他硬體資源的存取，例如輸入/輸出匯流排、輸入/輸出通訊通道、虛擬輸入/輸出插槽或裝置、中央處理單元（CPU)、以及記憶體。從以下對本發明較佳實施例更明確的描述中，如隨附之圖式中所介紹，本發明之前述及其他特徵與優點將顯而易見。四、【實施方式】根據本發明之較佳實施例，具有邏輯分割區之電腦系統上的硬體資源，例如，輸入/輸出插槽，可被配置至一邏輯分割區以及自一邏輯分割區移除。這允許硬體資源於一邏輯分割區之電腦系統中轉移。鎖被定義以對應每一硬體資源。為了取得存取一硬體資源，一邏輯分割區一定要取得對應於其硬體資源之鎖的所有權。當硬體資源自一邏輯分割區移除時，一電源開啟/電源關閉機制確保硬體資源處於電源關閉狀態，並且當硬體資源被配置至一邏輯分割區時，確保硬體資源處於電源開啟狀態。如此，便能確保各個邏輯分割區見到的是處於電源開啟重置狀態的硬體資源。就輸入/輸出插槽的特定例子而言，電源開啟/電源關閉機制藉由將置於輸入/輸出插槽中的配接器於電源

4IBM04010TW.ptd 第12頁 1279691 五、發明說明（5) 開啟重置狀態（透過將適當的值寫入配接器或透過含有配接器之輸入/輸出插槽作實體上的電力切換），以在配置輸入/輸出插槽給一不同之邏輯分割區時，確保插在插槽中的輸入/輸出配接器其資料及組態資訊已被清除。另外，為了在硬體資源或包含硬體資源之實體封裝的元件上執行硬體服務動作，硬體資源可能暫時從其邏輯分割區轉移到資源及分割區管理器。當硬體服務完成時，此硬體資源被轉移回到其邏輯分割區。注意在說明書及申請專利範圍中所用之術語「硬體資源」，係表示在電腦系統中任何可獨立配置給一邏輯分割區的完整或部份之硬體。硬體資源的例子包含：實體輸入 /輸出插槽、實體封裝中的一組輸入/輸出插槽、處理器之一部份、以及記憶體的一部份等等。此中所提出之較佳實施例係利用輸入/輸出插槽之典型範例，作為可獨立配置給邏輯分割區的硬體資源。然而要注意的是，任何可獨立地配置給一邏輯分割區之硬體或硬體的一部份，都屬於此中使用之術語「硬體資源」的範圍中。參考圖1，電腦系統1 0 0係為一改良式I B M e S e r v e r iSeries電腦系統，並代表依據較佳實施例且支援邏輯分割區及資源配置的一種合適的電腦系統類型。熟此技藝者應瞭解本發明之機制與裝置可同樣地應用於任何支援邏輯分割區之電腦系統。如圖1所示，電腦系統1 0 0包含連接至

4IBM04010TW.ptd 第13頁 1279691 五、發明說明（6) 一主記憶體1 9 "〇、-顯示介= ; 110、-大量儲存介面入/輸出插槽180。這些統_ t面150、以及複數個輸連接。大量儲存介面用來”統匯流排160互相存取儲存裝置，大里儲存裝置（例如直接直接存取儲系、统1〇〇。其中—種典型的 R…95讀取存資^置夂=?機，可從可覆寫光碟⑽ “〇、以及網：：二二，儲/子介面130、顯示介面 180麵合的配接器上。Λ "、了只作在與輸入/輸出插槽主記憶體12〇包含一資源及分割區管理器丨一輸出插槽鎖定機制1 22、一電泝η啟严、盾明輸 1 ?4、以乃_、显沾γ… ，原開啟/电源關閉插槽機制 1以及Ν個邏輯分割區125，即如圖丨所示之邏輯分割區 125A到125N。較佳情形下，資源及分割區管理器i2i建立這N個邏輯分割區125。各個邏輯分割區較佳係包含一對應的作業系統126，如圖1所示之作業系統126人到i26n。輸入/輸出插槽鎖定機制！ 2 2以定義複數個插槽鎖 123,每一個插槽鎖123較佳係對應於一個輸入/輸出插槽 180’來管理對這些輸入/輪出插槽ι8〇的存取。當需要配置一輸入/輸出插槽給一邏輯分割區時，資源及分割區管理器會檢查對應的插槽鎖，看此輸入/輸出插槽是否可用。若對應的插槽鎖是由一不同的邏輯分割區所持有，則此輸入/輸出插槽則由邏輯分割區所控制。若對應的插槽

1279691 五、發明說明（7) 鎖尚未被分派，或是由資源及分割區管理器持有，則此輸入/輸出插槽可由資源及分割區管理器控制，設定對應的插槽鎖並將輸入/輸出插槽配置給提出要求之邏輯分割區。以此方式，插槽鎖1 2 3有效地作用為旗號 (semaphore)，以指明對應的輸入/輸出插槽是否可用。電源開啟/電源關閉插槽機制1 2 4被用來確保當輸入 /輸出插槽從一邏輯分割區移除之前，此插槽的電源已切斷；並且確保當插槽被配置給一邏輯分割區時，此插槽的電源已開啟。在習知技術中，可從一邏輯分割區移除一輸入/輸出插槽並將之配置給另一不同的邏輯分割區。然而，執行此項配置會導致兩個可能的問題。第一個問題是資料完整性的問題。當輸入/輸出插槽被重新指定給一不同的邏輯分割區時，執行於第一邏輯分割區之一程序上的資料可能會被保留在插置於輸入/輸出插槽上之輸入/輸出配接器中。理論上，一位具有足夠技巧的駭客能夠侵入第二邏輯分割區取得這些資料，如此可能危害第一邏輯分割區的資料。第兩個問題為接收輸入/輸出插槽之新邏輯分割區並不知道此輸入/輸出插槽目前的組態。事實上，由於邏輯分割區各自運作成不同的電腦系統，當一輸入/ 輸出配接器被配置給一邏輯分割區時，此邏輯分割區會自動假設此輸入/輸出配接器是在電源開啟重置狀態。在無邏輯分割區的電腦系統上這當然是個合理的假設。若要在

4IBM04010TW.ptd 第15頁 1279691 -------------- 五、發明說明（8) =個不同的電腦系統間實體轉移一輸入/輸出配接器時，會從第一電腦系統拔出輸入/輸出配接器並將之插入第二電腦系統。其結果為在電腦系統之間轉移時，輸入/輸出配接器上的電力被切換（cycled)，因而清除其資料並將輪入/輪出配接器置於電源開啟重置狀態。當接受輸入/ 輪出配接器的第二電腦系統開始啟動時，此電腦系統知道，入/輸出配接器是處於電源開啟重置狀態。然而，在邏，分割區電腦系統的情況下，此假設並不成立。相反地， 1 ^技術容許在未執行任何電源關閉或電源開啟切換就在 :J區之間轉移輸入/輸出資源，因而造成前述之兩個問 $ =發生。當插槽從一邏輯分割區移除並配置給一不同的邏輯分割區時’電源開啟/電源關閉插槽機制1 2 4透過確呆插槽的電源母次都會切換，並且其中斷之動作可能只影響到該輸入/輸出插槽，而不影響到分享同一實體封裝的 /、他插槽’從而解決了此問題。如此一來，當每個邏輯分剎區開始啟動時，或當一作用中的邏輯分割區接收一輸入 /輪出配接器的控制權時，此邏輯分割區可正確地假設輸入/輸出配接器是處於電源開啟重置狀態。作業糸統1 2 6為一多工作業系統，例如q s / 4 〇〇、a I X或 L 1 nux ;然而，熟此技藝者會瞭解本發明的精神與範圍並不限於任一作業系統。任何適當的作業系統皆可使用。作，系統1 26係一先進複雜的程式，包含管理電腦系統丨〇〇之貢源的低階程式碼。這些資源例如處理器1丨〇、主記憶體

4IBM04010TW.ptd 第16頁 1279691 五、發明說明（9) 120、大量儲存介面130、顯示介面140、網路介面150、系統匯流排1 6 0、以及輸入/輸出插槽1 8 0。在各個分割區中的作業系統1 2 6可以和其他分割區中的作業系統一樣，或者可以是完全不同的作業系統。因此，一分割區可執行 OS/40 0作業系統，而一不同的分割區可執行OS/40 0的另一實例（instance)，可能是一不同的版次，或具有不同的環境設定（例如不同時區）。邏輯分割區中之作業系統甚至可以不是OS/40 0，只要它和硬體相容（例如AIX或 L i nux)。依此方式，邏輯分割區可在相同的實體電腦系統上提供完全不同的計算環境。如圖1所示，分割區125A-125N常駐於主記憶體120 中。然而，熟此技藝者會看出一分割區係包含記憶體以外其他資源的邏輯性建構。邏輯分割區一般佔據記憶體的一部份，並分配處理器容量以及其他系統資源，例如輸入/ 輸出插槽180。因此，一分割區可定義成包含兩個處理器與記憶體1 2 0的一部份，以及一或多個輸入/輸出處理器來提供大量儲存介面130、顯示介面140、網路介面150、或插在輸入/輸出插槽180中之輸入/輸出裝置之介面。另一分割區則可定義成包含另外三個處理器、記憶體1 2 0 另一不同部份，以及一或多個輸入/輸出處理器。如圖1 所示之分割區象徵性地代表邏輯分割區，其包含電腦系統 1 0 0中記憶體1 2 0之外的系統資源。此外要注意資源及分割區管理器1 2 1、輸入/輸出插槽鎖定機制1 2 2以及電源開啟

4IBM04010TW.ptd 第17頁 1279691 五、發明說明（10) /電源關閉插槽機制1 2 4隶好常駐於與這些分判區分開的記憶體及硬體中，並且對分割區而言是無法直接使用的服務和機制。另外可行的辦法為，輸入/輸出插槽鎖定機制 1 2 2及電源開啟/電源關閉插槽機制！ 2 4可常駐於電腦系統 1 0 0中任何定義好的分割區，或甚至常駐於透過網路丨7〇和電腦系統1 0 0連接的電腦系統1 7 5上。電腦系統1 0 0利用熟知的虛擬位址機制，其容許電腦系統100的程式運作得好像它們只存取大量、單一的儲存實體一樣，而不是存取多個、較小的儲存實體，例如主記憶體120及直接存取儲存（DASD)裝置155。因此，雖然圖示中資源及分割區管理器121和分割區125A_125N常駐於主記憶體1 20中，熟此技藝者會明白這些項目並不一定要全部同時完全地包含於主記憶體丨20之中。另外應注意的是此中使用術語「記憶體」來泛指電腦系統丨〇〇的全部虛擬記憶體。處理器110可由一或多個微處理器及/或積體電路建構而成。處理器110執行儲存於主記憶體12〇的程式指令。主記憶體120存放處理器110可能會存取的程式與資料。當電腦系統1 00啟動時，處理器i i 0起初執行程式指令以安^】源及分割區管理器1 2 1，其將邏輯分割區中之作業系統初、始化。

4IBM04010TW.ptd 第18頁 1279691 五、發明說明（11) 雖然圖示中電腦系統i 00只包含單一系統匯流排，熟此，藝者會瞭解本發明可利用具有多匯流排的電腦系統加以實作。此外’用於較佳實施例之每個輸入/輸出介面，可包含獨立的完全程式化微處理器，其用來從處理器1工〇卸載（off-load)計算密集的處理，如同在iSeries輸入/輸出處理器一樣’或可能是基本工業標準輸入/輸出配接器 (I0A) 〇顯示介面1 4 0用於將一或多個顯示器1 6 5直接連接到電腦系統1 00。這些顯示器丨65，可能為非智慧型終端機（即。亞終端機）或完全可程式工作站，係用來讓系統管理者及使用者得以利用電腦系統1 〇〇互相溝通。然而，要注意雖然提供顯不介面1 4 〇以支援與一或多個顯示器1 6 5的溝通，但電腦系統1 〇〇並不一定需要顯示器16 5，因為與使用者及其他程序所需之所有互動可能是透過網路介面15〇來達成的。網路介面1 5 0用於將其他電腦系統及/或工作站（例如，1之1 7 5)，透過網路1 7 〇連接至電腦系統1 〇〇。不論電腦系統1 0 0是如何連接到其他電腦系統及/或工作站，無論_ 路連接1 7 0是否是由當代的類比及/或數位技術或由未來的網路機制所製作，本發明皆同樣地適用。此外，許多不同 2網路協定可被用來實作一網路。這些通訊協定是使電腦此跨越網路170來互相溝通的特殊電腦程式。TCp/IP (傳

1279691

即為適合的網路協定的一個五、發明說明（12) 輸控制協定/網際網路協定）例子。此處，繼續就一全藝者會瞭解行分配，而介的特定形介的例子包類的可錄型型媒體。要注意很重功能電腦系本發明可以且不論電腦式為何，本含：如軟碟媒體、以及要的一點，統的情況下各種不同的用來實際發發明同樣適和可覆寫光如數位和類雖然本文已描述本發明形式作為一行之可讀取用。合適之碟（例如圖比通訊連結經並且將會 ’但熟此技程式產品發訊號負載媒信號負載媒 1之195)之之類的傳輸圖1顯示一個示範的電腦系統，其說明根據較佳實施例之~硬體與軟體二者的一些明顯特色。現在我們以圖、2及圖3說明更加詳細的實施方式。圖2為一電腦系統的硬體圖’其支援根據較佳實施例之邏輯分割區與輸入/輸出資源配置。一實體封裝（61^1〇3111^)21〇包含透過系統匯流排 1 60連接耦合在一起的一或多個中央處理單元i丨〇與記憶體 1 2 〇 ° 一第二封裝2 2 0為一包含連接至匯流排2 1 2之複數個輸入=輪出元件之封裝，此匯流排212與系統匯流排16〇耦合。對於此特定例子，我們假設包含在封裝2 2 〇中之輸入 ^輸出元件為PCI元件。PCI主機橋接器23 〇與匯流排212柄合’亚提供一介面以連至多個pci至pCI橋接器24〇。圖2 中’有兩個PCI主機橋接器2 3 0A及2 3 0B。PCI主機橋接器

4IBM04010TW.ptd 第20頁 1279691 五、發明說明（13) ---- 23 0A提供一介面以連至四個pci至ρπ橋接器24〇a —24〇卜而PC I主機橋接器23 OB提供一介面以連至四個pCI至pCI橋接器240E — 240H。每個PCI至PCI橋接器240連接至一個單一的PC 1配接器插槽25〇。因此，PCI至PCI橋接器240A與一對應的pci配接器插槽25 0蝴合；pc^ pci橋接器24〇B與一對應的P C I配接裔插槽2 5 0 B麵合，如此類推直到p c I至p c I 橋接器24 0H與一對應的PCI配接器插槽25〇H搞合。母個PCI主機橋接器23 0透過主PCI匯流排2 6 0連接至 PCI至PCI橋接器24 0。圖2顯示兩個主pci匯流排26 0A與 2 6 0B。PCI至PCI橋接器240透過次PCI匯流排2 70依序地連接至PC I配接器插槽2 5 0。圖2顯示/說明八個次pc I匯流排 2 70 ’即與它們對應之pci配接器插槽25〇 A-2 5 〇_耦合的 2 70 A-2 7 OH。PCI配接器插槽25 0可以是容納pci配接卡的連凄器’或是直接内嵌於電子基板上的PC I配接器晶片，基板上包含對應的PCI至PCI橋接器240或PCI主機橋接器 2 3 0。邏輯分割區作業糸統將c P U位址與P C I配接器記憶體「連結（b i n d )」’以完成從C P U到配接器的記憶體對映輸入/輸出（memory-mapped I/O)，並且將記憶體位址與配接裔連結’以使配接裔得以就對映的記憶體位址執行直接記憶體存取（DMA)的動作。在較佳實施例中’介於PCI主機橋接器2 3 0及PCI配接器插槽2 5 0之間的PCI至PCI橋接器240，其存在提供在pc j

4IBM04010TW.ptd 第21頁 1279691 配接器插槽25 0中個別的PC丨配接器以及pci主機橋接、器 2 3 0、CPU 110、和記憶體12〇之間的訊號與配接器連结隔離。此隔離讓各個PCI配接器插槽能更容易地分配給不°同的邏輯分割區，結果使這些分割區可分享同樣連至pci至 PCI橋接器240的平台硬體，同時分配給一特定分割區之配接器的動作不會受到分配給其他分割區之配接器的動作干擾，而且配接器位址連結被嚴格要求使所有分割區及配接器皆不可使用其他分割區一配接器的連結。要注意其他使插槽等級得以配置與連結的隔離方法，例如將各個插槽盥單一 PCI主機橋接器聯結等，都在較佳實施例的範圍内 ^ 如圖1所示之電源開啟/電源關閉插槽機制1 24，最佳係控制各個PCI主機橋接器23 0上或是各個PCI至pci橋接器 2 4 0上的插槽電源控制硬體。參考如上述圖1所詳述，電源開啟/電源關閉插槽機制1 2 4可對一特定插槽2 5 〇施加或移除電源’並與平台上其他輸入/輸出元件（包含其他插槽）的電源無關。在最佳實施例中，在各個pc丨至pc丨橋接器2 4 0上有受電源開啟/電源關閉插槽機制丨2 4所控制之電源開啟/電源關閉控制硬體，其控制它對應之插槽2 5 〇的電源。因此，對如圖2所示之組態而言，pc I至pC丨橋接器 240A包含電源開啟/電源關閉硬體，其控制插槽電源；PCI至PCI橋接器240B包含電源開啟/電源關閉硬體，其控制插槽2 5 0B之電源；依此類推對每個Pc丨至pc丨橋接哭 240。因此，對圖2中之系統而言，從24〇八到24〇H的每個时

1279691 五、發明說明（15) PCI至PCI橋接器它們各自的插槽源關閉插槽機制硬體或許不一定特意延伸至任何重置狀態的方法板上，而沒有能況下，電源開啟使配接器處於如置於電源開啟重換0 將具有電源開啟/電源關閉硬體，其控制 25 0A-2 5 0H的電源，並且由電源開啟/電 1 24來掌控。要注意電源開啟/電源關閉要將插槽的電源實體地切斷。較佳實施例能將一插槽及其相關配接器置於電源開啟。例如，某些配接器可能内嵌在印刷電路各別控制這些配接器電源的元件。此種情 /電源關閉硬體可透過清除其所有資料，最初電源啟動時相同的狀態，來將配接器置狀態，而無需對配接器作實體電力切如圖2所示之組態將平台電子元件分隔為包含cpu n 〇及記憶體1 2 0的一個封裝2 1 0，並將P C I輸入/輸出硬體元件（例如23 0、240、2 5 0、2 6 0和270)分到一獨立的封裝 2 2 0。此為習知技術中一般的分隔方法。然而，要注意在一小型電腦系統中將圖2中所有元件都包含於單一封裝之中是很常見的。在較大型系統中，可能有許多cpu及記憶體卡，以及需要更多PCI主橋接器2 3 0及PCI至PCI橋接哭" 24 0的許多PCI配接器插槽，使得電子封裝技術需^多;電> 子封裝以包含這些硬體元件。較佳實施例特意地延伸至任何合適的硬體組態，不論是全部包含在單一封裝八散於多個封裝之中。 ~取疋力

4IBM04010TW.ptd 1279691 五、發明說明（16) 在較佳實施例中，可執行硬體服務，例如可能電源供應器、輸入/輸出佳實施例中這可由幾個步輸出插槽的控制權從其已及分割區管理器，接著將務，將封裝的電源開啟，分配之邏輯分割區。輸入與資源及分割區管理器之一連串動作在邏輯分割區源及分割區管理器可能與些硬體管理功能。能會有需要從插槽、驟達成分配到封裝的然後將 /輪出間轉移需要在封封裝所有或封裝的 ’首先將的邏輯分電源關閉輸入/輸插槽鎖以鎖定的相持續運作時得以一硬體管理器一裝2 2 0的元件上組件移除電源的其他元件。在較封裝中之輸入/ 割區轉移到資源並執行硬體服出插槽轉移回其及在邏輯分割區關機制，使得此達成。要注意資同運作來完成這圖3為一方塊圖’說明本發明可實作較佳實施例範脅内之特定軟體元件。注意圖3所示之軟體元件較佳係執行於如圖2所示之電腦系統2 0 0之硬體平台上。N個邏輯分割區125A-12 5N如圖所示，執行其各自的作業系統126八-1 2 6 N。超管理器3 0 0如圖所示，為圖1中資源及分割區管理器1 2 1的一個特定實作。超管理器3 0 0包含一用於執行作業系統核心3 1 2的超管理器分割區3 1 0。作業系統核心3 1 2係可調度（dispatchable)且可重定位（relocatable)，並提供如多工及記憶體管理等作業系統核心的典型功能。超管理器分割區3 1 0大致像其他邏輯分割區一樣地執行’不過和其他邏輯分割區不同的地方在於它是一專用的（或稱隱

4IBM04010TW.ptd 第24頁 1279691 五、發明說明（17) 藏的）分割區，此分割區不供使用者應用程式所使用，且具有控制平台資源的特殊權限，並且是唯一的分割區被授權可透過1^?1^1118 3〇&11介面3 30與不可調度（11〇11-dispatchable)之超管理器32 0溝通。圖3中超管理器分割區310可對應於圖1中的一個分割區125，意思是作業系統核心3 1 2亦對應於圖1中的一個作業系統1 2 6。在目前 iSeries實作中，超管理器分割區310可被稱為「主要分割區（Primary Parti t ion)」。超管理器分割區310使用 HvPrimaryCall介面33 0以調用特權且不可調度的超管理器模式下之處理器所執行的超管理器功能。邏輯分割區透過HvCal 1介面340與超管理器溝通，此介面是由邏輯分割區所使用，以調用特權且不可調度超管理器3 2 0。不可調度超管理器32 0係一不可調度且不可重定位的監督代理者（supervisory agent)，其透過存取實體位址來運作。不可調度超管理器32 0提供之特權模式功能，係透過任何下列方法加以調用··一、當超管理器分割區正在排程或調度邏輯分割區執行時，透過 HvPrimaryCall介面330;二、透過平台硬體中斷；三、從一邏輯分割區利用處理器監督器呼叫由HvCal 1介面340所定義之指令，其將邏輯分割區執行緒置於超管理器執行模式（亦即特權模式）。如圖3所示，超管理器硬體管理器3 5 0及輸入/輸出插

4IBM04010TW.ptd 第25頁 1279691

槽鎖123較佳係為不可調度超管理器32〇内含功此，亦可實作於不同的位置。超管理器硬㉟I m ^ 鸽傅哭汕处 ^ t , 益硬體官理器3 5 0包含超官理态功旎，以存取與控制圖2中之PrTi ργτ2?ργτ抵拉口口 . 1主機橋接器23 0與 PCI至PCI橋接益240之硬體，以及追蹤並槽250的硬體狀態。插槽鎖123包含制PCI配接為插有權以及將超管理器與邏輯分割區 M 、口』^之間插槽鎖的移轉串列化0 超管理器分割區310與不可調度超管理器32〇互相作用，、以完成插槽狀態及插槽鎖的變換。超管理器分割區 3 10為一系統管理者介面3 6 0之代理者，其執行由系統管理者3 70透過此介面請求之邏輯分割區組態配置及平台服務動作。要注意系統管理者3 70較佳係包含一管理控制台372 以及一硬體管理控制台3 74。為了讓不可調度超管理器3 2 0能啟動與超管理器分割區310中之功能的溝通，不可調度超管理器32〇會將訊息排列於由超管理器分割區3 1 〇所監督之事件訊息佇列3 1 4。一般而言，從不可調度超管理器3 2 〇到可調度超管理器3丨〇的事件訊息是用以完成複雜之硬體控制序列，例如重置並初始化橋接器硬體、掃瞄虛擬位址轉譯表、以及完成與硬體女置日守間相關之即時延遲（real time delays)等等。超管理器分割區31 0中之功能會呼叫HvPri mar y Cal 1介面3 3 0以通知不可調度超管理器3 2 0所請求的動作已完成，來與不

4IBM04010TW.ptd 第26頁 1279691 五、發明說明（19) 可調度超管理器的功能同步這些硬體狀態為設置在任何者功能割區轉中移除控制權理者以或其他内之其般會將給此邏指定時間可啟動移給另一輸入/輪輯分割區使田邏

將一輸入/ 一邏輯分害J 此插槽。同樣地，從一作用中的邏輯進行一服務功能，插槽便無法完成之他硬體的服務。出插槽分配給一邏輯分割用之平台資源的一部份。辑分割區為使用中時，系輪出插槽從使用此插槽之區，或僅僅從邏輯分割區系統服務功能可能會需要分割區轉移給超管理器或例如若不干擾在封裝内之個別插槽的服務，或在同區，作然而，統管理邏輯分的組悲將插槽服務代此插槽一封裝較佳實施例的插槽鎖管理器之間，或在控制的f:在邏輯分割區作業系統與超間，無需從邏輯分判區之！。未控制的或未分配的狀態之插槽，便得以動離轉移鈐、、且態配置資料庫移除輸入/輸出可能被分配給一輪出插槽的控制《。插槽鎖邏輯分割區及超管理器卜插槽鎖不僅在“理為與邏輯分割區之間提供互斥“U exclusion)，亦提供一回半 · 以施如兩壬同步點（synChr〇nization p〇int: 以施加电源及重置插槽的狀態，以及移除擬位址空間及配接哭pr τ々产駚々仏 / ^ 卞栗糸、、死虚抖A » %接PC隐體或輸入/輸出空間（記憶體對映連結）之間，以及介於作業系統儲存器與到儲存器之

4IBM04010TW.ptd 第27頁 1279691

配接器DMA對映（例如PC I記憶體空間中之間接位址轉譯邏輯分割區記憶體中之儲存器位址）之間的作業系統連成結0 一邏輯分 (Vary Off) 器或一未分配 On)」的功能割區作業系統中斷連線及開邏輯分割區之電腦系統中。連線和中斷連置、以及作業亦提供一裝置作、邏輯分割動作的插槽鎖超管理器與邏割區作業」的功能狀態，且以從超管與超管理啟連線的 AS/400與較佳實施線程序，系統連結及方法，區電源關 ’來準備輯分割區以將一插可使用在理益接收器交互作一般性概 eServer 例使用插以及提供狀態的同利用關於閉動作、供使用之之間轉移系統可利用在此稱為槽之控制權釋放給超管理此稱為「開啟連線（Va^ 一插槽之控制權。邏輯分用以將一 PCI配接器插槽念與方法，已實作於提供 (iSeries and pSeries) 槽鎖的新特徵來控制開啟強制執行插槽電源、重步點。此外，較佳實施例邏輯分割區電源開啟動以及邏輯分割區重新啟動輸入/輸出插槽，以及在輸入/輸出插槽。圖4圖8之机耘圖中更詳細地說明超管理器3 〇〇的功，。圖，明用以重新啟動邏輯分割區之方法4〇〇的流程圖。注思，超管理器3 〇冰索舌 ^ ^ ^ ^ ^ 6 dUUT，夬疋重新啟動一邏輯分割區，通知超管理113〇°它正關機中或應被重新啟動。虽W 3之超管理器3 0 0需要重新啟動一邏輯分割

1279691 五、發明說明（21) 區，超管理器分割區3 1 0以重新啟動訊號通知邏輯分割區中之作業系統1 2 6 (步驟1 a)。如此，若超管理器3 0 0要重新啟動圖3中之邏輯分割區125A，超管理器（HV)分割區310 以訊號通知邏輯分割區作業系統1 2 6 A為重新啟動而先關機。邏輯分割區作業系統1 26A執行内務例行工作來準備輸入/輸出配接器並清理以便關機，接著以訊號通知分割區3 1 0開始重新啟動（步驟1 b)。若分割區決定其需要重新啟動，便執行内務例行工作來準備其輸入/輸出配接器並清理以便關機，接著以訊號通知HV分割區3 1 0開始重新啟動（步驟1 b)，而無需步驟1 a中超管理器之重新啟動請求。然後HV分割區3 1 0停止邏輯分割區CPU的執行（步驟 2) ’終止邏輯分割區作業系統。在正常關機中，邏輯分割區作業系統（LP OS) 1 26在關機前完成其内務例行工作。然而，若邏輯分割區已當機，其可能無法在關機前完成任何内務例行工作。接著HV分割區31〇呼叫HvPrimaryCall介面33〇之 sets lot Lock函式（步驟3)。這會將由重新啟動分割區所控制之插槽的控制權轉移至超管理器。setSlotLock呼叫傳遞了二個參數，即slot、fr〇m〜LP、to一HV。Slot參數指定所影響之插槽。from —LP參數指定被重新啟動之邏輯分副區（其目丽正控制插槽），而t〇jV參數指定此插槽鎖將轉移由超管理器3〇〇控制。在執行setS1〇tL〇ck呼叫時，超管理器執行步驟4，在插槽鎖儲存器上取得一多處理器

4IBM04010TW.ptd 第29頁 1279691 五、發明說明（22) --—- 執行緒鎖。在此特定實作中，此意味著當任何插槽鎖儲器被鎖定時，其他多處理器CP職行緒皆無法存取此插槽子鎖。然而，提供可個別鎖定之插槽鎖來取代鎖定整個插9 鎖儲，器，同樣在較佳實施例範圍之内。接著檢查插槽^ 的狀態看其是否正由重新啟動之邏輯分割區所有（丨f曰 pck[sl〇t] = LP)。若插槽鎖為被重新啟動之邏輯分割區所有，插槽鎖之所有權被轉移至超管理器〇〇ck[si〇 =HV)，而傳回狀態設為SUCCESS。若插槽鎖並非被重新啟動之邏輯分割區所有，傳回狀態設為FAIL。插槽鎖儲存器上之多處理器（MP )執行緒鎖接著被釋放。其次，超管理= 與超管理器硬體管理器（HV HW MGR)35(^互作用（步驟口 5)。若步驟4傳回之插槽鎖狀態為SUCCESS，插槽輸入/ 輸出和控制權限就會傳給超管理器，邏輯分割區與插的槽 f t會被移除並且失效，使得此邏輯分割區或其他邏輯分割區或輸入/輸出插槽中之輸入/輸出配接器，其後續欲建立或使用這些連結的嘗試都會失敗。、在步驟6-9中HV分割區310接著呼叫HvPrimaryCall介，3 30。步驟6中，會執行呼叫以重置插槽之pci至pCi橋接器’並將週邊控制器介面重置信號（pc][ RST)致能 j assert)給插槽。步驟7中，執行呼叫將pc j至pc j橋接器重新初始化（re—initial ize)。在步驟8中，執行呼叫以便將插槽電源開啟。注意，由於插槽在步驟6中是被重置而非關閉電源’故步驟8可被省略。一般在超管理器分

1279691 五、發明說明（23) 割區已完成與輸入/輪出插槽無關之重新啟動處理之後，才執>ί丁步驟8。在步驟9中，執行setS1〇tL〇ck呼叫以指定 ^影響之插槽’而所有權從超管理器移到邏輯刀割區（to一LP)。接著，超管理器企圖將一插槽鎖指定給將被重新啟動之邏輯分割區（步驟1〇)。首先，在插槽鎖上產生夕處理器執行緒鎖定，以防止其他執行緒在同 -時間企圖取得插槽鎖。若插槽鎖由超管理器持有，插槽鎖被設給將被重新啟動之邏輯分割區，而狀態則被設為 S U C C E S S。若插槽鎖並非由邏錄八宝丨p 盔FA TT少考® P由^輯刀£所持有，狀態則設為FAIL。夕處理盗執行緒鎖接著被釋放。然後在步驟“ 中，HvPrimaryCall介面33〇決定插槽鎖的狀態。狀態為SUCCESS，則調用超管理器硬體管理器35〇，將輸入/輸出及控制權限設定給邏輯分割區、重新初始化^ 槽控制硬體、以及使邏輯分割區連結至插槽。注思，步驟3至U係針對每個分配給邏輯分割區的插槽而施行的。一旦步驟3至u對所有輸入/輸出插槽施完畢，邏輯分割區作業系統丨26便可開始執行（步驟 1 2)。在較佳實施例中，這些步驟有些可被串列化，而复他的可平行地對不同插槽施行。例如，可一次一個將，、轉移至超管理器。接著可大量並行地重置並初始化所^ ^ 槽。一旦分割區重新啟動處理完畢，則大量並行地將插^ 電源啟動。最後，一次一個將插槽分配回分割區。糟

1279691 五、發明說明（24) 圖5說明在較佳實施例範圍内的邏輯分割區電源關閉之方法5 0 0。將邏輯分割區電源關閉可能發生於回應來自系統管理者5 1 0的請求（步驟1 a )，或者為了回應已排定之電源切斷（步驟1 b )。邏輯分割區作業系統1 2 6被通知要切斷電源（步驟2 a)，接著當邏輯分割區準備好時以訊號通知超管理器（步驟2 b)。如同重新啟動的情況一樣，邏= 分割區在以訊號通知超管理器已準備好要關機之前，會執行内務處理及輸入/輸出配接器準備工作。緊接著并^ 2b，超管理器隨即停止邏輯分割區CPU的執行（步驟驟終止邏輯分割區作業系統以建立其邏輯電源關閉狀能。著在HvPrimaryCall介面33 0上調用setSlotLock函式（接驟4)，並指定三個參數：s 1 〇t指定影響之插；j* · f 步 9 , 1Γ 〇m τ η

指定插槽鎖所有權要從此邏輯分割區轉移出去· 〜W 定插槽鎖所有權要被轉移至超管理器。在回應時，〜和

HvPrimaryCal 1介面33 0與插槽鎖123如步驟5所示互用。首先，它在插槽鎖上取得一多處理器執行緒相= 槽鎖正由電源將切斷之邏輯分割區所持有（1〇「。若插 L P) ’則插槽鎖會被重新分配給超管理器（1〇 1 Q t ]= HV)，且傳回狀態設為SUCCESS。若插槽鎖並f Sl〇t ]= 將切斷之邏輯分割區所持有，傳回狀態設為Fa由電源態被設為適當的值之後，多處理器執行緒鎖會被釋$回狀硬體管理器3 5 0。插槽控制硬體及邏輯分割區吃督1 σ Dt7彳插槽的若插槽鎖狀悲為S U C C E S S，則在步驟6中句用昝理哭q r η 〇插播：te去,ι成蝴τζ仰^ … ° Μ超管理器、連

1279691 五、發明說明（25) 結會被重置，且插槽I /〇及控告一旦完成步驟6，步驟7重置插揭權限被轉移至超管理器。號PCI RST致能（assert)給拖曰之橋接器硬體並將重置信設為關閉。步驟g係呼叫將插描』，並且步驟8將插槽電源使插槽鎖變成未分配，其動作槽之從超管理器轉移出去， 4至1 0係針對分配給進行電源只於步驟1 0。注意，步驟插槽而施行的。原切斷之邏輯分割區的每一個圖6說明根據較佳實施例的、篮絲、 β , κ ^ W的邏輯分割區電源開啟之方法6 0 0。當一系統管理者51〇要求將一邏輯分割區開啟電時，此程序便開始（步驟丨）❶邏輯分割區電源開啟亦可、為Η V分軎彳區3 1 0己排私之工作。η V分割區3 1 0發出 setSlotLock呼叫，將插槽從未分配轉移給超管理器（步驟2)。回應時執行步驟3而取得一多處理器執行緒鎖，並且若插槽鎖未被分配，便將插槽鎖分配給超管理器。只有在步驟3中之插槽鎖成功轉移給超管理器時，圖6中其餘步驟才會執行。所選擇插槽之橋接器插槽硬體被初始化（步驟4)，然後插槽電源開啟（步驟5)。接著取消致能 (deassert)插槽重置信號PCI RST (步驟6)，使插槽離開重置狀態並容許其作用。接著呼叫setSlotLock (步驟 7)，指定所影響之插槽（s 1 〇t)，影響之插槽鎖目前屬於超管理器（from —HV)，以及影響之插槽鎖所有權要被

4IBM04010TW.ptd 第33頁 1279691 五、發明說明（26) 轉移至將開啟電源之邏輯分割區（to —LP)。接著執行步驟8，在插槽鎖上取得一多處理器執行緒鎖，判斷插槽鎖目前是否由超管理器所持有，若是，則將插槽鎖分配給邏輯分割區。然後將傳回狀態設成 SUCCESS。若插槽鎖已經由邏輯分割區持有，則傳回狀態設為F A I L。一旦傳回狀態被設為適當的值，多處理器執行緒鎖會被釋放。接著執行步驟9以檢查插槽鎖狀態，若其顯示為 S U C C E S S ’則將插槽輸入/輸出及控制權限設定給邏輯分割區、插槽控制硬體係被初始化、以及使插槽連結至邏輯 =割，丨/主意，步驟2至9係針對分配給電源開啟之目標邏輯分割區的每個插槽而施行的。一旦步驟2至9對所有分配、、’e目‘迷輯为割區的每個插槽施行完，系統126便開始執行（步驟1〇)。又輯刀作業分割i i Ξ ΐ另：：：：:出插槽之控制權可從-邏輯分割區。同梯2 一刀無需電源關閉或重新啟動任一護而從一邏輯八二有時輸入/輸出插槽之控制權可能為維重新啟動分割；# 5轉移至超管理器，亦無需電源關閉或動態釋放一插^中=連線」功能讓使用中之分割區能庫中釋放插样^㈤控制權’而無需在平台分割區組態資料所有權。以類似的方式，「開啟連線」功

4IBM04010TW.ptd

1279691 五、發明說明（27) 能讓一使用中之分割區能動態獲得根據平台分割區組態資料庫此分割區所持有之插槽的控制權。圖7及圖8各自顯示中斷連線和開啟連線功能的詳細流程圖。現在參考圖7，當系統管理者5 1 0或其他系統管理器 (例如工作負載管理應用程式）將中斷連線訊息送至邏輯分割區作業系統1 2 6時，根據較佳實施例實作中斷連線功能之方法70 0就會開始（步驟1)。邏輯分割區作業系統的反應是呼叫HvCal 1介面340將插槽重置信號PCI RST致能給插槽（步驟2)。於是超管理器硬體管理器3 5 0會被調用，以致能PCT RST信號（步驟3)。超管理器硬體管理器350 的反應是將一訊息置於讓不可調度超管理器可與超管理器分割區溝通的一個事件仔列中（步驟4) 。ΗV分割區3 1 0監視事件彳宁列之訊息，當發現步驟4中等候之訊息時，則會呼叫HvPrimaryCal 1介面3 3 0來致能pci RST信號（步驟 5)。接著超管理器硬體管理器3 5 〇會被調用以致能pc j RST信號（步驟6) 。ΗV分割區3 1 〇延遲一段時間以讓硬體狀態得以安定。等待一段適當的時間之後，HV分割區3 i 〇接著以訊號通知不可調度超管理器，pci RST已處理完畢 (步驟7)。接著以訊號通知超管理器硬體管理器，pc j RST已處理完成（步驟8)。接著’邏輯分割區作業系統126呼叫HvPrimaryCal i介面3 3 0以要求關閉插槽電源（步驟9)。此調用超管理器硬

4IBM04010TW.ptd

第35頁 1279691 五、發明說明（28) 體管理器（步驟i 〇)，於H v分割區3丨〇之事件佇列中產生一插槽電源關閉事件（步驟11)。步驟11中，一旦Hv分割區3 1 0在事件佇列見到邏輯分割區「插槽電源關閉」事σ 件’其會調用HvPrimaryCal 1介面33 0以關閉插槽電源並重置橋接器硬體（步驟1 2)。接著傳給超管理器硬體管理哭 (步驟1 3) 。HV分割區3 1 0再次等待一預定延遲時間讓硬體安定下來，接著呼叫HvPrimaryCal 1介面33 0來通知不可調度超管理器，其插槽電源關閉已處理完畢（步驟丨4)。接著此訊息轉送給超管理器硬體管理器（步驟1 5)。在此詳細實施中，首先致能PCI RST信號以將對應至插槽之pC j 至PCI橋接器以下的次匯流排進行重置，接著橋接器本身重置’將橋接器其下的所有東西都隔離。此時，插槽電源被關閉。 ^ “、邏輯分割區作業系統（1^03)126亦呼叫1^〇311介面 340以釋放OS至配接器之連結（步驟16)。回應時，

HvCa 1 1介面340呼叫超管理器硬體管理器3 5 0以解除配接器對映之連結（步驟1 7)。接著在事件仔列中加入一事件訊息，以解除與插槽之對映（步驟1 8) 。HV分割區3 1 0接著取消對此插槽中配接器之分頁表及DMA連結的對映（步驟 1 9) 。ΗV分割區3 1 0接著以訊號通知其已解除記憶體對映 (步驟20) 。HvPrimaryCall 3 3 0將此轉送給超管理器硬體管理器（步驟2 1)。

第36頁 1279691 - _ 五、發明說明（29) 一 -- 邏輯分割區作業系統126呼叫HvCal 1介面340以釋出奸槽的控制權限（步驟22)。回應時，執行步驟23。如果槽電源已關閉且連結已取消對映，則插槽輸入/輪出及制權限會設定給超管理器，並傳回SUCCESS。否則的話，工會傳回FAIL。接著執行步驟24。首先，取得一多處理器仃緒鎖。若插槽鎖正由電源將切斷之邏輯分割區所持^ 、（l〇ck[ slot] = LP)，且步驟23顯示為SUCCESS，則插择鎖所有權會被釋放（l〇ck[sl〇t] = unassigned)，、且曰回狀恶設為SUCCESS。否則，傳回狀態會設成FAIL。多产理，執打緒鎖接著被釋放。於步驟丨中請求中斷連線功^ 之系統管理者5 1 0或其他代理者接著會利用從步驟 $之狀態，判斷中斷連線功能是否成功。此時插槽已被，並且可馬上轉移給一不同分割區或由硬體服務工具接圖8之方法8 0 0說明實作較佳實施例範圍内開啟土：執行的㈣。首先，-系統管理者或其他系統管；： :開啟連線訊息送給邏輯分割區作業系統1 26 (步驟 1)。接著’邏輯分割區作業系統126呼叫HvCaU介面 40二:乂 :得插槽的控制權⑯（㈣㈣時執 :，//Λ鎖上取得一多處理器執行緒鎖。若插槽鎖目前八# & μ ^之刀副區所持有或是尚未分配，則將插槽鎖插槽鎖並非由此i輯分；ί:回狀態設成·ESS。若科刀口j &所持有，則傳回狀態設為

第37頁 1279691 五、發明說明（30) FAIL。多處理器執行緒鎖接著被釋放。叙没步驟3之狀悲為S U C C E S S，則執行步驟4至2 0。在步驟4中’此插槽之插槽輸入/輸出及控制權限被設定給邏輯分割區（步驟4)。邏輯分割區作業系統1 2 6呼叫

HvCall介面340，以啟用DMA及虛擬位址（virtual

Address, V A)連結（步驟5)。它會呼叫超管理哭硬體管理器（步驟6)。在回應時，超管理器硬體管理器3 5 〇啟用在插槽中配接器之D Μ A及V A連結。邏輯分割區作業系統1 2 6 亦會呼叫HvCal 1介面340，將插槽電源開啟（步驟7)。它會調用超管理器硬體管理器（步驟8)。在回應時，會把要求插槽電源開啟之一事件置於事件佇列中（步驟9)。回應時’ HV分割區310呼叫HvPrimaryCall介面330，初始化橋接器以及將插槽電源開啟（步驟1 〇)。此會調用超管理器硬體管理器（步驟1 1)。為確保插槽電源關閉並且安定而等待一段適當的延遲之後，一訊息被發送以指出電源開啟處理已完成（步驟1 2)。接著以訊號通知超管理器硬體管理器，電源開啟已處理完成（步驟1 3)。邏輯分割區作業系統1 26呼叫HvCal 1介面340，以取消致能（deassert)的PCI RST信號給插槽（步驟14)。此會調用超管理器硬體管理器（步驟1 5)。在回應時，會把 PC I RST信號已取消致能之一事件寫入事件佇列中（步驟 1 6)。接著呼叫HvPr imaryCal 1以取消致能PCI RST信號

4IBM04010TW.ptd 第38頁 1279691 五、發明說明（31) ---- | (步驟1 7)，並傳給超管理器硬體管理器（步驟 f回應時，不可調度超管理器將取消致能之pCl r 在插槽。為確保插槽已電源關閉並已安定而等待一 p 5、@者給延遲之後，發送一訊息以指出PCI RST處理已完又適井當的 1 9)。同時也會通知超管理器硬體管理器，r步驟理完成（步驟20)。此時邏輯分割區已取得插样批已處 |權，並可繼續使用此插槽之動作。 9 役制較 |得的插插# € I益處。 I可能尚者，例保了多 1邏輯分資料完區時其佳實施槽鎖，源關閉插槽可未分配如硬體個競爭割區移整性的總是在例透過在對以及可在實後再次開啟能由邏輯分。注意，受管理器，也實體對插槽除時關閉其問題，並確電源開啟重插槽可體之間，相對割區控超管理可能控之存取電源，保了在置狀態執行動轉移插於習知制、由器控制制插槽不會衝消除了配接器作之前槽控制技術提超管理之各式。互斥突。當配接器配置給提供必須取權之前確保供了明顯的器控制、或各樣的代理的插槽鎖確一插槽從一中之資料的一邏輯分割熟此技藝者蔣1 _ 4 丨化。®此，雖然此發明之範圍内可以有許多種變發明，熟此技藝者备：f考較佳實施例來詳細說明闡述本之下可產生這^及二"解，、在不偏離本發明的精神與範圍 I PCI插槽作為可獨立、他，式與内容的變化。例如，雖然以控制之特定類型資源的範例來說明， 4IBM04010TW.ptd 第39頁 1279691 類型的資源亦可被持制t 五、發明說明（32) 除了 PCI插槽外其他之範圍内。舉例而言，各種各樣不同類型的輪入一/^輪死例槽或配接器，例如？(^(：1細槽、33 90通道或控制單^^插等’皆可利用較佳實施例的教導來加以控制。其他可根據較佳實施例來加以控制的資源類型包含輸入/輸出匯^ 排、輸入/輸出通訊通道（例如I n f i n i b a n d符列對）、广擬之插槽或裝置、中央處理單元、以及記憶體區塊等等二

4IBM04010TW.ptd 第40頁 1279691 圖式簡單說明五、【圖式簡單說明】下文中將配合所附圖示一同描述本發明之較佳實施例，其中相同的標號表示相同的元件：圖1為一電腦裝置的方塊圖，其支援根據較佳實施例之邏輯分割區以及輸入/輸出資源配置；圖2為一更詳細之方塊圖，說明可用於根據較佳實施例之邏輯分割區電腦系統中的一特定硬體實作；圖3為一特定邏輯分割區軟體實作之方塊圖，其可實作於根據2所示之較佳實施例的硬體系統；圖4為一方法之流程圖，重新啟動一根據較佳實施例之邏輯分割區；圖5為一方法之流程圖，關閉一根據較佳實施例之邏輯分割區，圖6為一方法之流程圖，啟動一根據較佳實施例之邏輯分割區，圖7為一方法之流程圖，使根據較佳實施例之邏輯分割區用以釋放其所擁有之插槽的控制權；以及圖8為一方法之流程圖，使根據較佳實施例之邏輯分割區用以重新取得其所擁有之插槽的控制權。圖示元件符號說明 1 0 0電腦系統 1 1 0處理器 1 2 0主記憶體 1 2 1資源及分割區管理器

4IBM04010TW.ptd 第41頁 1279691

1 2 2輸入/輸出插槽鎖定機制 i 2 3插槽鎖 1 2 4電源開啟/電源關閉插槽機制 125A-N邏輯分割區 130大量儲存介面 1 5 0網路介面 1 6 0系統匯流排 1 7 0網路 180輸入/輪出插槽 2 0 0電腦系統 2 1 2匯流排 230A-B PCI主機橋接器 240A-H PCI至PCI橋接器 2 5 0A-H PCI配接器插槽 260A-B主PCI匯流排 2 70A-Η次PCI匯流排 3 0 0超管理器 3 1 2作業系統核心 320不可調度超管理器 340 HvCal 1介面 3 6 0系統管理者介面 3 7 2管理控制台 5 1 0系統管理者 126A-N作業系統 1 4 0顯示介面 1 5 5直接存取儲存裝置 1 6 5顯示器 1 7 5電腦系統 1 95可覆寫光碟 2 1 0實體封裴 2 2 0第二封裝 3 1 0超管理器分割區 3 1 4事件佇列 3 3 0 HvPrimaryCall介面 3 5 0超管理器硬體管理器 3 7 0系統管理者 3 7 4硬體管理控制台

4IBM04010TW.ptd 第42頁

Claims

奶拓!例δ9Ρ(更)正本修正、申請專利範圍種控制存取—硬體資源之裝置，包含：至少一處理器； :體，與該至少一處理器耦合；十固硬體貪源，與該至少一處理器耦合；、搭Ϊ Ϊ : ( 1 Μ )，常駐於該記憶體中，其中每-硬體源具有一相對應的鎖. 資裝置複數個邏輯分割區（logical partitions)，定義於該 J 數個邏之：ΐ!應硬體資源之控制權轉移至該複割區之-去存取該對；：體許=複；個邏輯分割區藉由要求該對别，由該稷數個邏輯分 w鎖之獨占所有權（e X c 1 u s i v e owne^lp)，來控制對每一硬體資源的存取；以及 (power 〇η/ρ—^ 之硬體^为：护击丨，並被該至少一處理器執行，當該選擇貝原之控制權自該複數個邏輯一士該電源開啟/電源關閉機制關 H 示日守，當該選擇之硬體資源之控制權被轉3J硬f貧源’以及區之-時’開啟該選擇之硬體資源。夕〜稷數個邏輯分割 2 ·如申請專利範圍第丨項所述之裝資源包含複數個輪人/輸出插槽（1置0 複數個硬體 3·如申請專利範圍帛2項所述之裝置，更包含

Ή

第43頁 4IBM04010TW-替換頁-ii0706.ptc 年Μ—7曰案號 93105285 1279691 修」六、申請專利範圍所有記憶體及虛擬地址連結（virtual address bindings 連結Unbound)，當該選擇之輪入/輸出插槽之控制邏輯分割區之一移除時，若該記憶體與該虛 —選ίΪ:前尚未被取消連結’則阻止新連結至-位於 k擇之輪入/輸出插槽之一配接器之建立。專利範圍第2項所述之裝置，更包含^機制，當輸^輸出插槽之控制權被轉移至該複數個邏輯二，一時，使記憶體與虛擬位址 = 之輸入/輸出插槽之一配接器。位於&擇 5.如申請專利範圍第丨項所述之裝置，進一一機制，當該選擇之硬體資源 3 輯分割區之一移除•，供轉移二選擇複數個邏 (resource manager)。 titi〇n 6.如申請專利範圍第丨項所述之裝置，一機制，當該選擇之硬體資源之控制權^ ^含. 輯分割區時’供轉移—選擇之硬體資 ^移至該邏個邏輯分割區之一。制插至該複數 7 ·如申睛專利範圍第1項所述之裝置，進一牛勹- 一機制，供該複數個邏輯分割區二=含：釋放礒邏輯分割

1279691 g5 n 7 修正

溽分〜--- 案號 93105285 生 α #· 一、六、申請專利範圍區所擁有之一硬體資源之控制權 ’進一步包含：重新得到一硬體資所擁有’但該邏輯 8 ·如申請專利範圍第7項所述之裝置 ~機制，供該複數個邏輯分割區之一之控制權，該控制權係該邏輯分割區割區先前曾釋放之控制權。 9.—種控制存取一硬體資源之裝置，該裝置包含：至少一處理器；一記憶體，與該至少一處理器耦合；複數個週邊元件互連配接器插槽（PCi adapter s 1 o t s )，與該至少一處理器輕合；複數個邏輯分割區，定義於該裝置；複數個pci配接器插槽鎖（PCI adapteF slQt locks),常駐於該記憶體中，其中每一 ρπ配接器插样有一相對應之PC I配接器插槽鎖；曰>、一 PC I配接器插槽鎖機制，於該對應pc丨配接器插控制權轉移至該複數個邏輯分割區之一之前，以及允4 J 複數個邏輯分割區之一存取至該對應PC丨配接器插槽鎖之^ 月il ，由該複數個邏輯分割區藉由要求該對應pC〗配接器插槽鎖之獨占所有權，來控制對每一 pc丨配接器插槽鎖的存取；至少一 PC I主機橋接器，與該至少一處理器耦合；至少一主PCI匯流排（primary pC丨bus)，將該至少一

1279691 - -案號93105285_年那· 1疼1曰倐正___ 六、申請專利範圍 PCI主機橋接器耦合至至少一 PCI至PCI橋接器；複數個次PC I匯流排（secondary PC I busses )，其中每一次PC I匯流排將該PC I至PC I橋接器其中之一耦合至一對應的PCI配接器插.槽；其中每一 PCI至PCI橋接器包含：一電源開啟/電源關閉插槽機制，常駐於該記憶體中並由該至少一處理器執行，當一選擇之pc丨配接器插槽之控制權從該複數個邏輯分割區之一移除時，將一選擇之PC I配接器插槽進行電源關閉，並當該選擇之PC I配接器插槽之控制權轉移給該複數個邏輯分割區之一時，將該選擇之p C I配接器插槽進行電源開啟。 1〇.如申請專利範圍第9項所述之裝置，進—步包含一機制二當該選擇之PCI配接器插槽之控制權從該複數個邏輯 ΐ 3 =之一移除時’若該記憶體及虛擬位址連結尚未被取肩連〜，則將所有記憶體及虛擬位址連結止新連結至一位於一選擇之PCI配接器插槽之“配接器亚之阻 1 1 ·如申請專利範圍第9項所述之裝置，進一 +勹人、制，當禮選擇之PC I配接器插槽之控制權從該 =2 分割區之一移除時，將一選擇之pci配接器插槽 = 轉移給—資源及分割區管理器。彳工制推

95·為1.-7 1279691 β號 93105285 六、申請專利範圍 1 2 ·如申請專利範圍第9項所述之裝置，進一 +勺八制’當該選擇之PCI配接器插槽之控制二二5二二機分割區之一移除時，將對應該PC^ PCI橋接哭之一選 PCI配接器插槽進行重置（reset)。 w 心释之 1 3 ·如申請專利範圍第9項所述之裝置，推本—八制’當該選擇之PCI配接器插槽之控制權轉移給該複數= 邏輯分割區之一時’使記憶體及虛擬位址連結至位於—、登擇之P C I配接器插槽中的一配接器。 1 4·如申請專利範圍第9項所述之裝置，進一步包含_機制，當該選擇之PC I配接器插槽之控制權轉移至該個邏輯分割區化’將一選擇之PC I配接器插槽之控制權轉移給誃複數個邏輯分割區之一。 Μ 1 5 ·如申請專利範圍第9項所述之裝置，進一步包含—機制，當該選擇之PCI配接器插槽之控制權轉移至該複數個邏輯分割區之一時，將對應該PC丨至PC丨橋接器之一選擇之 P C I配接恭插槽進行初始化。 1 6 ·如申請專利範圍第9項所述之裝置，進一步包含一機制’供該複數個邏輯分割區之一釋放該邏輯分割區所擁有的一 PC I配接器插槽之控制權。

1279691銳麵挪年M 日修正六、申請專利範圍 1 7.如申請專利範圍第1 6項所述之裝置進一步包含一機制，使該複數個邏輯分割區之一重新取得一 PC I配接器插槽之控制權，該控制權係該邏輯分割區所擁有，但該邏輯分割區先前曾釋放之控制權。 1 8. —種用於管理一電腦系統中複數個硬體資源而以電腦實施之方法，該電腦系統包含複數個邏輯分割區，該方法包含以下步驟：定義複數個鎖，其中每一硬體資源具有一對應的鎖；於該對應硬體資源之控制權轉移至該複數個邏輯分割區之一前，由該複數個邏輯分割區藉由要求該對應鎖的獨佔所有權，來控制對每一該硬體資源的存取；當該選擇之硬體資源之控制權從該複數個邏輯分割區之一移除時，將一選擇之硬體資源進行電源關閉；以及當該選擇之硬體資源之控制權轉移至該複數個邏輯分割區之一時，將該選擇之硬體資源進行電源開啟。 1 9 .如申請專利範圍第1 8項所述之方法，其中該複數個硬體資源包含複數個輸入/輸出插槽。 2 0 .如申請專利範圍第1 9項所述之方法，進一步包含以下步驟：當該選擇之輸入/輸出插槽之控制權從該複數個邏輯

4IBM04010TW-替換頁-110706.ptc 第48頁 1279691 案號 93105285 年95# _7日修正六、申請專利範圍分割區之一移除時，若該記憶體及虛擬位址連結尚未被取消連結，則將所有記憶體及虛擬位址連結至一位於一選擇之輸入/輸出插槽中的一配接器取消連結，並阻止新連結至一位於該選擇之輸入/輸出插槽之該配接器之建立。 2 1.如申請專利範圍第1 9項所述之方法，進一步包含以下步驟：當該選擇之輸入/輸出插槽之控制權轉移給該複數個邏輯分割區之一時，使記憶體及虛擬位址連結至位於一選擇之輸入/輸出插槽中的一配接器。 2 2 .如申請專利範圍第1 8項所述之方法，進一步包含以下步驟：當該選擇之硬體資源之控制權從該複數個邏輯分割區之一移除時，將一選擇之硬體資源之控制權轉移給一資源及分割區管理器。 2 3 .如申請專利範圍第1 8項所述之方法，進一步包含以下步驟：當該選擇之硬體資源之控制權轉移至該邏輯分割區時，將一選擇之硬體資源之控制權轉移給該複數個邏輯分割區之一。 2 4.如申請專利範圍第1 8項所述之方法，進一步包含以下

41BM0401OTW ·替換頁-110706. p t c 第49頁 1279691

步驟：該複數個邏輯分割區之一一硬體資源之控制權。釋放該邏輯分割區所擁有的 25.如申請專利範圍第24項所述之方法，進一步包含步驟：下該複數個邏輯分割區之一重新取得一硬體資源之權，該控制權係該邏輯分割區所擁有，但該邏輯分區曾釋放之控制權。 2 6 · —種用於官理一電腦系統中的複數個p c丨配接器插槽而以電腦實施之方法，該電腦系統包含複數個邏輯分割區，該方法包含以下步驟：定義複數個PC I配接器插槽鎖，常駐於該記憶體，其中每一該PC I配接器插槽具有一對應的pC丨配接器插槽鎖；於該對應P C I配接器插槽之控制權轉移至該複數個邏輯分割區之一前，由該複數個邏輯分割區藉由要求該對應 PC I配接器插槽鎖的獨佔所有權，來控制對每一該PC I配接器插槽的存取；當該選擇之P C I配接器插槽之控制權從該複數個邏輯分割區之一移除時，將一選擇之PC I配接器插槽進行電源關閉；當該選擇之P C I配接器插槽之控制權轉移給該複數個邏輯分割區之一時，將該選擇之PC I配接器插槽進行電源

41BM0401OTW -替換頁-110706. p t c 95. 11. - 7 1 日案號 93105285 1279691

六、申請專利範圍開啟；當該選擇之PC I配接器插枰分割區之-移除時，若該記曰工制權從該複數個邏輯 k體及虛擬位磕紝史土 .消連結，則將所有記憶體及虛擬位址連姓= 2未被取止新連結至位於一選擇之PCI插槽之一配η 4連建、，α ’並阻當該選擇之PCI配接器插槽之控 ς ^立，分割區之-移除時，將對應該 PC I配接器插槽進行重置；· w之4 k擇之當該選擇《1^配接器插槽之控制權轉移給該複數個邏輯分副區之一時，使記憶體及虛擬位址連結至位於一竖擇之PC I配接器插槽中的一配接器；、 & 當該選擇之PCI配接器插槽之控制權轉移至該個邏分割區時，將一選擇之PC I配接器插槽之控制權轉移給該複數個邏輯分割區之一；以及 ° ~ 當該選擇之PC I配接器插槽之控制權轉移至該複數個邏輯分割區之一時，將對應該PC I至PC I橋接器之一選擇之 P C I配接器插槽進行初始化。 2 7 ·如申請專利範圍第2 6項所述之方法，進一步包含以下步驟：當該選擇之PC I配接器插槽之控制權從該複數個邏輯分割區之一移除時，將一選擇之pc I配接器插槽之控制權轉移給一資源及分割區管理器。

^93105285 修正

ϋ如申明專利範圍帛2 6項所述之方法，進-步包含 1279691 以下擁有的六、申請專利範圍步二複接數二邏槽輯^^ 含以下 I9·如申請專利範圍第28項所述之方法，進一步包步驟：％ /匕 j j數個邏輯分割區之〆重新取得—p c】配接二：控制權係該邏輯分割區所擁有，但該個邏； J £先則g釋放之控制權。 30. —種用於管理一電腦系統中複數個硬體資源之程品，包含：一一鎖定機制，定義複數個鎖，其中每一硬體資源具有一對應的鎖’該鎖定機制於該對應硬體資源之控制權轉移至忒邏輯分割區之一前，以及允許該複數個邏輯分割區之存取至该對應硬體資源前，藉由要求該對應鎖之獨占所有權’以控制對位於一電腦系統中該複數個硬體資源的存取’該電腦系統包含複數個邏輯分割區；電月旬可瀆取訊號負載媒體（signal bearing media)，載有該鎖定機制；以及〇一電源開啟/電源關閉機制，常駐於該電腦可讀取訊號負載媒體，該電源開啟/電源關閉機制用於當該選擇之硬體資源之控制權從該複數個邏輯分割區其中之一移除

4ΙΒΜ_1_·替換頁· 110706.ptc 第52頁 1279691 ^---案號 9310528Fi_竺⑽淨 L 台___ 六、申請專利範圍 ^ ’關閉一選擇之硬體資源，以及當該選擇之硬體資源之控制權轉移給該複數個邏輯分割區之一時，開啟該選擇之硬體資源。 31·如申請專利範圍第30項所述之程式產品，其中該訊號負载媒體包含可錄式媒體（rec〇rdable media)。 p ·、如申請專利範圍第3 〇項所述之程式產品，其中該訊號、载媒體包含傳輸型媒體（transmissi〇n media)。丨^3琉如申請專利範圍第30項所述之程式產品，其中該複數 I更體貧源包含複數個輸入/輸出插槽。 1請專利範圍第33項所述之程式產A，進—步包含 2駐於該電腦可讀取訊號負t媒體之機_，當時，若π^數個邏輯分割區之一移除有δ己憶體及虛擬位址連结取消造、、斤一選摆之浐入φ Ϊ二結，並阻止新連結至位於、擇之輸/輸出插槽之一配接器之建立。範圍第33項所述之程式產⑥，進-步包含 I輪入/輸出插槽之控制權轉移；：體，機制，當該選擇之 I時，使記憶體及虛擬位址：：；;亥2個邏輯分割區之- 逐。至该選擇之輸入/輸出插槽 I 4ΙΒΜ04010TW-替換頁-110706. p t c 第53頁 1279691 案號93105285_年95·#1· _7日修正_ 六、申請專利範圍中的一配接器。 3 6 .如申請專利範圍第3 0項所述之程式產品，進一步包含一常駐於該電腦可讀取訊號負載媒體之機制，用於當該選擇之硬體資源控制權從該複數個邏輯分割區之一移除時，轉移一選擇之硬體資源之控制權給一資源及分割區管理器。 3 7.如申請專利範圍第3 0項所述之程式產品，進一步包含一常駐於該電腦可讀取訊號負載媒體之機制，用於當該選擇之硬體資源之控制權轉移至該個邏輯分割區時，將一選擇之硬體資源之控制權轉移給該複數個邏輯分割區之一。 3 8 .如申請專利範圍第3 0項所述之程式產品，進一步包含一機制，供該複數個邏輯分割區之一釋放該邏輯分割區所擁有的一硬體資源之控制權。 3 9 .如申請專利範圍第3 8項所述之程式產品，進一步包含一機制，供該複數個邏輯分割區之一重新取得一硬體資源之控制權，該控制權係該邏輯分割區所擁有，但該邏輯分割區先前曾釋放之控制權。 4 0 . —種用於管理一電腦系統中的複數個PC I配接器插槽之程式產品，包含：

4IBM04010TW-替換頁-110706. ptc 第54頁 1279691 案號 93105285 年 95. •7 曰修正六、申請專利範圍 (A)— PCI插槽鎖定機制，定義該複數個pci配接器插槽鎖，其中每一複數個PC丨配接器插槽具有一對應的複數個PC I配接斋插槽鎖’該PC I配接器插槽鎖機制於轉移該對應P C I配接器插槽之控制權至該複數個邏輯分割區之一前，以及允許該複數個邏輯分割區之一存取至該對應p c I 配接器插槽前，藉由要求該對應PC I配接器插槽鎖之獨占所有權，以控制對位於一電腦系統中該複數個pc丨配接器插槽的存取’該電腦系統包含複數個邏輯分割區； (B )—電源開啟/電源關閉插槽機制，用於當該選擇之PC I配接器插槽控制權從該複數個邏輯分割區之一移除時，將一選擇之PC I配接器插槽進行電源關閉，並且當該選擇之PC I配接器插槽之控制權轉移給該複數個邏輯分割區之一時，將一選擇之PC I配接器插槽進行電源開啟； (C) 一機制，當該選擇之PCI配接器插槽之控制權從該複數個邏輯分割區之一移除時，若該記憶體及虛擬位址連結尚未被取消連結，則將所有記憶體及虛擬位址連結取連結，並阻止新連結至位於一選擇之PC丨插槽之一配σ接器之建立； (D) —機制，當該選擇之pci配接器插槽 ::J數個邏輯分割，之一日夺，使記憶體及虛“址連‘ 至 t擇之PCI配接為插槽中的一配接器；上、(—E)—機制，當一選擇之PCI配接器插槽之控制權轉移至该複數個邏輯分割區之—時，將一選擇之pc I配槽之控制權轉移給該複數個邏輯分割區之〜· ，以及

4IBM04010HV-替換頁-11〇7〇6ptc 第55頁

(G)電腦可讀取訊號負載媒體，載有（A)、（B)、（C)、 om(E)。 ' 41 ·如申請專利範圍第4〇項所述之程式產品’其中該訊號負載媒體包含可錄式媒體。 42·如申請專利範圍第4〇項所述之程式產品，其中該訊號負載媒體包含傳輸型媒體。 ^3·如申請專利範圍第40項所述之程式產品，進一步包含 ;c!配駐接於二電：可讀取訊號負載媒體之機制，當-選擇之時，將一選之控制榷從該複數個邏輯分割區之一移除管；；之PCI配接器插槽之控制權轉移給-資源及 44·如申請專利範圍一常駐於該電腦可讀邏輯分割區之_ |睪放插槽之控制權。 4 5 ·如申請專利範圍一常駐於該電腦可讀邏輯分割區之一重新邏輯分割區所擁有，第40項所述之程式產品取祝號負載媒體之機制該邏輯分割區所擁有的第4 4項所述之程式產品取訊號負載媒體之機制取得一插槽之控制權，但該邏輯分割區先前曾，進一步包含 ’供該複數個一 PCI配接器，進一步包含，供該複數個該控制權係該釋放之控制

1279691 案號 93105285 年 V· 修正六、申請專利範圍權。第57頁 41BM0401OTW -替換頁-110706. p t c