TWI279000B - Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation - Google Patents

Description

1279000 九、發明說明： 發明領域 本發明係關於生成窄寬PMOSFET(p-金屬氧化物半導體場效 電晶體）之製程，以降低負偏壓溫度不安定性 (NBTI/NBTS)。更特別地，本發明係關於一種用於窄寬PM0S 元件中，在STI(淺溝渠隔離）襯墊氧化後及該STI HDP填充 前，藉由植入F2以抑制負偏壓溫度不安定性之方法。 發明背景 # 當積體電路越來越複雜且其功能越來越大時，積體電 路中電晶體的所需密度已隨即增加。根據該積體電路之元 件比率，藉由降低設計係難以達到這些複雜積體電路之高 密度。反而，該元件大小必須需藉由一設計方式而減小， 且必須考慮該元件物理特性之可能改變。 在生產PMOSFET為電子元件之案例中，負偏壓溫度不 安定性（NBTI)係一限制因子，且必須考慮該PMOSFET之可 靠度範圍。NBTI之偏壓理由仍為未知，且有時使用旋鈕減 低NBTI係非常受限的。 已知氟可減低NBTI，然而，氟的導入係透過BF2來源 /排出自身排列植入物或一氟植入物至多矽閘極中。再 者，NBTI隨氟劑量改善，該氟劑量越高，NBTI的降低改 善越佳，至F 2的極限。 除了以上所述，事實上元件優化與製程相容性決定氟 的劑量，其可被用於NBTI改善。在此例中，氟劑量可容 許的改變係非常侷限的。可惜的是此一偈限嚴重地限制了 1279000 降低NBTI的能力。 然而一般相信在Si/Si〇2介面的氟會改善ΝβΤΙ的準確 性，不過，氟會自製備PM0SFET技術中之多矽閘極或來源 /排出擴散。因此，這些傳統技術於導入氟於⑴介面 的作用上，並不是报有效率。 美國專利5, 909, 622中揭露一種用於形成p—通道電晶 體的方法，其包含： 來源區 提供一矽基質，其具有以一閘極導體隔開之 與一排出區； 暴露該棑出區，該來源區與該開極導體至氮與氧環 、’凡，以形成一氮化氧化物； 二-角度植入一第一？型摻質於該來源區與該排出區 干’相對於該來源I雜出卩 度與70度之間 角度範圍係介於 沉澱—來源侧與排出側氧化物於該氮化氧化物上； 側氧==氧化物側面部分該來源側與排出 _ 一 作丨％ β呤脰之對立侧壁表面；以及 由該來源咖區與該排出區，其係藉 源與排出區上表之間隔部分且以垂直於該來 自該閑極導體侧面隔開上&化氧化物之該侧面部分 —合適之Ρ型植入.物係卯2。 美國專利㈠43,576中揭露—種形成應電晶體一部 1279000 分之方法，其係使用有角度的植入物，以於接觸孔中建立 M0S電晶體。該方法包含·· 沉殿-多晶石夕層於第—傳導型之一半導體基質上； 沉殿-介電層與-難炫金屬層於該多晶石夕層上； ，通過該姆金屬層、該介電層與該多晶抑形成 觸孔，以暴露該半導體基質之一部分； 除了垂直於-基質表面，以一^角度植入一換質， 二：侧孔的第一侧上該多晶石夕層下該半導體基質中 形成—弟一來源/耕出區，該第—來源/排出區具有專 形式與該第一傳導型對立； 專¥ 除了垂直於該基質表面，以一第二角度植入該 以於該接觸孔該第一側之— 曰 /、 導俨其所 U上。亥夕日日矽層下該半 第二來源/排出區’該第二來源/排出區 〃有傳¥形式與該第一傳導型對立； 移除該難熔金屬層；以及 形成一閘極電極於該接觸孔中。 該Ρ型摻質可為BF2。 美國專利Μ晴揭露—閘極電極層 入’其係彻—植人物特徵置換層。形成 緣的閑極場效電晶體（IGFET)之方法包含厂”絕 提供-閘極介電層於—下面的半導3體本體； 形成一閘極電極層於該閘極介電層上· 形成一置換層於該閘極電極層上，艰 換/閘極電極層； 成一結合的置 1279000 才 第材夤於該結合的置換/閘極兩 於至少該閘極電極層中形 楂中，以 及 竹貝之植入物特徵；以 移除該結合的置換/閘 域中形成-閑極電極。—域，以於剩餘區 一硼植入物步驟可利用BF2。 寸，rf專利6，m，715 _揭露—種在形成該閑極絕緣層 :糟形成多重植入物用於製造積體電路場體 方法。該方法包含·· 电日日te之 形成一第一光罩圖案，其包含第 基質之一面上； 、 透過該第-開口植入離子至該表面，以 積體電路 入物，其係自該面隔離； .形成胞埋的植 形成一第二光罩圖案於該第—開口中； 自該第-開π移除光罩 路基質之該表面之第二開π; 疋以積肢電 藉由透相第二開口植人料至該面，形成表面植入 物於該積體電路基質中，相鄰於該面；以及 形成-閘極絕緣層與—閘極電極於該第二開口卜 該Ρ型離子可為BF2。 *來H利6，14。，191揭露—種用於製造高效M〇sm 人末源/排出與閘極區之錢同時形成方法，t玄方法包含： =1 —堆疊於該基質上，與-第二堆疊於該基質 …、相對於該第—堆疊之間隔，該第—堆疊具有一第一 1279000 _一；第二間隔相鄰於該第-層，該第二堆疊具有― 乐-層與弟二及第四間隔相鄰於該第二層； 办成㈤極"電層於介於該第一與第二雄疊間之該 基質上； 形成-第-導體層於該閑極介電層； 形成-第-來源/排出區靠近該第一層，以及一第二 來源/排出區靠近該第二層；以及 移除該第一與第二層，且形成一第一接觸於該第一來 源/排出區及一第二接觸於該第二來源/排出區。 一料植入物之形成係利用BF,之一 p型摻質。 美國專利6，187,643 B1中揭露，—種簡化的半 =造過程，其利用低能量高傾斜角，以及高能量後閑 入L t人（順）。該植人物係數適用於使用BF2作為植 入物之製程。 但 ^知相餘相同通道長度的較寬通道元件，窄通道寬 具有較高的黯湖以，然而，對於此—問題尚益 1辦法。例如’㈣已知用於抑制nbti/nbts，盆奸 術植人物透過㈣/料過程將其導人。雖然倾 見的通道長度元件是足_，但是對㈣通 二!而;是不細。此部份而言，當閘極氧化物厚度 更騎’透過該來源/排出植入物所導 ;見，度元件是不物，更違論窄寬= 件。因此，需要製備窄通道寬度元件 、又 偏壓溫度不安定性之方法。 種降低負 10 1279000 發明内容本發明之一目的係提供一製程，用於窄寬度 PM0SFET元件中，以抑制負偏壓溫度不安定性 (NBTI/NBTS)。 本發明之另一目的係提供一製程，藉由使用侧壁氟植入， 以於窄寬度PM0SFET元件中抑制負偏壓溫度不安定性。 本發明之另一目的係提供一製程，其係在淺溝渠隔離（STI) 襯墊氧化後且STI HDP填充前，藉由導入侧壁氟植入以抑 制負偏壓溫度不安定性，其係藉由透過該STI襯墊植入氟。 ® —般而言，本發明係在STI襯墊氧化後且於STI HDP填充 前，藉由導入鼠而完成’以抑制NBTI /NBTS以及在該ST I 角增進閘極氧化。 圖式簡單說明 本發明可考慮附圖來了解，其中相似元件係藉由相似 數字來標示： 第一圖係說明窄寬度PM0SFET元件。 φ 元件符號說明 1 0氧化層 1 1矽結構 1 2氧化物 1 3氮化物層 較佳實施例之詳細說明 M0SFE1T元件的製造係廣為人知的。例如，M0SFET之 製造係藉由放置一未掺雜之多晶矽（polysi 1 icon)材質於 一薄閘極氧化物上，將其上之該多晶矽材質與閘極氧化物 圖案化，以形成一閘極導體，其具有來源/排出區相鄰且 於該閘極導體的對側。而後，該閘極導體與來源/排出區 ^79000 奋植入一不純的摻質所 排出區之該不純的摻質貝俜在例中用於形成該來源/ 通道）電晶體^n'型’所得之㈣係- 不純摻質材質係^型，：。另一方面，若該來源/排出 _ ^ 貝J 所件之 M0SFET # — pmdqpftv 通道）電晶體元件。 知pmosfet(p- 該間極導體與相鄰的穿 知之暖T /原/排出區之製造，係使用已 ，開口中，透過一場:二、=排出區-般形成 電3曰物之厗層。其中所形成之開口與 之間。-金屬的相互連接係妹由^! ^介於場氧化物區 石夕閘極導體，如同該w 豕乳化物結合至該多晶 路結構。 ⑽末源/排出區以完全形成-整體的電 道元電路係只利用n，道元件或-通 的讀可被形成，但是這歧元 巾㈣式 來源/排出不純的掺質。 不同的。如述，基於該 重要的是，藉由該製程，俅用一別p 通道元件與使用p—型摻 n— ’摻質以形成- 万命— 形成一 p一通道元件，其涉 母—種元件相關的特定問題。在每-種元件中，告排 度增加時，特定的製造問題與财的元件 ^ =因此，必須調整製程的參數與製程步驟 :=誤。由於每-種元件的特定問題，所以二； 乂驟與P-通道製程步驟不同。 例如，在腳ET中’依據結構的穩定度，負偏壓溫 12 1279000 因仍屬未 度不安定性（NBTI)係一限制因數。nbti的根本原 知〇 再者’使用$疋紐來降低NBTI是非常受限的。目前， 已知氟的導入如BF2透過來源/排出自身排列植入: 或至該多晶碎閘極中可降低NBTI。 在該多矽/二氧化矽介面上，該PM〇SFET的形成過輕 令，已發現有-門檻電壓偏移涵以及—負偏壓溫錢 力後該元件之退化，然而在一正偏壓溫度壓力下，依一功 率法則，AVth -ta，其中a 1/3。雖然不希望被理論= 束縛、，可相信的是在負偏壓溫度㈣過程中該門檀電塵偏 私係造成於該矽/二氧化矽介面而非閘極電晶體中。 在負偏壓溫度壓力中該Λνΐ±可被寫成如下： I AVth I =AVth0 · (t/104)a · expC-q/KT( ψ 〇-a . E/2))2 其中㈣-零場活化能量’且^係氧化^中 能量之獲得。 、，由先前的知識可知，對於相同的通道長度而言，窄通 這寬度PMOSFET A件較寬通道寬度元件受到更 NBTI/NBTS。確實的退化機制仍不清楚，且沒有已知的方 $可解hb 。然而’已知I已被使用之前的技術以 抑制該NBTI/NBTS。該方法中氟的使㈣透過來源/排出植 入將氟導入’例如其係利用肌植入物。習知系統使用肌 植=物對於較寬的通道長度元件是足夠好的，但對於窄通 迢i度兀件係不夠的。這是因為當閘極氧化物厚度越薄 13 1279000 . 時，即使是對於較寬的通道長度元件，透過來源/排出植 入物所導入的氟劑量是不夠的，更遑論窄通道寬度元件。 本發明提出一新的製程，以抑制負偏壓溫度不安定性 (NBTI/NBTS)於窄寬度PM0SFET元件中。此新製程使用一 側壁氟i植入’其中氟的導入係在該STI觀塾氧化之後且該 STI HDP填充之前。透過該STI襯墊之氟植入，有兩個目 的： 導入更多的氟，以抑制NBTI /NBTS，以及 • 在該STI角增進閘極氧化。 此方法中氟的導入有助於在窄寬度元件中降低 NBTI/NBTS，且較厚的閘極氧化物另有助於降低該 NBTI/NBTS，其係因為該電場較低。 更特別地，本發明之完成係藉由： 形成一淺溝渠隔離區於一基質中； 在該基質中一閘極氧化物上形成一閘極； _ 形成一襯墊層於該淺溝渠隔離區，且氧化該襯墊層以 形成一 STI襯墊氧化層； 以一大的傾斜角植入足量的F2至該ST I襯墊氧化層的 侧壁，在該STI F2植入層氧化層之高密度電漿填充後，以 影響負偏壓溫度不安定性之降低；以及 以一高密度電漿（HDP)填充，填充該STI F2植入結構， 以影響負偏壓溫度不安定性之降低。 請參閱第一圖，其說明該F2侧壁植入，其係在淺溝渠 隔離（STI)襯墊氧化後及STI HDP填充之前，以降低該窄 14 声9000 寬度PM0S元件中之NBTI。在該襯墊氧化層1〇形成後，箭 所指之h侧壁植入用以衝擊該窄寬度pM〇s結構，其 寸级為矽尨構1〗，一墊氧化物12與一氮化物層13。此製 程不需要額外的光罩且無副作用。可見該㈣通過該晶圓 之層狀植入。

么一已發現此方法所植入之氟亦有益於NM0SFET元件，其 ^藉由降低該窄寬度效應（當該門檻電壓閘極低如該通道 見度變小時，窄寬度效應是有效的）。

習用製程結合，使用 以得到更佳之NBTI 本發明之製程可被單獨使用或與 之氟植入係利用BFs來源/排出植入， 降低。 N个^用技錢用BF2植人於縣源⑽心以抑制 要之降低對於窄寬度元件是不夠的，需 物穩定度的_，本發明藉由層狀趣氟植人以 度兀件之ΝΒΤΙ係需要較低劑量的F2。 _見 雖然本發明以藉由詳細實施例說明，但是 =與改㈣殘離本發明之，請見明^專 利範圍。 “f 口月寻 15

Claims (1)

1279000 十、申請專利範圍： 1. 一種用於製造窄通道寬度PM0SFET元件之方法，降低負 偏壓溫度不安定性之改善，係藉由使用F2側壁植入，該方 法包含： a) 形成一淺溝渠隔離（STI)區於一基質中； b) 形成一閘極於該基質中之一閘極氧化物上； c )形成一襯墊層於該淺溝渠隔離區中，且將該概墊層氧 化，以形成一 STI概墊氧化物層； d) 以一大傾斜角度植入足量的F2於該STI襯墊氧化層之側 壁中，在該STI F2植入之襯墊氧化層之一高密度電漿填充 後，降低負偏壓溫度不安定性；以及 e) 自步驟d)以一高密度電漿（HDP)填充，填充該STI F2植 入之結構，以降低負偏壓溫度不安定性。 2. 如申請範圍第1項之方法，其中該基質係矽。 3. 如申請範圍第2項之方法，其中該襯墊氧化層係Si〇2。 4. 如申請範圍第2項之方法，其中該襯墊氧化層係SiON。 5. 如申請範圍第3項之方法，其中該高密度電漿（HDP)填 充係一 HDP氧化物填充。 6. 如申請範圍第4項之方法，其中該高密度電漿（HDP)填 充係一 HDP氧化物填充。 16 1279000 七、指定代表圖： (一) 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明：無 10氧化層 Π矽結構 12氧化物 131化物層

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 〇