1278805 . , % 玖、發明說明 (發月也明應故明：發明所屬之技術領域先前技術、内容、實施方式及圓式簡草說明） 【發^明所屬之^技術領域】 發明領域 本案是根據於2002年1月31日提出申請之日本專利案 5號N〇, 2002-024493並對其作優先權主張，其内容在此併 入作為參考。 發明領域 本發明是關於用於驅動顯示面板之電路，尤其是關於 10電路結構其能夠降低用於驅動（電漿顯示器，電致發光顯 示器，液晶顯示器（LCD)等作為電容載之）顯示面板之功率 消耗；並且是有關應用此驅動電路之顯示裝置。 相關技術說明 第15圖為方塊圖其概要顯示AC驅動式之三電極表面 15放電式電漿顯示面板，以及第16圖為截面圖用於說明於第 15圖中所示之電漿顯示面板之電極結構。在第15與η圖中 ，參考號碼207代表放電單元（顯示單元），21〇為後玻璃基 材、211與221為介電層、212為磷、213為阻隔突條、214 為位址電極（A1至Ad)、220為前玻璃基板，以及222為X電 20極（X1至XL)或Υ電極（Y1至YL)。請注意參考符號Ca顯示在 位址電極中相鄰電極之間之電容，且Cg顯示在相對電極 2 14中相對電極（X電極與Y電極）之間的電容。 電漿顯示面板201是由兩個基板構成：後玻璃基板21〇 與前玻璃基板220。在前玻璃基板222中設置X電極（Xi、 1278805 , - f t ’玖、發明說明 X2至XL)與Y電極（掃描電極：γι、γ2至γ4)其構成維持電 極（包括3US電極與透明電極）。 在後玻璃基板210中，此位址電極（A1、…至八旬以斗 是設置垂直交叉維持電極（X電極與γ電極）222。各顯示單 5元207由夾在χ電極與υ電極（即維持電極）之間區域中所形 成之此等電極產生放電發射光線，此顯示單元給予相同的 號碼（Υ1-Χ1、Υ2-Χ2…···）且與位址電極相交。 第Π圖為方塊圖其顯示於第丨5圖中所示之使用電漿顯 不面板之電漿顯示裝置之整體結構。其顯示用於顯示面板 10 之驅動電路之主要部份。 如第17圖中所示，此AC驅動式之三電極表面放電電 漿顯示面板是由顯示面板2〇1與控制電路205所構成，其藉 由從外部所輸入之介面信號而產生控制信號用於控制顯示 面板所用之驅動電路。此AC驅動式之三電極表面放電電 15 製顯示裝置亦由以下所構成：X共同驅動器（X電極驅動電 路）206、掃描電極驅動電路（掃描驅動器）2〇3、γ共同驅動 器204，.以及位址電極驅動電路（位址驅動器）2〇2，其藉由 來自控制電路205之控制信號驅動面板電極。 此X共同驅動器206產生維持電壓脈衝。γ共同驅動器 20 204亦產生維持電壓脈衝。此掃描驅動器2〇3獨自驅動與掃 描各掃描電極（Y1至YL)。位址驅動器202將對應於顯示資 料之位址電壓脈衝施加於各位址電極（A丨至Ad)。 控制電路205包括··顯示資料控制部件251，其接收時 脈CLK且顯示資料DATA並供應位址控制信號於位址驅動 1278805 ,
* V 玖、發明說明 器202 ;掃描驅動器控制部253，其接收垂直同步信號 Vsyiic與水平同步信號Hsync並控制掃描驅動器2〇3 ;以及 共同驅動器控制部件254其控制共同驅動器（χ共同驅動器 2〇6與Υ共同驅動器綱）。附帶說明，此顯示資料控制部件 5 251包括框記憶體252。 第18圖為圖式其顯示於第17圖中所示電漿顯示裝置之 驅動波形之例。它概要顯示對各電極之波形而主要在於： 整個寫入期間（Aw)、整個拭去期間（ΑΕ)、定址期間（add) 、以及維持期間（SUS :維持放電期間）。 1〇 在系18圖中，此直接涉入影像顯示之驅動期間為定址 期間ADD與維持期間SUS。此所顯示之像素是在定址期間 ADD遥出，且此經選出之像素被使得在下一個維持期間維 持光線之發射，以致於以預先設定之亮度顯示影像。請注 意第18圖顯示，當迅框（螢幕晝面）(frarne)是由多個次框（次 15 範圍）構成時在各次訊框中之驅動波形。 首先’在定址期間ADD將中間電位Vmy同步地施加於 所有的Y電極（Y1至YL)(其為掃描電極）。然後，此中間電 位-Vmy改變至改變至-Vy位準之掃描電壓脈衝，其依序地 施加於Y電極（Y1至YL)。在此時，將在Va位準之位址電壓 20 脈衝與將掃描脈衝施加於各Y電極同步。而施加於各位址 電極（A電極：A1至Ad)，因此在各掃描線上實施像素選擇 在隨後的維持期間SOS，將在+Us位準之共同維持電 壓脈交替地施加於所有的掃描電極（Y1至YL)與X電極（X1 1278805 玖、發明說明 至XL) ’因此允許先前選擇之像素維持光線之發射。藉由 此種連_施加脈衝而實施具有預先設定亮度之顯示。此外 ’當如同以上所示，藉由將驅動波形之一系列基本操作之 組合而控制發光的次數，亦可使得可以顯示變化的色調。 5 在此’整個寫入期間AW，在其中將寫入電壓脈衝施 加於面板之所有顯示單元，以啟動各顯示單元並將其顯示 特徵保持一致。此整個寫入期間AW是以規律之周期插入 。此整個拭去期間AE其中在新開始之用於影像顯示之定 址#作與維持操作之前，將拭去電壓脈衝施加於面板所有 10的顯示单元’因此拭去先前顯示之内容。 弟19圖為電路方塊圖顯示第17圖所示之使用於電漿顯 示裝置之1C之例。 例如，當驅動面板具有5 12個Y電極（γι至yl)，並且 連接至Y電極之驅動1C具有64位元之輸出時，則總共使用 15 八個驅動1C。通常，將此八個驅動1C分開並且安裝於多個 模組上，而在每個模組上安裝多個1C。 第1?圖顯示具有用於64位元之輸出電路（234 ·· 00T1至 OLr64)之驅動1C晶片230内部之電路結構。各輸出電路234 是以此方式構成：將高壓電源線VH接地線GND與介於其 20 間之最後輸出級（stige)之推挽式FET 2341與2342連接。此 驅動IC230更具有··邏輯電路233用於控制此兩個fET，位 移暫存器電路231用於選擇64位元所用之輸出電路，以及 鎖定電路232。 其控制信號是由以下所構成·用於位移暫存器2 3 1之 1278805 玖、發明說明 時脈信號CLOCK與資料信號DATA，用於鎖定電路232鎖定 "ί吕號LATCH ’以及用於控制閘極電路之選通信號stb。此 最後之級具有於第19圖中之CMOS結構（2341與2342)，但 亦可使用由具有相同極性之MOSFET所構成之圖騰極（t〇 5 tempole)結構。 其次，將說明上述驅動用1C晶片之安装方法之實例。 例如，此驅動式1C晶片是安裝於堅硬之印刷基板上，並且 此用於電力供應、信號，以及驅動式IC晶片輸出之墊（pad) 端子，以及在印刷基板上相對應之端子是藉由接線連接 10 (wire bonding)而連接。 此來自1C晶片之輸出線被拉出至印刷基板之終端表面 側以形成輸出端子。此等輸出端子藉由熱壓接合而連接至 撓性基板（在其上設有相同端子）以形成模組。在撓性基板 頂端設有用於連接至面板顯示電極之端子。此端子連接至 15面板顯示電極而使用於例如熱壓接合（therm〇c〇mpressi(>n) 〇 上述各電極（除了面板終端部份中之假（dummy)電極之 外）之所有的驅動端子對於直流電而言是對接地電位絕緣 ，且作為驅動電路之負載以電容阻抗占優勢。而使用功率 20復原電極對於它藉由共振現象在負載電容與電感之間作能 量傳送，而為人所知為用於降低電容負載之脈衝驅動電路 功率損耗之技術。此在第2〇圖中所示在日本專利公開案號 No.5-249916中所說明之低功率驅動電路是功率復原電路 之例子適用於例如位址電極馬區動電路之驅動電路，其中大 10 1278805 ., 玖、發明說明 幅改變負載電容’以便根據所顯示影像藉由彼此無關的於 電壓以驅動個別的負載電極。 在第20圖中所示之傳統例子中，此位址驅動IC丨2〇之 電力供應端子121是藉由使用具有共振電感器112p與112N 5之功率復原電路11 0而驅動，以便降低其功率消耗。此功 率復原電路110當在電漿顯示面板之位址電極中感應位址 放電時，此功率復原電路i 10輸出正常恆定位址驅動電壓 。然後，在位址驅動1C中輸出電路122之切換狀態改變之 别’此電力供應端子121之電壓被降低至接地位準。在此 1〇時’在功率復原電路110之共振電感管1121>與1121^，以及 在任何數目（例如，最大為n)之位址電極（其可以在高位準 驅動）之組合負載電容（例如，最大為CLXN)之間產生共振 ，以致於在位址驅動1C中輸出電路122之輸出元件中之功 率消耗大幅降低。 15 在傳統之驅動方法中，其中位址驅動1C之電力供應電 壓保持恆定，此在切換之前與之後在負載電容器€乙中所儲 存能量之整個改變數量是消耗於充電/放電電流通路中電 阻阻抗的部份中。當使用電力復原電路i 10時，此儲存於 負載電容器（其具有位址驅動電壓之中間電位，而為輸出 20 電壓之共振中心）中之潛在能量數量是作為參考，其藉由 功率復原電路110之共振電感器112P與112N而維持。在輸 出電路之切換狀態改變之後而當電力供應電壓是在接地電 位，此位址驅動1C之電力供應電壓經由共振再度提升至正 常恆定驅動電壓，以致於功率消耗降低。 1278805 玖、發明說明 此外，另一種降低電容負載之脈衝驅動電路功率消耗 之技術是於第21圖中所示，在未公佈之日本專利申請案號 2000-301015號中所描述之電容負載驅動電路。於此電路 中，電力是分配於功率分配器3〇，其由電阻器與恆定電流 5電路所構成以降低驅動電路3中驅動元件6之功率消耗。這 是根據昆原理：亦將此流經驅動元件6之驅動電流送至串 聯之功率分配器30，以致於功率消耗是以對應於其間之電 壓为配比率之分配比率而分配。此外，藉由將驅動電源^ 增加或降低η級而可以將由驅動電源丨供應至驅動電路3之 10功率以及在驅動電路3中各部份之功率消耗減少至n分之一 。相較於以上說明之功率復原技術，它無須引發顯示高Q 之共振現象，因此可以高速驅動大負載電容器5，而將在 驅動電路3中驅動元件6之功率消耗降低至相同位準，其導 致之優點為可以大幅降低電路之成本。 15 此在以上所說明於第20圖中所示之傳統驅動電路，其 用忍在於經由共振現象之使用而降低功率消耗，但卻存在 此問題，即此功率降低之效果會大大地降低，這是由於最 近的電漿顯示面板具有較高的解析度與較大的尺寸。如果 將此驅動電路之輸出頻率增加以響應較高之解析度，則必 20須將用於上述共振的時間縮短，以維持電漿顯示面板之控 制表現。在此時只須將功率復原電路令所提供共振電感之 值變得較小，其減少由於共振之Q的減少所產生功率降低 之效果。此外，即使隨著螢幕變得較大而使得位址電極之 寄生電容增加，但上述功率降低之效果減少，這是由於上 12 1278805 玖、發明說明 述共振電感值減少以防止上述共振時間之增加。此外，當 驅動電路之輸出頻率增加，則由高壓脈衝驅動此電漿顯示 面板之次數亦增加，這增加了功率消耗並且在（此驅動IC) 之驅動電路令造成發熱的大問題。 5 而且在於第21圖中所示之電容負載驅動電路中，在其 中使用Θ率分配方法，如果可以從驅動電源1供應至驅動 電路3之電力進一步減少，則可以將包括功率供應電路之 整個系統中所發之熱減少，這使得可以更一進降低成本。 如果此驅動電路3之功率消耗不能足夠地降低，則在 10顯示器中各部份之散熱成本與零件成本會增加。此外，可 能產生此種情形，其中此顯示裝置所發射光線之亮度是受 限於此裝置本身之散熱限制，或此扁平面板顯示器減小尺 寸之優點無法充份地實現。 【發明内容I 15 發明概要 有鑒於習知技術之上述之問題，本發明的目的是提供 一種顯示面板驅動電路，其可以降低驅動電路中之功率消 耗（發熱），而且防止顯示器各部份成本增加，並提供使用 顯示面板驅動電路之顯示器裝置。 2〇 根據本發明之觀點，此所提供之顯示面板驅動電路包 括··用於連接至顯示面板之多個第一電極與第二電極用 於驅動第一電極之第一驅動電路；以及用於驅動第二電極 之第二驅動電路。將此第二驅動電路連接用於驅動多個第 二電極之所有或一部份，或將它中斷以增加輪出阻抗。 13 1278805 玖、發明說明 將第二電極之全部或一部份控制成中斷狀態，以致於 可以將存在於顯示面板中之寄生電容從第一驅動電路之負 載電容中去除。以此減少負載電容之效果，可以降低第一 負載電路之功率消耗。 5 根據本發明之另一觀點，此所提供之顯示面板驅動電 路包括：能夠供應電壓之電源；用於輸出從電源供應電壓 之輸出端子；以及連接介於電源與輸出端子之間之第一切 換元件，其能作雙向導電且具有對至少一方向電流切換之 功能。 1〇 由於此第一切換元件具有對至少一方向電流之切換功 能以及雙向導電之功能，所以可以減少切換元件之數目， 因此可降低電路成本。 I佩不赞明逛有另一觀點，此所提供之顯示面板驅動 電路匕括連接至電源之共同切換元件，經由共同切換元 件串聯介於電源與參考電位之間之第一與第二切換元件； 連接介於弟-與第二切換元件之間之第一輸出端子；與第 …及第-切換7L件並聯，且經由共同切換元件而串聯介於 電源與參考電位之間之第- 、 與第四切換元件；連接介於第 —人第四切換元件之問夕贷一 苐一輸出端子；以及控制電路。 此控制電路將此共同切 路 一 、凡件斷開（〇per)，經由第一盥笛 三切換元件從第一輸出 ，、第 而子輸出第二輸出端子電壓 然後經由共同切換元件蛊 电&並且 出電源之電壓。 〃切換元件從第-輪出端子輪 15 20 以此由控”路之控制.在讀^第二輪出端子改 14 1278805 ,、. 玖、發明說明 變至第一輪出端子時，此連接至第二輸出端子之負載電容 卯中所充电之電荷可以被重新使用。這在當輸出改變時可 以減少由電源供應之能量，因此降低功率消耗。 根據本务明另一觀點，此所提供之顯示面板驅動電路 5包括··能夠提供電壓之電源；連接至電源之第一切換元件 ;經由第一切換元件能夠輸出電源之電壓之多個輸出端子 ;連接介於電源與多個輸出端子之間之多個第二切換元件 ’·以及共振電路。此共振電路設有多個第二切換元件_之 各-或多個第二切換元件，並且包括可連接至參考電位之 10共振電感器與電容器，並且所設共振電路之數目大於第一 切換元件之數目。 〃此共振電路設有一或多個第二切換元件，以致於可將 第二共振電路之接線長度縮短，並且可以減少共振電流通 15路之寄生電感。此由於Q值的增加所產生功率復原效率之 15改善，其導致實現具有減少共振週期與降低功率消耗之高 速驅動。此外，藉由減少對於共振具有微小影響之第一切 換7C件之數目而可以降低電路成本。 圖式簡單說明 第1圖為方塊圖，其顯示根據本發明第_實施例之電 第2圖為電路圖 動IC之電路結構； 第3圖為電路圖 第4圖為電路圖 其顯示根據本發明第一實施例之驅 其顯示驅動I c之另一電路結構丨 其顯示Y電極驅動電路（包括掃描驅 15 1278805 玖、發明說明 動模組與Y共目驅動器）之例； 第5圖為電路圖顯示根據本發明第二實施例之位址驅 動器之結構； 第6圖顯不第5圖中位址驅動器之更特殊之電路； 5 第7圖顯示切換控制與相對應電壓波形之例； 第8A至8C圖顯示在第6圖中驅動電路，M〇SFET，以 及二極體之特殊結構； 弟9圖顯示第6圖中位址驅動器之另外電路之例； 第10圖顯示第6圖中位址驅動器之還有另外電路之例 10 ； 第11圖顯示使用功率復原電路之驅動電源之結構之例 第12 A與12B圖顯示根據本發明第3實施例之位址驅動 器與其波形結構之例； 15 第13圖顯示由MOSFET所構成在第12A圖中開關之例 第14圖顯示根據本發明第四實施例之位址驅動器之結 構之例； 第15圖為AC驅動型式之表面放電式電漿顯示面板之 2〇 扁平概要圖式； 第16圖為AC驅動型式之表面放電式電漿顯示面板之 截面圖式； 第1 7圖為方塊圖其顯示AC驅動式之用於表面放電式 電漿顯示面板之驅動電路； 16 1278805 ·,, 玖、發明說明 第18圖為波形圖，其顯示aC驅動式之表面放電式電 漿顯示面板之驅動電壓波形； 第19圖為電路圖，其顯示驅動之電路結構； 第20圖為方塊圖，其顯示使用功率復原方法之用於傳 5 統電漿顯示之驅動電路之例；以及 第21圖為方塊圖，其顯示使用功率分配方法用於電漿 顯示之驅動電路之例。
C實施方式I 較佳實碑例之詳細說明 10 <第一實施例〉 第1圖顯示根據本發明之第一實施例之電漿顯示裝置 整體結構之方塊圖。此電漿顯示裝置可以降低面板驅動電 路之負載電容。此電漿顯示裝置由以下所構成··電漿顯示 面板201 ;控制電路205其藉由從外部輸入之介面信號形成 15 控制信號’用於控制顯示面板之驅動電路；X共同驅動器 (X電極驅動電路）206奇與206偶；掃描電極驅動電路（掃描驅 動為）203奇與203偶，Y共同驅動器204奇與204偶、用於藉由 來自控制電路205之控制信號以驅動面板電極；以及位址 電極驅動電路（位址驅動器）202。 20 X共同驅動器206奇與206偶產生維持電壓脈衝。此等γ 共同驅動^§ 204奇與204偶亦產生維持電壓脈衝。此等掃描驅 動器203奇與203偶獨自地驅動與掃描各掃描電極（γι至yl) 。位址驅動器202對各位址電極（A1至Ad)施加對應於顯示 資料之位址電壓脈衝。 17 1278805 玖、發明說明 控制電路205包括··顯示資料控制部件251、掃描驅動 為'控制部件253、以及共部驅動器控制部件254。此顯示資 料控制部件2 51接收時脈並顯示資料D ΑΤΑ且供應位址控制 4吕號給位址驅動器202。掃描驅動器控制部件253接收垂直 5 同步仏號从叮以與水平同步信號Hsync並控制掃描驅動器 203*與203偶。共同驅動器控制部件254接收垂直同步信號 Vsync與水平同步控制信號HSync並控制共同驅動器（X共同 驅動器206奇與206偶以及Y共目驅動器204奇與204偶）。附帶 說明，此顯示資料控制部件251包括框（frame)記憶體。 10 電漿顯示面板201包括放電單元（顯示單元）2〇7並具有 如於第15與16圖中所示之結構。電漿顯示裝置之驅動波形 與於第18圖中所顯示者相同。 掃描驅動器包括用於電漿顯示面板2〇丨之奇數線路之 掃描驅動模組203奇，以及用於偶數線路之掃描驅動模組 15 203偶。此等掃描驅動器在驅動系列之定址期間ADD(第18 圖）各對奇數線路與偶數線路施加掃描脈衝，以防止由相 鄰線路之間之干擾所造成位址控制故障之發生。例如，在 可數線路被掃描之後掃描脈衝立刻在偶數線路之間移轉， 並且從位址驅動器2〇2之輸出與此操作同步。此外，在第1 20圖的情形中，將四個掃描驅動IC (IC/至IC4以及ic5至ic8) 各安裝在用於奇數線路與偶數線路之掃描驅動模組2〇3奇與 203偶上。在八個掃描驅動IC之間，其中之位移暫存器串聯 以私轉對應於掃描脈衝之資料信號。由於此項操作而須要 兩種型式之γ共同驅動器：用於奇數線路之驅動器2〇4奇與 18 1278805 ， 玖、發明說明 用於偶數線路之驅動器204偶。同樣地須要兩種型式之X共 同驅動器：用於奇數線路之驅動器2〇6奇與用於偶數線路之 驅動器2 0 6偶0 在用於X電極與Y電極之驅動電路中，藉由將其中之 5 驅動元件中斷而使得阻抗增高且降低位址驅動器202負載 電谷因此可以降低功率消耗。例如，在γ共同驅動器2〇4奇 與204偶以及X共同驅動器2〇6奇與2〇6偶中，當奇數線路被驅 動元件之控制中斷定址時，則用於偶數線路之驅動器被帶 至高輸出阻抗狀態；當偶數線路被驅動元件之控制中斷定 10址時，則用於奇數線路之驅動器被帶至高阻抗狀態。不用 說’此等驅動元件被帶至上述之高輸出阻抗狀態之前與之 後’它們必須被適當地控制以便控制作為目標之X電極與 Y電極之驅動電位。 然而，當位址驅動器202之輸出改變時，此等X電極與 15 Y電極較佳可能在上述高輸出阻抗狀態。因此，即使在用 方；可數線路或偶數線路（包括被施加掃描脈衝的線路）的驅 動器中，則對於未被施加掃描脈衝之各線路或包括此線路 之各模組或撓性基板，其驅動電路被帶至高阻抗狀態。其 細節將參考第2圖隨後說明。 20 在此，將控制信號至Y奇4以及Yq至ΥίΜ輸入至如 第1圖所示安裝於掃描驅動器203奇與203偶上之八個驅動1(： ’以致於此等1C可以被控制至用於各ic之上述高輸出阻抗 狀態。 弟2圖顯示在掃描驅動器203奇與203偶中驅動IC230之内 19 1278805 玖、發明說明 部電路之電路圖之例。在人共同驅動器206奇與206偶中驅動 1C之電路結構與此相同。驅動IC230具有用於64位元之輸 出電路234(0UT1至OUT64)。此輸出電路234連接至具有在 其間最後輸出級之推挽式FET2341與FET2342之高壓電源 5 VH與接地電位GND。此驅動IC230更具有：用於控制此兩 個FET之邏輯電路233，用於選擇64位元所用之輸出電路之 位移暫存器電路231，以及鎖定電路232。 它們的控制信號由以下所構成：用於位移暫存器23 1 之時脈信號CLOCK與資料信號DATA，鎖定電路232之鎖定 10 信號LATCH、用於邏輯電路之電源Vcc，以及用於控制閘 電路之選通信號STB與三態控制信號TSC。 此位移暫存器23 1接收資料信號DATA並將它位移進入 64位元之資料中。此閂鎖232鎖定位移暫存器231之輸出， 並輸出64位元之資料OT1等。 15 此負的及（NAND ··反及）電路2345接收輸出資料OT1與 選通信號STB並輸出負的及（AND)信號。邏輯反（NOT)電路 2346輸出反及（NAND)電路2345之輸出之邏輯反相資料。 此負的或（NOR :反或）電路2347接收及（NOT)電路2346之 輸出與三態控制信號TSC並輸負的或（〇R)信號。此反或 20 (NOR)電路2349接收三態控制信號TSC與反及電路2345之 之輸出並輸負的或（OR)信號。 此η-通道金屬氧化物半導體（MOS : matal oxide sami-conduitor)場效應電晶體（frill-effect transistor)2348 具有： 連接至反或（NCR)電路2347之輸出之閘極，與連接至接地 20 1278805 玖、發明說明 (SND)之源極。電阻器2350是連接介於η-通道MOSFET 2348之汲極與Ρ-通道MOSFET 2341之閘極之間。電阻器 2351是連接介於Ρ-通道MOSFET 2341之閘極與高壓電源 VH之間·。P-通道MOSFET 2341具有：連接至高壓電源VH 5 之源極與連接至輸出線路OUT1之汲極。此n_通道MOSFET 2342具有：連接至反或（NOR)電路2349之輸出之閘極，連 接至接地（GND)之源極，以及連接至輸出線路OUT1之汲極 。二極體2343具有：連接至輸出線路OUT1之陽極，與連 接至高壓電源VH之陰極。二極體2344具有：連接至接地 10 (GND)之陽極，與連接至輸出線路OUT1之陰極。雖然，以 上已經說明64位元中之一位元，但其他位元之電路具有相 同的結構。 當將於第18圖中所示之驅動波形施加於電漿顯示面板 時，使得此掃描驅動器在定址期間ADD中具有高輸出阻抗 15 ，亦使此X共同驅動器具有高輸出阻抗。然而，用於被施 加掃描脈衝線路之掃描驅動器與X共同驅動器是以低輸出 阻抗驅動。 此三態控制信號TSC是被帶至高位準，因此將在各電 路塊（block)之高側驅動元件2341與低側驅動元件2342中斷 20 。因此，如果將驅動電路之輸出阻抗控制用於各掃描驅動 203奇與203偶，則應使得用於安裝在各模組203奇與203偶上 所有的驅動1C之三態控制信號TSC為共同。在一種情形中 其中只有此等驅動IC(其未驅動施加了掃描驅動器203奇與 203偶之掃描脈衝之線路）以及其相鄰電路被使得具有上述 21 1278805 . I f 玖、發明說明 之高輸出阻抗。將此等具有不同時間的三態控制信號輸入 用於各驅動1C。 弟3圖顯示驅動JC 230之另外電路例子。在此驅動JC 230中’ ·只有施加了掃描驅動器203奇與2〇3偶之掃描脈衝之 5線路以及其相鄰之線路可以低輸出阻抗驅動，以便以最大 可能地降低位址驅動器2〇2之負載電容（第1圖）。將會說明 與第2圖中電路之點差異。 位移暫存器231是66位元之位移暫存器。閂鎖232是66 位几之閂鎖。反及（NAND)電路2342接收輸出資料〇丁2與 10 〇T3並且輸出負的及（AND)信號。反或（N0R)電路2353接 收反及（NAND)電路2352之輸出與反及（NAND)電路2345之 輸出並輸出負或（〇R)信號。反或（N〇R)電路2347接收反或 (NOR)電路2353之輸出與三態控制信號TSC並輸出負或 (OR)信號至MOSFET 2348之閘極。藉由三態控制信號Tsc 15將所有的輸出控制成具有高的輸出阻抗，並且除了掃描脈 衝輸出端子與其相鄰之端子是被強制控制具有高輸出阻抗 。在第3圖中顯示驅動IC的電路例子，其中只有掃描脈衝 輸出端子與其鄰近端子至少之一可以使得具有低輸出阻抗 。然而，不用說熟知此技術人士可以容易找到除了第3圖 20中所顯不電路例子以外的方法以實現此功能，例如使用在 控制電路中之依序電路用於驅動元或添加對應於輪出阻广 狀態之位移暫存器。 第4圖顯示γ電極驅動電路之例，其包括如第1圖中所 示之掃描驅動模組203奇與203偶以及Y共同驅動器2〇4奇與 22 1278805 . 玖、發明說明 2〇4偶。當將於第1 8圖中所示之驅動波形實際上應用於電漿 顯示面板時，使得此Y電極驅動電路在定址期間ADD中具 有高輸出阻抗。然而，此掃描脈衝所施加之Y電極驅動電 路與X電極驅動電路（此X共同驅動器）是在低輸出阻抗驅動 此後，所有或各掃描驅動模組203奇與203偶將稱為掃描 模組203，所有或各Y共同驅動器204奇與20“將稱為Y共同 驅動器204。所有或各X共同驅動器206奇與206偶將稱為X共 同驅動器206。
10 首先說明掃描驅動模組203之結構。此η-通道MOSFET 2341具有：寄生二極體203Η、連接至驅動電路2012輸出之 閘極、連接至輸出端子OUT之源極，以及連接至電極端子 VH之汲極。寄生二極體具有：連接至MOSFET 2341/源極 之陽極，與連接至MOSFET 2341汲極之陰極。此η-通道 15 MOSFET 2342具有··寄生二極體203L、連接至驅動電路 2013之輸出之閘極，連接至參考端子VGND之源極，以及 連接至輸出端子OUT之汲極。寄生二極體203L具有：連接 至MOSFET 2342源極之陽極，與連接至MOSFET 2342汲極 之陰極。雖然，以上已說明用於一位元之輸出端子OUT之 20 電路，用於其他位元輸出端子之電路具有相同的結構。 其次，說明Y共同驅動器204。此η-通道MOSFET 2001 具有連接至電源端子VH之源極’與連接至節點N1之汲極 。此n_通道MOSFET 2011具有：連接至節點N3之源極，與 連接至參考端子VGND之汲極。N-通道MOSFET 2002具有 23 1278805 玖、發明說明 :連接至參考端子VGND之源極，與連接至節點N1之汲極 。電源Vs具有：連接至節點N1之正極，與連接至接地 (GND)之負極。電源Vmy具有：接地（GND)之正極、與連 接至節點N2之負極。電源Vy-Vmy具有：連接至節點N2之 5 正極，與連接至節點N3之負極。 η-通道MOSFET 2003具有：連接至接地（GND)之汲極 ，與連接至二極體2004陽極之源極。二極體2004之陰極連 接至電源端子VH。二極體2005具有：連接至電源端子VH 之陽極，與連接至η-通道MOSFET 206汲極之陰極。 10 MOSFET 2006之源極連接至接地（GND)。 此η:通道MOSFET 2043具有··連接至接地（GND)之汲 極，與連接至二極體2044陽極之源極。二極體2044之陰極 連接至參考端子VGND。二極體2007具有：連接至參考端 子VGND之陽極，與連接至η-通道MOSFET 2008汲極之陰 15 極。MOSFET 2008之源極連接至接地（GND)。 此η-通道MOSFET 2009具有：連接至節點N2之汲極， 與連接至二極體2010陽極之源極。二極體2010之陰極連接 二極體2042之陽極。此η-通道MOSFET 2041具有··連接至 二極體2042陰極之汲極，與連接至節點N2之源極。 20 在定址期間ADD中（第1 8圖），此Y電極驅動電路所有 的輸出端子被帶至Vmy位準（除了 一個輸出端子（在輸出位 準Vy)其施加掃描脈衝至Y電極線路。當位址電極面對在電 漿顯示面板中Y電極之電壓降低時，此Y電極驅動1C 230被 使得具有如於第2圖與第3圖中所示之高輸出阻抗，以致於 24 1278805 ·. 玖、發明說明 可以降低位址驅動器202之功率消耗。然而，當位址電極 之電壓上升時不可能維持高輸出阻抗，因為電流流經二極 體203H(其與安裝在掃描驅動模組203上Y電極驅動1C中高 側輸出元件2 3 41並聯），而會增加位址驅動電路之功率消 5 耗。 如杲此高側輸出元件2341是MOSFET，則此並聯之二 極體203H對應於介於其汲極與源極之間的寄生二極體。即 使如果此高侧輸出元件2341是MOSFET以外之，，絕緣閘極雙 載子電晶體”或雙載子電晶體，則上述之所關切問題仍然 10存在，其在掃描操作模式以外的時間變成為須要，是通常 被添加至二極體203H的位置中。因此，在此情形中，在γ 共同驅動器204中之驅動元件中，此驅動元件2〇4丨與導電 二極204?串聯，此二極體具有與並聯二極體2〇3h對於在掃 描驅動模組203中輸出元件2341相同的方向，而至少當位 15址輸出在定址期間add中上升時被控制至中斷狀態。因此 ，完全使得此Y電極驅動電路之輸出阻抗具有在定址期間 ADD中之高阻抗，以致於可以將位址驅動器2〇2之功率消 耗以最大的方式降低。 而且在此種情形下驅動電極之例中，其中形成如第18 20圖中所示之驅動波形，在此情形中難以維持高輸出阻抗， 因為輸出電流經由二極體203L流出（此二極體與低側輸出 元件2342並聯）。而在此時不用說可以有效地將驅動元件 2043(其連接至具有在γ共同驅動器204中相同方向之導電 二極體2044)控制至中斷狀態。 25 !278805 * < 玖、發明說明 如同以上說明，位址驅動器2〇2驅動位址電極，γ共同 驅動器204、掃描驅動器2〇3驅動γ電極，以及χ共同驅動 器206驅動X電極。此等χ電極與丫電極是顯示器放電電極 。顯示器放電電極驅動器包括：Υ共同驅動器2〇4、掃描動 5器2G3，以及X共同驅動器施。此γ電極為掃描放電電極 ，且Υ共.同驅動器204與掃描驅動器203為掃描放電電極驅 動器。 當位址驅動器202驅動位址電極時（如第2圖中所示）， 此顯示放電電極驅動器被連接以驅動所有受個顯示放電電 1〇極，或被中斷以致於輸阻抗上升。此外，如第3圖中所示 ，此顯示放電電極驅動器被連接以驅動此多個顯示放電電 極之一部份，或它被中斷以致於輸出阻抗增加。在此時γ 電極驅動器203與204將Υ電極（其被施加掃描脈衝）帶至連 接狀態，且將未施加掃描脈衝之γ電極帶至連接狀態或中 斷狀態，此X共同驅動器206將各線路控制成對應於¥電極 驅動器203與204之相同的狀態。 將此等顯示放電電極之全部或一部份控制成中斷狀態 ’因而去除在顯示放電電極與位址電極之間之寄生電容（ 其存在於顯示面板中，而來自位址驅動器之負載電容）。 2〇以此減少負載電容之效應，可以降低位址驅動器之功率消 耗。· <弟—貫施例〉 第5圖顯示根據本發明第2實施例之位址驅動器2〇2之 、、、。構。雖然在第21圖中使用兩驅動元件6與7，在第5圖中 26 1278805 嫌 癱 玫、發明說明 位址驅動中是使用單一驅動元件6，以致於可以降低功率 消耗（發熱）而同時削減電路成本。 在驅動電源1中，參考端子9是連接至參考電位（接地）4 。驅動電路3具有··驅動元件6，連接至驅動電源丨之電源 5端子11之電源端子8，以及連接至電漿顯示面板201位址電 極之輸出端子10(第1圖）。電阻2與電容5是位址電極之電阻 與電谷’並且各具有電阻值RL與電容值CL。 適當而言，例如是驅動電極的負載其用於像是電漿顯 示面板之扁平顯示面板具有結構，其中寄生電容與寄生電 10阻並非集中而是分散。在此，當介於此分散電阻2之兩個 終端之間之電阻值為RL時，假設電流從輸出端子1〇侧均勻 地漏至寄生電容5，並且在電極之尖端變為零，則有效電 極電極值Ra變成為在此電阻器兩端之間電阻值的三分 一。並不使用在一般推挽式電路結構中所使用之兩個元件 人7(弟21圖）’但只使用驅動元件6作為在驅動電路3之驅 動疋件。在此，藉由使用單一之驅動元件或組合電路（由 驅動元件與如同驅動元件6之另外元件構成）而實現用於電 流之至少一方向與兩方向傳導功能之切換功能。 在此情況之驅動電流（其在當此電流由驅動電路3在增 2〇加電容值01^之負載電容器5之增加電壓之方向中驅動時流 動）由驅動電源經由驅動電路3中之驅動元件（其顯示電阻值 Ra)而流至分散電阻器2。此外，驅動電流（其在當藉由降 低驅動電源1之輸出電位而降低驅動電路3之電源端子8之 電位而降低負載電容5之電壓時流動）經由驅動元件6(具有 27 1278805 .. 玖、發明說明 雙向傳電特徵）與驅動電源1而流入於參考電位4中。在此 時’藉由將驅動元件6之導電阻抗降低低於驅動電源1之輸 出阻抗以及低於上述之有效電極阻抗值RL時，則可以降低 在驅動元件6中之功率消耗。藉由將功率復原電路或多級 5增壓/降壓電路應用至如上說明之驅動電源1，而可進一步 地減少在驅動元件6中之功率消耗。 第6圖顯示在第5圖中位址驅動器之更特殊之電路。驅 動1C 37對應於第5圖中之驅動電路3。功率分配器3〇例如 是電阻器，並且連接介於驅動IC 37之電源端子8與驅動電 10源1之電源端子11之間。由於功率分配器30是形成於驅動 1C 37之外，可以降低驅動1(： 37中之發熱值，並可削減用 於驅動1C 37散熱之成本。 其今’說明驅動電源1之結構。電源4丨具有：連接至 電源40負極之正樣，與連接至接地之負極。開關42是連接 15介於電源40之正極與電源端子11之間。開關43是連接介於 電源40之正極與電源端子u之間。開關料是連接介於接地 與電極端子11之間。 現在大體說明驅動IC 37之結構。此p_通道m〇SFEt 61具有·寄生二極體6〇2、連接至驅動電路6〇〇之閘極，連 20接至電源端子8之源極，以及連接至輸出端子10之汲極。 寄生二祛體602具有··連接至MOSFE1T 601汲極之陽極，以 及連接至M0SFET 001源極之陰極。備製了如同位址電極 相同數目的輸出端子1 〇並連接至外部的位址電極。各位址 電極具有電阻2與電容5。各輸出端子10是連接至如以上說 28 1278805 .. 玖、發明說明 明之相同電路。 第7圖顯示控制開關42至44與開關（m〇SFET)601以及 電壓V8波形之例。電壓V8是電源端子8之電壓波形。 在時間tl之前，開關42為導通（on)且開關43與44為切 5 斷（off)。電壓V8是在Va。 其次，在時間tl，開關42與44為切斷且開關43為導通 。電壓V8降低至Va/2。 然後，在時間t2，開關42與43為切斷且開關44為導通 。電壓V8降低至0V。 1 〇 ，隨後，在時間t3，開關42與44為切斷且開關43為導通 。電壓V8上升至Va/2。 然後，在時間t4，開關42為導通且開關43與44為切斷 。電壓V8上升至Va。 其次說明在開關（MOSFET)601與輸出端子1〇之電壓之 15間之關係。在時間t2之前，開關601可以為導通（on)或切斷 (off)。在時間t2以及之後，當開關601導通時從輸出端子1〇 輸出電壓Hi。電壓Hi與電壓V8相同。另一方面，當開關 601切斷時，從輸出端子10輸出電壓。。電壓L〇s〇v。輸 出端子10之電壓對應於第18圖中位址電極之電壓波形。 20 在第6圖中具有寄生二極體602，此在驅動1(： 37中之 單一驅動元件601對於在從電源端子8至輸出端子〗〇方向中 之電流具有切換功能，並且對於相反方向中之電流具有傳 導功能。雖然P-通道M0SFET 601使用作為在第6圖中之驅 動元件，如同第9圖中所示，亦可以相同的方式應用 29 1278805 玖、發明說明 MOSFET 603在其上二極體602為寄生。此外，如同於第π 圖中所示對於IGBT 608二極體609是以並聯方式新加入’ 亦可使用雙載子電晶體等。 在第6圖中，此驅㈣37是經由功率分配器3〇由具有 5兩級電壓升/降功能之驅動電源/驅動’且電源端子8之電位 在從接地至電極驅動電壓之範圍内改變。第1〇圖顯示在驅 動電源1中兩級電壓升/降電路之電路結構之例。 在第10圖中說明驅動電源/之結構。此11_通道撾〇卯£丁 45對應於開關42(第6圖）且具有··連接至電源端子u之源極 10 ，與連接至電源40正極之没極。η-通道MOSFET 48對應於 開關44(第6圖）並具有：連接至接地之源極，與連接至電源 端子11之沒極。 其次’將說明對應於開關43(第6圖）之結構。η-通道 MOSFET 46具有：連接至電源40負極之源極，與連接至二 15 極體49陰極之汲極。二極體49之陽極連接至電源端子η。 η-通道MOSFET 47具有：連接至電源端子^之源極，與連 接至二極體50陰極之汲極。二極體5〇之陽極連接至電源40 之負極。 由於上述之MOSFET在驅動電源1中具有導通一電阻 20 ，它們具有在第6圖中功率分配器30之功能。 第11圖顯示使用功率復原電路之驅動電源11 〇之結構 之例。此功率復原電路可以降低功率消耗。P-通道 MOSFET 113P具有：連接至正電位Va之源極，與連接至電 源端子111之汲極。η-通道MOSFET 113N具有··接地之源 30 !278805 ‘ . 玖、發明說明 極’與連接至電源端子ill之汲極。電感器112p是連接介 於二極體115P之陰極與電源端子ill之間。p_通道MOSFET 114P具有：連接至二極體Π5Ρ之陰極之没極，與連接至電 容器116苐一電源之源極。電容器116之第二電極接地。電 5 感器112N是連接介於二極體115N之陽極與電源端子m之 間。η-通道MOSFET 114N具有連接至二極體U5N之陰極之 汲極，與連接電容器116第一電極之源極。 然後說明驅動電源（功率復原電路）11〇之操作。此驅動 電源110可以產生與第7圖中電壓V8相同的電壓。在時間ti 10 之前’ FET 113P為導通，且FET 113N、114N與114P為切 斷。在此時電壓V8為Va。其次，在時間tl FET 114N為導 通且FET 113P、113N與114P為切斷。在此時由於電感器 112N與電容器116之LC共振，電容器116充電且功率復原 以致於電壓V8降低。然後在時間t2、FET 113N導通且FET 15 113P、114P以及114N切斷。在此時電壓V8成為0V(接地） 。其次在時間t3 ’ FET 14P導通且FET 113P、113N以及 114N切斷。在此時電壓V8上升。然後在時間t4、FET Π3Ρ 導通且FET 113N、114P與114N切斷。在此時電壓V8成為 Va。 20 第8 A至8C圖顯示第6圖中驅動電路600、FET 601與二 極體602之特殊結構。在第6圖中，連接至電源端子8之高 壓電路在許多情形中使用作驅動電路600，以便將FET 601 (此驅動元件）在寬度範圍之電位保持於導電狀態與中斷 狀態中。因此，於第8A至8C圖中顯示例子，其中驅動電 31 1278805 r « 玖、發明說明 路600疋由低壓電路構成，以便降低驅動電路之電路成 〇 在第8A圖中，從驅動電路6〇5輸出控制電壓（此電路由 低成本與低崩潰電壓元件構成），其經由切換電路6〇6施加 5於驅重力元件601之閘極。當驅動元件6〇1之狀態藉由將切換 電路606 ▼至導電而控制，並且此後切換電路6〇6被中斷， 控制電壓是保持在閘極與源極（一對輸入端子）之間的寄生 電容604中，以致於亦保持驅動元件6〇1之控制。在一例中 其中電壓電壓驅動元件（其輸入端子絕緣）如同以上說明被 1〇使用作為驅動元件601，·此介於一對輸入端子之間之寄生 電容604可以被使用作為保持電容器。這是根據此事實： 在驅動元件601中，通當將介於一對輸入端子之間之寄生 電谷604没汁成相當大於其他對的輸入端子之間之寄生電 容，以便穩定操作並且降低功率消耗。 15 現在說明第8圖中之結構。卜通道MOSFET (驅動元件 )6〇3具有寄生二極體6〇2。寄生二極體6〇2具有：連接至 FET 6G3之源極之陽極，與連接至ρΕΤ⑷之沒極之陰極。 不使用在第8A圖中之切換電路，而使用二極體咖與卜通 道MOSFET 607。 ：〇 #驅⑽37之輸出端子之電位（與驅動元件603之源 極端子電位相同電位）降低為接地位準時，驅動電路605之 輸出被帶至高位準(例如，5V)，以致於驅動元件6〇3成為 V電狀恶。然後’當輸出端子1()成為高電位時，將二極於 6〇61中斷且保持驅動元件之導電狀態。在中斷驅動^ 32 !278805 • · 玖、發明說明 件6〇3令，將驅動元件6〇7帶入導電狀態。在一對輸入端子 之間的寄生電容器6〇4作用為保持電容器。 在第8C圖中，此被二極體6〇9並聯加入之咖丁 6⑽是 使用作為驅動元件，且n.通道M0SFET 6〇62使用作為上述 5之切換電路。FET 6〇62具有寄生二極體61〇。附(切換電 路）6062之刼作為在當驅動電路6〇5之輸出是在高位準時， 經由η-通道MOSFET 6062之寄生二極體61〇將驅動元件⑽ 帶入於導電。此外，將驅動電路605之輸出導至低位準以 及將η-通道M〇SFET 6062之閘極電位帶至高位準，以致於 W將驅元件6G8中斷。在-對輸人端子之間之寄生電容6〇4作 用為保持電容器。 不用說，在第8Α至8C圖中各電路結構之任何組合是 為可能，且可以根據驅動波形而應用相反極性之驅動元件 〇 15 如同以上說明，在第6圖中驅動電源1可以供應週期性 ’上升/下降之電壓。FET 601與寄生二極體6〇2構成第一切 換元件。此第一切換元件是連接介於驅動電源丨與輸出端 子1 〇之間而能作雙向導電，並且對於至少一方向之電流具 有切換功能。 20 藉由使用以上說明電路，其對於至少一方向的電流具 有切換功能並具有雙向導電功能，可以將多個驅動元件（ 其被提供用，於各輸出端子10a以55構成推挽式）減少至一元 件，以致於可以降低電路成本。 此外’如第8 A圖中所示，此第一切換元件是高電壓切 33 1278805 . · 玖、發明說明 換元件，且第一切換元件之控制端子經由第二切換元件 606等而連接至低電壓驅動電路605。此外，如於第88與 8C圖中所示’第二切換元件可以由二極體6061或MOSFET 6062構涘。 5 <第三實施例> 第12 A圖顯示根據本發明第三實施例之位址驅動器 202(第1圖）之結構例。此位址驅動器可以在當輸出改變時 ，藉由重新使用充電於負載電容器中之電荷而降低功率消 耗。 10 驅動電路3之電源端子8經由切換電路80連接驅動電源 1。p-通道MOSFET 601a、60lb與601c各具有：寄生二極 體602a、602b與602c，源極連接至電源端子8，以及汲極 各連接至輸出端子l〇a、l〇b、l〇c。寄生二極體602a至 602c陽極與陰極各連接至6〇1&至6〇1(^之汲極與源極。FET 15 601&至601〇之閘極連接至驅動電路600之輸出。 η-通道MOSFET 701a、70 lb與701c各具有寄二極體 702a、702b與702c，其源極連接至接地端子4，且汲極各 連接輸出端子10a、l〇b與l〇c。此等寄生二極體702a至 7〇2c之陽極與陰極各連接至FET 7〇丨&至7〇丨c之源極與汲極 20 。FE丁 至701c之閘極連接至驅動電路7〇〇之輸出。對 於輸出端子10a至l〇c，則連接位址電極之電阻2與電容5。 驅動電路3可以是：單一驅動IC，或其上可安裝多個 驅動1C之驅動模組，或包括多個驅動模組之驅動（只有如 果此電路具有多個輸出端子1〇a至1〇c)。 34 1278805 玖、發明說明 第12B圖中之波形圖顯示開關80之狀態與輸出端子10a 之電壓Vol之波形以及輸出端子l〇b之電壓Vo2之波形。作 為例子而說明一種情形’其中電壓Vo 1從0V升至Va且電壓 Vo2從Vc降至0V。 5 在時間tl之前，開關80導通，FET 60lb與701a導通（導 電），且fET 70 lb與60 la切斷（中斷）。電壓Vol為0V且電壓 Vo2 為 Va。 然後，在時間tl開關80切斷（off)。 其次，在時間t2，作為低壓側輸出端子之FET 70la切 10 換（turn off)。此後，作為高壓側輸出元件之FET 601a導通 ，且FET 601b被切斷（turn-off)。在此時，將輸出端子1〇b 之電壓Vo2經由寄生二極體602b與FET 60 la供應輸出端子 l〇a。電壓v〇2下降別電壓Vol上升，且在短時間内兩者均 成為相同的電壓。在此場合藉由將儲存於輸出端子之 15 負載電容5中之電荷分配至輸出端子l〇a之負載電容，實質 上減少從驅動電源1所供應電荷之數量，因此可以減少功 率消耗。 其次’在時間t3開關80導通，且作為低壓側輸出元件 之FET701b導通。在此時電壓Vol上升至Va且電壓Vo2下降 20 至 0V。 在此情形中，控制此驅動電路6〇〇與700將FET 60la與 6〇lb改變為高壓側輸出元件，以及將]?]£丁 7〇u改變為低壓 側輸出元件而在時間t2切斷，並且之後將fet 701 b改變為 低壓側輸出元件而在時間t3導通。例如，在FET 7〇lb之驅 35 1278805 玖、發明說明 動電路700中，在控制信號通路中設有由電阻器與電感器 所構成之CR延遲電路，或者主動元件之驅動能力受到限 制’以致於確保其較FET 601a、60 lb以及701a之驅動電路 600與700之更長的傳播延遲時間。 5 此外’在從時間tl至t3將開關設計成切斷。此設計亦 可以如第1圖中所示輸入於控制電路205之各別時間信號輕 易地產生。此開關80因此保持切斷，以致於充電於各負載 電容器中之電荷可以被集中且分散至在高位準之輸出端子 然後’篇開關8 0導電時，此由驅動電源1所供應電荷之 10數量可以減少上述經分佈之電荷之數量，其減少由驅動電 源1所供應之能量，因此降低驅動電路3之功率消耗。 附帶說明，此設置介於驅動電源1與驅動電路3之間之 切換電路80可以設置介於接地端子4之接地電位與驅動電 路3之間.。 15 第13圖顯示一例，其中在第12Λ圖中之開關8〇由 MOSFET 81構成。不同說此M〇SFET 81可以是n_通道或^ 通道形成，或可能是另外的切換元件。亦可能藉由適當地 調整介於MOSFET 81之閘極與源極之間之驅動電壓，而在 怪定電流模式或高輸出阻抗狀態中使用MOSFET 81。以此 2〇種軸，此_〇SFET 81之功率分配效果變大，*可以進 一步地降低驅動電路3之功率消耗。 如同以上說明在第12A圖中，共同切換元件8〇是連接 至電源1。第一切換元件6〇18與6〇2&以及第二切換元件 7〇 1 a與702a是經由共同切換元件8〇在電源丨與參考電位4之 36 1278805 . 玖、發明說明 間串聯。第一輸出端子是連接介於第一切換元件6〇u 與602a以及第二切換元件701a與702a之間。 第三切換元件60113與6〇213以及第四切換元件與 702b是對第一切換元件6〇丨&與6〇2a以及第二切換元件“ 5與7〇2a並聯，並且經由共同切換元件80在電源丨與參考電 位4之間串聯。第二輸出端子1〇b是連接介於第三切換元件 60113與6.0213以及第四切換元件7〇113與7〇21)之間。 在第12B圖中，在時間11之前，參考電位4之電壓是經 由第二切換元件70U與702a從第一輸出端子1〇a輸出。然 1〇後，在時間11共同切換元件80斷開（open)，並且第二輸出 端子10b之電壓是在時間12經由第一切換元件6〇1&與6〇2&以 及第三切換元件6011}與6〇213從第一輸出端子i〇a輸出。此 後，在時間t3電源1之電壓是經由共同切換元件8〇與第一 切換το件601a與602a從第一輸出端子i〇a輸出。 15 此外，在U之前，電源1之電壓是經由共同切換元件 80與第三切換元件的“與⑼几從第二輸出端子i〇b輸出。 然後，在時間ti共同切換元件80斷開，並且在時間t2，此 第一輸出端子10a之電壓是經由第一切換元件6〇丨&與6〇2a 以及第三切換元件6011)與6〇21)從第二輸出端子i〇b輸出。 2〇然後在時間t3，參考電位4之電壓是經由第四切換元件 7〇lb與702b從第二輸出端子1〇b輸出。 以此以上所說明的控制，當輸出改變時此在負載電容 器中充電之電荷可以被重新使用。這在當輸出改變時可以 減少由電源供應之能量，並且降低驅動電路之功率消耗。 37 1278805 .. 玖、發明說明 <第四實施例> 第14圖顯示根據本發明第四實施例之位址驅動器2〇2 之結構例。此位址驅動器202包括功率復原電路，其即使 將較高解析度與較大尺寸螢幕應用至顯示面板，亦不會大 5幅地喪失其降低功率消耗之效果。位址驅動器202具有位 址驅動模組370、371以及372，其各包括多個驅動1C 37。 對於各位址驅動模組370、371以及372而設有共振電路部 份：共振電感器122P與122N，共振開關123P與123N，以 及交流接地電容器124。多個位址驅動模組370至372只其 10用一個切換電路125 ’其用於連接至輸出電壓之驅動電流 121 〇 電感器122P(在第11圖中之電感器122P)是連接介於位 址驅動模組370等之電源端子與二極U7P(第11圖中之二極 體115P)之陰極之間。開關123P(第11頁中之FET 114P)是連 15 接介於二極體127P之陽極與電容器124之第一電極之間。 電谷器124之第二電極是連接至接地。 電感器122N(第11圖中之電感器112N)是連接介於位址 驅動模組370等之電源端子與二極體127N(第11圖中之二極 體115N)之陽極之間，開關123N(第11圖中FET 114N)是連 20 接介於二極體127N之陰極與電容器124之第一電極之間。 開關125(第11圖中之FET 113P)是連接介於驅動電源 121之電源端子接地。開關126(第11圖中之FET 113N)是連 接介於驅動電源12 1之參考端子與位址驅動模組370等之電 源端子之間。 38 1278805 . 玖、發明說明 如於圖令所示，由於共振電路部份是靠近位址驅動模 組370至372所形成，而可將共振電流通路之接線長度減少 至最短，以致於可以減少寄生電感與寄生電容。這使得可 以縮短之共振週期執行高速之驅動，並且由於反值之增加 5所4成功率復原效率之改善而降低功率消耗。 此外在所期望地縮短共振週期或減少電路部件之情 形中’，亦適合將上述共振電感器122]?與12抓去除，且共振 是藉由使用分佈於上述共振電流通路之佈線之寄生電感而 產生。在此日夺，此作為共振電流通路之佈線（_)可由分 !0散式恆定電路（其使用例如印刷基板之扁平導體形式）構成 〇 此外，以上述之用於固定電位之單一對之切換電路 125與126，其對於共振特性有小的影響，而可以最大的方 式降低電路成本。各驅動1(：設有共振電路部份，以致於可 15將驅動速率增至最大並儘可能地降低功率消耗。此外，在 只應將最大功率消耗降低以減少散熱成本，並不須將平均 作實質上減少的情形中，可以藉由去除用於將電位固定於 接地電位之切換電路126而可以進一步減少電路成本。 如同以上說明，第一切換元件125與126連接電源121 2〇在第11圖中驅動1C 37具有多個第二切換元件601與602 ，各連接介於電源110與多個輪出端子1〇之間。在第14圖 中，共振電路設有各一或多個第二切換元件，並且包括共 振電感器122P與122N以及電容器丨24(其可連接至參考電位 )。設有共振電路其數目大於第一切換元件125與126數目 39 1278805 坎、發明說明 〇 匕從輪出子10至共振電感122P與122N之連接線上寄生 電感之大曰八 '、疋令人期望地小於共振電感122P與122N之大小 匕、振電感122P與122N可以由在共振電路中從輸出端子 =振電流通路接線上之寄生電感所構成。 ^對杰各驅動元件或驅動電路（一或多個第二切換元件） _有夕個共振電路，以致於共振電路之接線長度減少至最 並且可以降低此共振電流通路之寄生電感。這實現具 有^短共振週期之高速驅動，以及由於q值增加所造成復 10 f㈣改善而導致功率消耗之降低。此外，藉由減少用於 口&電源電位之±述切換電路125與126(其對於共振的影 響小）之數目，可以降低電路成本。 根據以上說明之第一至第四實施例，可以降低在顯示 面板驅動電路令之功率消耗（發熱），並且可以防止電路成 本的乓加。此外，可以促進4〇尺寸（英吋）或更大種類電漿 顯不為之尺寸、功率消耗與成本之降低。此電聚顯示器具 有大的負載電容，高解析度電漿顯示器，例如 STGA(800x60^) XGA(l〇24x768 ) SXGA(1280xl〇24 點），具有高位址電極驅動脈衝率，強的高度以及高等級 20電漿電視例如：電視、高解析度電視⑽丁 v)等。此外， 可以防止由於對在移動影像顯示甲輪廓誤差採取反制措施 所導致位址電極驅動脈衝率之增加所造成功率消耗的增加 〇 可以將以上說明之顯示面板驅動電路應用於以下裝置 40 1278805 玖、發明說明. 之扁平顯示面板：電漿顯示器、電致發光顯示器、液晶顯 不器（LCD)等，以及其他的顯示器。 如同以上說明，由於將第二電極之全部或一部份控制 成中斷狀態，可以從第一驅動電路之負載電容去除存在於 顯示面板中之寄生電容。以此減少負載電容之效果，可以 降低第一驅動電路之功率消耗。 此外，此第一切換元件具有對於至少—方向電流之切 換功能以及雙向導電功能，以致於可以減少切換元件之數 目並且降低電路成本。 10 15 此外，以此藉由控制電路之控制，當輸出由第二輸出 ‘子改變至第一輸出端子時，可以重新使用充電於負載電 合态(其連接至第二輸出端子)中之電荷。這當輸出改變時 ，減少由電源供應之能量，因而降低功率消耗。這實現且 有縮短共振週期之高速驅動，以及實現由於Q值增加所造 成復原效率改善而導致功率消耗之降低。 附帶說明’此等實施例以所有方面而言應被認為作為 說明而非限制，因此申請專利範圍之等同之意義與範圍内 所有⑽變其用意是將其包括於其中。本發明可以其他特 殊形式實現而不會偏離其精神或基本特徵。 20 【圖式簡單說明】 第1圖為方塊圖，其顯示根據本發明第一實施例之電漿顯示器； 弟2圖為電路圖，其顯示根據本發明第一實施例之驅 動1C之電路結構； 第3圖為電路圖，其顯示_IC之另—電路結構； 41 1278805 9 λ 玖、發明說明 第4圖為電路圖，其顯示γ電極驅動電路（包括掃描驅 動模組與Υ共目驅動器）之例； 第5圖為電路圖顯示根據本發明第二實施例之位址驅動器之結構； 第6圖顯示第5圖中位址驅動器之更特殊之電路； 5 第7圖顯示切換控制與相對應電壓波形之例； 第8Α至8C圖顯示在第6圖中驅動電路，MOSFET，以 及二極體之特殊結構； 第9圖顯示第6圖中位址驅動器之另外電路之例； 第10圖顯示第6圖中位址驅動器之還有另外電路之例； 10 第11圖顯示使用功率復原電路之驅動電源之結構之例； 第12Α與12Β圖顯示根據本發明第3實施例之位址驅動 器與其波形結構之例； 第13圖顯示由MOSFET所構成在第12Α圖中開關之例； 第14圖顯示根據本發明第四實施例之位址驅動器之結構之例； 5 弟1 $圖為AC驅動型式之表面放電式電衆顯示面板之 扁平概要圖式； 第16圖為AC驅動型式之表面放電式電漿顯示面板之 截面圖式； 第17圖為方塊圖其顯示AC驅動式之用於表面放電式 20 電漿顯示面板之驅動電路； 第18圖為波形圖，其顯示AC驅動式之表面放電式電 漿顯示面板之驅動電壓波形； 第19圖為電路圖，其顯示驅動1(：之電路結構； 第20圖為方塊圖，其顯示使用功率復原方法之用於傳 42 1278805 ' 1 玖、發明說明 統電漿顯示之驅動電路之例；以及 第21圖為方塊圖，其顯示使用功率分配方法用於電漿 顯示之驅動電路之例。 【圖式之主要元件代表符號表】 1…驅動電源 2…電阻 3…驅動電路 4…參考電位 5··•負載電容 6,7···驅動元件 8，11··_電力供應端子 10,10a-10c…輸出端子 11…電力供應端子 30…電力分配器 81…場效應電晶體 110···功率復原電路 111···電力供應端子 112N，112P···電感 121，123···電力供應端子 122···輸出電路 125，126，127···切換元件 20卜"電漿顯示面板 202···位址驅動器 203···驅動電路 204·· ·Υ共同驅動器 205···控制電路 206···Χ共同驅動器 207···顯示單元 210···後玻璃基板 211，221…介電層 212…磷 213···阻隔突條 214…位址電極 220···前玻璃基板 222…維持電極 230···驅動1C晶片 231···位移暫存器電路 232…鎖定電路 233…邏輯電路 234···輸出電路 251···顯示資料控制部件 252…框記憶體 253…掃描驅動器控制部件 254…共同驅動器控制部件 370-372…位址驅動模組 600···驅動電路 601···場效應電晶體 602…二極體 700···驅動電路 70l···場效應電晶體 702…二極體 2012,2013···驅動電路 2043…驅動元件 2010,2044···二極體 2341,2342···場效應電晶體 2343,2344···二極體 2345…NAND電路 2346···ΝΟΤ 電路 2347,2349."NOR 電路 2350,2351…電阻 X1-XL...X 電極 Υ1-ΥΕ···Υ 電極 Al-Ad···位址電極 43