[go: up one dir, main page]

CN1953017A - 显示板驱动电路及等离子体显示器 - Google Patents

显示板驱动电路及等离子体显示器 Download PDF

Info

Publication number
CN1953017A
CN1953017A CNA2006101485715A CN200610148571A CN1953017A CN 1953017 A CN1953017 A CN 1953017A CN A2006101485715 A CNA2006101485715 A CN A2006101485715A CN 200610148571 A CN200610148571 A CN 200610148571A CN 1953017 A CN1953017 A CN 1953017A
Authority
CN
China
Prior art keywords
output terminal
display panel
voltage
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101485715A
Other languages
English (en)
Inventor
佐野勇司
河田外与志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Fujitsu Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Ltd filed Critical Fujitsu Hitachi Plasma Display Ltd
Publication of CN1953017A publication Critical patent/CN1953017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

本申请公开了一种显示板驱动电路及等离子体显示器。该驱动电路包括：能够提供电压的电源；输出由所述电源提供的电压的输出端；以及第一开关元件，连接在所述电源和所述输出端之间，能够双向导通，并对至少一个方向的电流具有开关功能。

Description

显示板驱动电路及等离子体显示器
本申请是2002年10月31日申请的题为“显示板驱动电路及等离子体显示器”的发明专利申请No.02151863.7的分案申请。
本申请基于并要求2002年1月31日申请的日本专利申请No.2002-024493的优先权，其内容通过引用而被结合到本申请中。
技术领域
本发明涉及驱动显示板的电路，特别涉及能够减少等离子体显示器、场致发光显示器、液晶显示器(LCD)等的作为电容性负载的显示板的驱动功耗的电路结构，并涉及应用该驱动电路的显示装置。
背景技术
图15的方框图示意性地示出了AC驱动型的三电极表面放电等离子体显示板，图16为说明图15中所示等离子体显示板的电极结构的剖面图。在图15和图16中，附图标记207表示放电单元(显示单元)，210为后玻璃基板，211和221为介电层，212为荧光体，213为阻挡肋，214为地址电极(A1到Ad)，220为前玻璃基板，222分别为X电极(X1到XL)或Y电极(Y1到YL)。注意附图标记Ca表示地址电极中相邻电极之间的电容，Cg表示地址电极214中相对电极(X电极和Y电极)之间的电容。
等离子体显示板201由两个玻璃基板组成，即后玻璃基板210和前玻璃基板220。在前玻璃基板220中，设置X电极(X1，X2，到XL)和Y电极(扫描电极：Y1、Y2到YL)构成保持电极(包括BUS(总线)电极和透明电极)。
在后玻璃基板210中，垂直于保持电极(X电极和Y电极)222设置地址电极(A1，A2到Ad)214。由这些电极产生放电发光的每个显示单元207形成在编号(Y1-X1，Y2-X2)相同的X电极和Y电极即保持电极之间与地址电极交叉的区域中。
图17为使用图15中的等离子体显示板的等离子体显示装置的整体结构的方框图。示出了显示板驱动电路的主要部分。
如图17所示，AC驱动型的三电极表面放电等离子体显示板由显示板201和控制电路205组成，控制电路205用由外部输入的接口信号产生控制信号，用于控制显示板的驱动电路。AC驱动型的三电极表面放电等离子体显示装置也由X公共驱动器(X电极驱动电路)206、扫描电极驱动电路(扫描驱动器)203、Y公共驱动器204、以及地址电极驱动电路(地址驱动器)202组成，这些驱动电路用来自控制电路205的控制信号驱动显示板电极。
X公共驱动器206产生保持电压脉冲。Y公共驱动器204也产生保持电压脉冲。扫描驱动器203独立地驱动并扫描每个扫描电极(Y1到YL)。地址驱动器202将对应于显示数据的地址电压脉冲施加到每个地址电极(A1到Ad)。
控制电路205包括接收时钟脉冲CLK和显示数据DATA并将地址控制信号提供到地址驱动器202的显示数据控制部分251、接收垂直同步信号Vsync和水平同步信号Hsync并控制扫描驱动器203的扫描驱动控制部分253、控制公共驱动器(X公共驱动器206和Y公共驱动器204)的公共驱动器控制部分254。顺便提及，显示数据控制部分251包括帧存储器252。
图18的图表示出了图17所示等离子体显示装置的驱动波形的例子。它示意性地示出了主要在一个全写入期(total write period)(AW)、一个全擦除期(total erase period)(AE)、一个寻址期(ADD)以及一个保持期(保持放电期间：SUS)施加到各电极的电压波形。
在图18中，图像显示直接涉及的驱动期间为寻址期ADD和保持期SUS。在寻址期ADD中选择要显示的像素，使被选中的像素在接下来的保持期保持光发射，从而以预定亮度显示图像。注意图18示出了当一个帧由多个子帧(子半帧)组成时每个子帧的驱动波形。
首先，在寻址期ADD，中间电位-Vmy同步地施加到所有的为扫描电极的Y电极(Y1到YL)。此后，中间电位-Vmy改变成-Vy电平的扫描电压脉冲，该脉冲依次施加到Y电极(Y1到YL)。此时，与将扫描脉冲施加到每个Y电极同步，将+Va电平的地址电压脉冲施加到每个地址电极(电极：A1到Ad)，由此在每个扫描线上进行像素选择。
在随后的保持期SUS中，+Vs电平的公共保持电压脉冲交替施加到所有的扫描电极(Y1到YL)和X电极(X1到XL)，由此使此前选中的像素保持发光。通过这种连续施加，实现具有预定亮度的显示。此外，通过对如上所述的一系列驱动波形基本操作进行组合而控制发光次数时，也可以显示明暗色调。
这里，全写入期AW为写电压脉冲施加到显示板的所有显示单元以激活每个显示单元并使它们的显示特性保持均匀的期间。全写入期AW按规则周期插入。全擦除期AE为在新开始一个显示图像的寻址操作和保持操作之前向显示板的所有显示单元施加一个擦除电压脉冲，以擦除此前显示的内容的期间。
图19的方框图为图17所示等离子体显示装置使用的集成电路(IC)的一个例子。
例如，当显示板具有512个Y电极(Y1到YL)并且连接到Y电极的驱动IC具有64位输出时，总共使用八个驱动IC。通常，八个驱动IC分开并安装在多个组件上，在每个组件上安装有多个IC。
图19示出了具有64位输出电路(234：OUT1到OUT64)的驱动IC芯片230的电路结构。以高压电源线VH和地线GND与两者之间的最终输出级的推挽式FET2341和2342相连接的方式构成每个输出电路234。该驱动IC230还具有控制所述两个FET的逻辑电路233、选择64位输出电路的移位寄存器电路231以及锁存电路232。
它们的控制信号由用于移位寄存器电路231的时钟信号CLOCK和数据信号DATA、用于锁存电路232的锁存信号LATCH、以及用于控制栅极电路的选通信号STB组成。最终输出级具有图19中的CMOS结构(2341和2342)，但也可以采用具有相同极性的MOSFET组成的图腾柱结构。
接下来，介绍以上介绍的驱动IC芯片的安装方法。例如，驱动IC芯片安装在刚性印刷基板上，通过引线接合连接用于驱动IC芯片的电源、信号和输出的焊盘端子以及印刷基板上的对应端子。
IC芯片的输出线引出到印刷基板的端面一侧形成输出端。输出端通过热压接合连接到提供有相同端子的柔性基板上，形成一个组件。在该柔性基板的端部，提供有用于与显示板显示电极相连的端子。使用例如热压法将端子连接到供使用的显示板显示电极。
就直流而言，除了显示板端部的虚电极之外，以上介绍的各电极的所有驱动端与电路的地电位绝缘，电容性阻抗为驱动电路负载的主要部分。利用谐振现象使能量在负载电容和电感之间传递的功率回收电路公知为一种降低电容性负载脉冲驱动电路功耗的技术。显示在图20中的日本特许公开No.5-249916中介绍的低功率驱动电路为适合于驱动电路例如地址电极驱动电路的功率回收电路的一个例子，其中，负载电容变化很大，以便根据显示图象由相互独立的电压驱动各负载电极。
在图20所示的常规例子中，地址驱动IC 120的电源端121通过使用具有谐振电感112P和112N的功率回收电路110驱动来降低功耗。当在等离子体显示板的地址电极中引起地址放电时，功率回收电路110输出正常的恒定地址驱动电压。然后，在地址驱动IC的输出电路122的切换状态转换之前，电源端子121的电压下降到地电平。这时，在功率回收电路110的谐振电感112P和112N与被驱动到高电平的任何数量(例如，最大为n)的地址电极的组合负载电容(例如，最大为CL×n)之间产生谐振，从而极大地降低了地址驱动IC的输出电路122的输出元件中的功耗。
在地址驱动IC的电源电压保持恒定的常规驱动方法中，切换前后在负载电容CL中存储的能量的总变化量在充放电电路中的电阻性阻抗部分中消耗掉。当使用功率回收电路110时，存储在负载电容中的、以作为输出电压谐振中心的地址驱动电压中间电位为参考的势能总量由功率回收电路110中的谐振电感112P和112N保持。在输出电路122的切换状态转换之后，而电源电压为地电平时，地址驱动IC的电源电压通过谐振重新上升到正常的恒定的驱动电压，从而降低了功耗。
此外，用于降低电容性负载的脉冲驱动电路的功耗的另一种技术为在图21中所示的未公开的日本专利申请No.2000-301015中的电容性负载驱动电路。在该电路中，电源通过由电阻和恒流电路组成的电源分配器30分配，以降低在驱动电路3中的驱动元件6的功耗。其原理是，流过驱动元件6的驱动电流也流过串联的电源分配器30，所以它们之间的功耗按照对应于其间的分压比的分配比来分配。此外，通过提高和降低n级驱动电源1，驱动电源1向驱动电路3提供的功率以及驱动电路3中每一部分所消耗的功率也可以降低到1/n。与上述的功率回收技术相比，不需要产生表现为高Q的谐振现象，因此，可以高速驱动大的负载电容5，同时以相同的程度降低驱动电路3中的驱动元件6的功耗，这可以带来显著降低电路成本的优点。
上述的图20所示的常规驱动电路意图利用谐振现象降低功耗，但是，在最近的具有高分辨率和大尺寸的等离子体显示板中，出现了降低功耗的效果明显下降的问题。如果随着更高分辨率相应地增加驱动电路的输出频率，前述的谐振时间必须缩短，以便保持等离子体显示板的控制特性。这时，功率回收电路中仅仅谐振电感值需要变小，由于谐振的Q值降低，降低功耗的效果下降。此外，即使随着屏幕变大，地址电极的寄生电容增加，前述的降低功耗的效果仍会下降，这是由于前述的谐振电感的值减小，以防止上述谐振时间的增加。此外，随着驱动电路输出频率的增加，等离子体显示板被高压脉冲驱动的次数也会增加，这增加了功耗，并引起了驱动电路(驱动IC)发热的大问题。
仍在图21所示的采用电源分配方法的电容性负载驱动电路中，如果从驱动电源1向驱动电路3提供的功率能够进一步降低，在包括电源电路的整个系统中可以减少发热，这能够进一步降低成本。
如果不能有效地降低驱动电路3的功耗，显示器中的每一部分的散热器成本和部件成本将增加。此外，可能会出现显示器件本身的散热限制限制了发光亮度的情况，或者会使平板显示器小型化的优点没有充分实现。
发明内容
考虑到现有技术的上述问题，本发明的一个目的是提供一种能够降低驱动电路的功耗(发热)并防止显示器的各部件的成本增加的显示板驱动电路，并提供采用这种显示板驱动电路的显示装置。
根据本发明的一个方面，所提供的显示板驱动电路包括：连接到显示板的多个第一电极和第二电极；用于驱动所述第一电极的第一驱动电路；以及第二驱动电路，用于驱动所述第二电极中的至少一个，该第二驱动电路通过将所述第二电极连接到选定的电位而具有低输出阻抗状态，以及通过将所述第二电极与所述选定的电位断开而具有高输出阻抗状态。
可以控制第二电极的全部或部分进入中断状态，从而从第一驱动电路的负载电容中去掉显示板中的寄生电容。通过如此降低负载电容，降低了第一电路的功耗。
根据本发明的另一方面，提供了一种等离子体显示器，包括：显示板驱动电路；以及连接到所述显示板驱动电路的第一和第二电极的等离子体显示板，其中所述显示板驱动电路包括连接到显示板的多个第一电极和第二电极、用于驱动所述第一电极的第一驱动电路，以及第二驱动电路，第二驱动电路用于驱动所述第二电极中的至少一个，该第二驱动电路通过将所述第二电极连接到选定的电位而具有低输出阻抗状态，以及通过将所述第二电极与所述选定的电位断开而具有高输出阻抗状态。
根据本发明的另一方面，所提供的显示板驱动电路包括：能够提供电压的电源；输出由电源提供的电压的输出端；以及连接在电源和输出端之间、能够双向导通并在至少一个方向对电流具有开关功能的第一开关元件。
因为第一开关元件在至少一个方向对电流具有开关功能并具有双向导通功能，所以可以减少开关元件的数量，从而降低电路成本。
根据本发明的再一个方面，所提供的显示板驱动电路包括：连接到电源的公共开关元件；在电源和参考电位之间通过公共开关元件串联连接的第一和第二开关元件；连接在第一和第二开关元件之间的第一输出端；与第一和第二开关元件并联连接并在电源和参考电位之间通过公共开关元件串联连接的第三和第四开关元件；连接在第三和第四开关元件之间的第二输出端以及控制电路。控制电路打开公共开关元件，从第一输出端通过第一和第三开关元件输出第二输出端的电压，随后从第一输出端通过公共开关元件和第一开关元件输出电源电压。
通过控制电路的控制，当输出从第二输出端子转换到第一输出端时，充入到连接到第二输出端的负载电容中的电荷可重新利用。当转换输出时，减少了电源的能量供应，从而降低了功耗。
根据本发明的又一个方面，所提供的显示板驱动电路包括：能够提供电压的电源；连接到电源的第一开关元件；能够通过第一开关元件输出电源电压的多个输出端；分别连接在电源和多个输出端之间的多个第二开关元件以及谐振电路。为所述多个第二开关元件中的每一个或多个第二开关元件提供；谐振电路，该电路包括谐振电感和能连接在参考电位上的电容，并且谐振电路的数量大于所提供的第一开关元件的数量。
为第二开关元件的每一个或多个提供谐振电路，从而缩短谐振电路的布线长度，并减小谐振电流路径上的寄生电感。这实现了小谐振周期的高速驱动，并且由于增加了Q值，改进了功率回收效率，结果降低了功耗。此外，通过减少对谐振影响较小的第一开关元件的数量，降低了电路的成本。
附图说明
图1示出了根据本发明的第一实施例的等离子体显示器的方框图；
图2示出了根据本发明的第一实施例的驱动IC的电路结构的电路图；
图3示出了另一个驱动IC的电路结构的电路图；
图4示出了包括扫描驱动模块和Y公共驱动器的Y电极驱动电路的一个例子的电路图；
图5示出了根据本发明的第二实施例的地址驱动器的结构图；
图6示出了图5中的地址驱动器的更详细的电路图；
图7示出了开关控制的例子和相应的电压波形图；
图8A到8C示出了图6中的驱动电路、MOSFET和二极管的更具体的结构图；
图9示出了图6中的地址驱动器的另一个电路例子；
图10示出了图6中的地址驱动器的又一个电路例子；
图11示出了采用功率回收电路的驱动电源的结构的例子；
图12A和12B示出了根据本发明的第三实施例的地址驱动器的结构的例子及其波形图；
图13示出了由MOSFET构成的图12A中的开关的例子；
图14示出了根据本发明的第四实施例的地址驱动器的结构的例子；
图15为AC驱动型表面放电等离子体显示板的平面示意图；
图16为AC驱动型表面放电等离子体显示板的剖面示意图；
图17示出了用于AC驱动型表面放电等离子体显示板的驱动电路的方框图；
图18示出了AC驱动型表面放电等离子体显示板的驱动电压的波形图；
图19示出了驱动IC的电路结构的电路图；
图20示出了采用功率回收方法的常规等离子体显示器的驱动电路的一个例子的方框图；以及
图21示出了采用电源分配方法的等离子体显示器的驱动电路的一个例子的方框图。
具体实施方式
-第一实施例-
图1示出了根据本发明的第一实施例的等离子体显示装置的总体结构的方框图。该等离子体显示装置可以降低显示板驱动电路的负载电容。该等离子体显示装置由等离子体显示板201、用从外部输入的接口信号形成用于控制显示板的驱动电路的控制信号的控制电路205、X公共驱动器(X电极驱动电路)206odd和206even、扫描电极驱动电路(扫描驱动器)203odd和203even、用于通过控制电路205的控制信号驱动显示板电极的Y公共驱动器204odd和204even以及地址电极驱动电路(地址驱动器)202。
X公共驱动器206odd和206even产生保持电压脉冲。Y公共驱动器204odd和204even也产生保持电压脉冲。扫描驱动器203odd和203even独立地驱动和扫描各扫描电极(Y1到YL)。地址驱动器202向个地址电极施加对应于显示数据的地址电压脉冲(A1到Ad)。
控制电路205包括显示数据控制部分251、扫描驱动器控制部分253以及公共驱动器控制部分254。显示数据控制部分251接收时钟脉冲CLK和显示数据DATA，并且为地址驱动器202提供地址控制信号。扫描驱动器控制部分253接收垂直同步信号Vsync和水平同步信号Hsync，并控制扫描驱动器203odd和203even。公共驱动器控制部分254接收垂直同步信号Vsync和水平同步信号Hsync，并控制公共驱动器(X公共驱动器206odd和206even以及Y公共驱动器204odd和204even)。顺便提及，显示数据控制部分251包括帧存储器。
等离子体显示板201包括放电单元(显示单元)207并具有图15和图16所示的结构。等离子体显示装置的驱动波形与图18中所示的相同。
扫描驱动器包括用于等离子体显示板201的奇数行的驱动的扫描驱动模块203odd和用于偶数行的扫描驱动模块203even。这些扫描驱动器在驱动序列的寻址期ADD(图18)中将扫描脉冲分别施加到奇数行和偶数行，以防止由于相邻行之间的干扰导致地址的控制失误。例如，在扫描奇数行之后，扫描脉冲立即在偶数行之间传输，并且地址驱动器202的输出与该操作同步。此外，在图1的情况下，四个扫描驱动IC(IC1到IC4以及IC5到IC8)安装在分别用于奇数行和偶数行的扫描驱动模块203odd和203even上。在八个扫描驱动IC之间，其中的移位寄存器串联连接，以根据扫描脉冲传送数据信号。由于该操作，需要两种类型的Y公共驱动器，即用于奇数行的驱动器204odd和用于偶数行的驱动器204even。同样地，需要两种类型的X公共驱动器，即用于奇数行的驱动器206odd和用于偶数行的驱动器206even。
在用于X电极和Y电极的驱动电路中，通过中断其中的驱动元件，使阻抗变高，地址驱动器202的负载电容减小，从而降低功耗。例如，在Y公共驱动器204odd和204even和X公共驱动器206odd和206even中，通过控制驱动元件的中断，当寻址奇数行时，偶数行驱动器变为高输出阻抗状态，当寻址偶数行时，奇数行驱动器变为高输出阻抗状态。不用说，在驱动元件变为上述的高输出阻抗状态以便控制前后需要正确地控制驱动元件目标X电极和目标Y电极的驱动电位。
但是，当转换地址驱动器202的输出时，最好X电极和Y电极能够进入上述的高输出阻抗状态。因此，即使在用于包括要施加扫描脉冲的行的奇数或偶数行的驱动器中，对于未施加扫描脉冲的各行、或包括该行的各模块或柔性基片，它们的驱动电路变为高输出阻抗状态。细节将在后面参考图2进行说明。
这里，控制信号Yodd1到Yodd4以及Yeven1到Yeven4输入到安装在图1所示的扫描驱动器203odd和203even上的八个驱动IC，从而对于每个IC，可以控制IC进入上述的高输出阻抗状态。
图2示出了扫描驱动器203odd和203even的驱动IC 230的内部电路的电路图的一个例子。在X公共驱动器206odd和206even中的驱动IC的电路结构与此相同。驱动IC 230具有64位输出电路234(OUT 1到OUT 64)。输出电路234连接到高压电源VH和地GND，最终输出级的推挽型FET 2341和2342位于两者之间。该驱动IC 230还具有用于控制两个FET的逻辑电路233、用于选择64位输出电路的移位寄存器231以及锁存电路232。
它们的控制信号由用于移位寄存器231的时钟信号CLOCK和数据信号DATA、锁存电路232的锁存信号LATCH、逻辑电路的电源Vcc以及用于控制门电路的选通信号STB和三态控制信号TSC。
移位寄存器231接收数据信号DATA并将其移位为64位数据。锁存器232锁存移位寄存器231的输出，并输出64位的输出数据OT1等。
与非(NAND)电路2345接收输出数据OT1和选通信号STB，并输出与非逻辑。逻辑反(NOT)电路2346输出NAND电路2345的输出的逻辑反数据。或非(NOR)电路2347接收NOT电路2346的输出和三态控制信号TSC，并输出或非逻辑。NOR电路2349接收三态控制信号TSC和NAND电路2345的输出并输出或非逻辑。
n沟道MOS(金属氧化物半导体)FET(场效应晶体管)2348的栅极连接到NOR电路2347的输出，源极连接到地GND。电阻2350连接在n沟道MOSFET 2348的漏极和p沟道MOSFET 2341的栅极之间。电阻2351连接在p沟道MOSFET 2341的栅极和高压电源VH之间。p沟道MOSFET 2341的源极连接到高压电源VH，漏极连接到输出线OUT1。n沟道MOSFET 2342的栅极连接在NOR电路2349的输出，源极连接到地GND，漏极连接到输出线OUT1。二极管2343的阳极连接到输出线OUT1，阴极连接到高压电源VH。二极管2344的阳极连接到地GND，阴极连接到输出线OUT1。虽然上面只说明了64位中的一位输出，但是其它位具有相同的电路结构。
当图18所示的驱动波形加到等离子体显示板上时，扫描驱动器在寻址期ADD中具有高输出阻抗。X公共驱动器也具有高输出阻抗。但是，被施加扫描脉冲的行的扫描驱动器和X公共驱动器被驱动为低输出阻抗。
三态控制信号TSC变为高电平，从而关断每个电路模块中的高侧驱动元件2341和低侧驱动元件2342。因此，如果对于每个扫描驱动模块203odd和203even控制驱动电路的输出阻抗，安装在各模块203odd和203even上的所有的驱动IC应当共用三态控制信号TSC。在只有不驱动扫描驱动器203odd和203even施加扫描脉冲的行及其相邻行的驱动IC为上述的高输出阻抗状态的情况下，对每个驱动IC输入具有不同时序(timing)的三态控制信号TSC。
图3示出了驱动IC 230的另一个电路的例子。在该驱动IC 230中，只有扫描驱动器203odd和203even施加扫描脉冲的行及其相邻行可以被驱动为低输出阻抗，从而最大限度地降低地址驱动器202(图1)的负载电容。下面说明与图2中的电路的不同点。
移位寄存器231为66位的移位寄存器。锁存器232 66位锁存器。NAND电路2352接收输出数据OT2和OT3，并输出与非逻辑。NOR电路2353接收NAND电路2352的输出和NAND电路2345的输出，并输出或非逻辑。NOR电路2347接收NOR电路2353的输出和三态控制信号TSC，并输出或非逻辑到MOSFET 2348的栅极。
由三态控制信号TSC控制所有的输出为高输出阻抗，并且除扫描脉冲的输出端及其相邻的输出端以外的输出端被强制控制为高输出阻抗。在图3中示出了驱动IC的一个电路的例子，其中只有扫描脉冲的输出端以及至少一个与其相邻的输出端为低输出阻抗。但是，不用说，除了在图3中所示的电路的例子之外，本领域技术人员很容易找到实现该功能的方法，例如在用于驱动元件的控制电路中采用时序电路或增加对应于输出阻抗状态的移位寄存器。
图4示出了图1中所示的包括扫描驱动模块203odd和203even以及Y公共驱动器204odd和204even的Y电极驱动电路的一个例子。当图18中所示的驱动波形实际加到等离子体显示板上时，在寻址期ADD中Y电极驱动电路具有高输出阻抗。但是，被施加扫描脉冲的行的Y电极驱动电路和X电极驱动电路(X公共驱动器)被驱动为低输出阻抗。
在下文中，所有的或各扫描驱动模块203odd和203even被称作扫描模块203。所有的或各Y公共驱动器204odd和204even被称作Y公共驱动器204。所有的或各X公共驱动器206odd和206even被称作X公共驱动器206。
首先，说明扫描驱动模块203的结构。n沟道MOSFET 2341具有寄生二极管203H，栅极连接到驱动电路2012的输出，源极连接到输出端OUT，漏极连接到电源端VH。寄生二极管203H的阳极连接到MOSFET 2341的源极，阴极连接到MOSFET 2341的漏极。n沟道MOSFET 2342具有寄生二极管203L，栅极连接到驱动电路2013的输出，源极连接到参考端VGND，漏极连接到输出端OUT。寄生二极管203L的阳极连接到MOSFET 2342的源极，阴极连接到MOSFET 2342的漏极。虽然上面只说明了用于一位的输出端OUT的电路，但是其它位的输出端的电路具有相同的结构。
然后，说明Y公共驱动器204。n沟道MOSFET 2001的源极连接到电源端VH，漏极连接到节点N1。n沟道MOSFET 2011的源极连接到节点N3，漏极连接到参考端VGND。n沟道MOSFET 2002的源极连接到参考端VGND，漏极连接到节点N1。电源Vs的正极连接到节点N1，负极连接到地GND。电源Vmy的正极连接到地GND，负极连接到节点N2。电源Vy-Vmy的正极连接到节点N2，负极连接到节点N3。
n沟道MOSFET 2003的漏极连接到地GND，源极连接到二极管2004的阳极。二极管2004的阴极连接到电源端VH。二极管2005的阳极连接到电源端VH，阴极连接到n沟道MOSFET 2006的漏极。MOSFET 2006的源极连接到地GND。
n沟道MOSFET 2043的漏极连接到地GND，源极连接到二极管2044的阳极。二极管2004的阴极连接到参考端VGND。二极管2007的阳极连接到参考端VGND，阴极连接到n沟道MOSFET 2008的漏极。MOSFET 2008的源极连接到地GND。
n沟道MOSFET 2009的漏极连接到节点N2，源极连接到二极管2010的阳极。二极管2010的阴极连接到二极管2042的阳极。n沟道MOSFET 2041的漏极连接到二极管2042的阴极，源极连接到节点N2。
在寻址期ADD(图18)中，除了一个正将扫描脉冲加到一条Y电极线的输出(输出电平-Vy)之外，Y电极驱动电路的所有输出端为-Vmy电平。当面对等离子体显示板中的Y电极的地址电极的电压下降时，Y电极驱动IC 230如图2和图3所示为高输出阻抗，从而降低地址驱动器202的功耗。但是，当地址电极的电压上升时，因为输出电流流过与安装在扫描驱动模块203上的Y电极驱动IC中的高侧输出元件2341并联的二极管203H，不能保持高输出阻抗，这可增加地址驱动电路的功耗。
如果高侧输出元件2341为MOSFET，则并联的二极管203H对应于MOSFET源极和漏极之间的寄生二极管。即使高侧输出元件2341为IGBT(绝缘栅双极型晶体管)或MOSFET之外的双极型晶体管，上述问题依然存在，因为通常加在二极管203H处的并联二极管对于扫描工作方式之外的其它时间是必须的。因此，在这种情况下，在Y公共驱动器204的驱动元件中，至少当地址输出在寻址期ADD中上升时，控制与跟扫描驱动模块203中的输出元件2341并联的二极管203H同方向的导通二极管(conductive diode)2042串联连接的驱动元件2041，使之为关断状态。因此，Y电极驱动电路的输出阻抗在寻址期ADD中完全为高阻抗，从而可以最大限度地降低地址驱动器202的功耗。
仍然在用图18所示的驱动波形驱动电极的情况下，由于流过与低侧输出元件2342并联连接的二极管203L的输出电流的流出，可能难以保持高输出阻抗。并且，在此时，不用说，将连接到与在Y公共驱动器204中同方向的导通二极管2044的驱动元件2043控制为关断状态是有效的。
如上所述，地址驱动器202驱动地址电极，Y公共驱动器204和扫描驱动器203驱动Y电极，X公共驱动器206驱动X电极。X电极和Y电极为显示放电电极。显示放电电极驱动器包括Y公共驱动器204、扫描驱动器203和X公共驱动器206。Y电极为扫描放电电极，Y公共驱动器204和扫描驱动器203为扫描放电电极驱动器。
当地址驱动器202驱动地址电极时，如图2所示，连接显示放电电极驱动器以驱动所有的显示放电电极，或关断从而使输出阻抗上升。此外，如图3所示，连接显示放电电极驱动器以驱动多个显示放电电极中的一部分，或关断从而使输出阻抗增加。这时，Y电极驱动器203和204使被施加扫描脉冲的Y电极处于导通状态，并使未被施加扫描脉冲的Y电极处于导通状态或关断状态。X公共驱动器206控制各线，使之处于对应于Y电极驱动器203和204的相同的状态。
控制所有或部分显示放电电极进入关断状态，从而从地址驱动器的负载电容中去掉在显示板中存在的显示放电电极和地址电极之间的寄生电容。通过该减小负载电容的效果，降低了地址驱动器的功耗。
-第二实施例-
图5示出了根据本发明的第二实施例的地址驱动器202的结构。虽然在图21中采用了两个驱动元件6和7，但是在图5中采用了单个驱动元件6，从而降低功耗(温升)并降低电路成本。
在驱动电源1中，参考端9连接到参考电位(地)4。驱动电路3具有驱动元件6，连接到驱动电源1电源端11的电源端8，连接到等离子体显示板201(图1)地址电极的输出端10。电阻2和电容5为地址电极的电阻和电容，并分别具有电阻值RL和电容值CL。
确切地说，用于平面显示板比如等离子体显示板的象驱动电极这样的负载的结构中，寄生电容和寄生电阻不是集中的而是分布的。这里，当分布电阻2的两端之间的电阻值为RL时，假设电流从输出端10一侧均匀地泄露到寄生电容5并在电极的端部变为零，那么有效的电极阻值Ra变为两端之间电阻值RL的三分之一。不使用在普通的推挽电路结构中使用的两个元件6和7(图21)，而在驱动电路3中仅使用驱动元件6作为驱动元件。这里，通过使用单个驱动元件或由驱动元件和附加元件组成的组合电路作为驱动元件6，可以实现至少一个方向的电流开关功能和双向导通功能。
这样，当驱动电路3在升高电容值CL的负载电容5的电压的方向驱动电路时流动的驱动电流，从驱动电源穿过驱动电路3中的驱动元件6流到表现为电阻值Ra的分布电阻2。此外，当通过降低驱动电源1的输出电位来降低驱动电路3的电源端8的电位从而降低负载电容5的电压时流动的驱动电流，流过具有双向导通特性的驱动元件6和驱动电源1进入参考电位4。这时，通过降低驱动元件6的导通阻抗到低于驱动电源1的输出阻抗和上述的有效电极电阻值RL，可以降低驱动元件6中的功耗。通过在驱动电源1中采用如上所述的功率回收电路或多级升/降电路可以进一步降低驱动元件6中的功耗。
图6示出了图5中的地址驱动器的更详细的电路。驱动IC 37对应于图5中的驱动电路3。电源分配器30，例如，为电阻，并连接在驱动IC 37的电源端8和驱动电源1的电源端11之间。因为电源分配器30形成在驱动IC 37的外部，所以可以降低驱动IC 37的发热量，并去掉用于驱动IC 37的散热器的成本。
然后，说明驱动电源1的结构。电源41的正极连接到电源40的负极，负极连接到地。开关42连接在电源40的正极和电源端11之间。开关43连接在电源40的负极和电源端11之间。开关44连接在地和电源端11之间。
下面，说明驱动IC 37的结构。p沟道MOSFET 601具有寄生二极管602，其栅极连接到驱动电路600，源极连接到电源端8，漏极连接到输出端10。寄生二极管602的阳极连接到MOSFET 601的漏极，阴极连接到MOSFET 601的源极。准备与地址电极数量相同的输出端10，并在外部与地址电极相连。每个地址电极具有电阻2和电容5。每个输出端10连接到与上述相同的电路。
图7示出了控制开关42到44和开关(MOSFET)601的例子以及电压V8的波形。电压V8是电源端8的电压波形。
在时间t1之前，开关42导通，开关43和44关断。电压V8为Va。
然后，在时间t1，开关42和44关断，开关43导通。电压V8降到Va/2。
随后，在时间t2，开关42和43关断，开关44导通。电压V8降到0V。
接下来，在时间t3，开关42和44关断，开关43导通。电压V8升到Va/2。
然后，在时间t4，开关42导通，开关43和44关断。电压V8升到Va。
下面说明开关(MOSFET)601与输出端10的电压之间的关系。在时间t2之前，开关601既可以导通又可以关断。在时间t2及其以后，当开关601导通时，从输出端10输出电压Hi。电压Hi与电压V8相同。另一方面，当开关601关断时，从输出端10输出电压Lo。电压Lo为0V。输出端10的电压对应于图18中的地址电极的电压波形。
在图6中，由于存在寄生二极管602，驱动IC 37中的单个驱动元件601对从电源端8到输出端10的方向上的电流具有开关功能，对相反的方向上的电流具有导通功能。虽然在图6中用p沟道MOSFET 601作为驱动元件，但是也可以采用具有以相同方式寄生的二极管602的n沟道MOSFET 603，如图9所示。此外，也可以采用，如图8C所示，新增加一个并联二极管609的IGBT608、双极型晶体管等。
在图6中，驱动IC 37通过电源分配器30由具有两级电压升/降功能的驱动电源1驱动，并且电源端8的电位在地到电极驱动电压之间变化。图10示出了驱动电源1中的两级电压升/降电路的电路结构的一个例子。
在图10中，说明了驱动电源1的结构。n沟道MOSFET 45对应于开关42(图6)，其源极连接到电源端11，漏极连接到电源40的正极。n沟道MOSFET 48对应于开关44(图6)，源极连接到地，漏极连接到电源端11。
然后，说明对应于开关43(图6)的结构。n沟道MOSFET 46的源极连接到电源40的负极，漏极连接到二极管49的阴极。二极管49的阳极连接到电源端11。n沟道MOSFET 47的源极连接到电源端11，漏极连接到二极管50的阴极。二极管50的阳极连接到电源40的负极。
因为驱动电源1中的上述MOSFET具有接通电阻，它们具有图6中的电源分配器30的功能。
图11示出了采用功率回收电路的驱动电源110的结构的例子。功率回收电路可以降低功耗。p沟道MOSFET 113P的源极连接到正电位Va，漏极连接到电源端111。n沟道MOSFET 113N的源极连接到地，漏极连接到电源端111。电感112P连接在二极管115P的阴极和电源端111之间。p沟道MOSFET 114P的漏极连接到二极管115P的阳极，源极连接到电容器116的第一电极上。电容116的第二电极连接到地。电感112N连接在二极管115N的阳极和电源端111之间。n沟道MOSFET 114N的漏极连接到二极管115N的阴极，源极连接到电容116的第一电极上。
下面，说明驱动电源(功率回收电路)110的工作。该驱动电源110可以产生与图7中的电压V8相同的电压。在时间t1之前，FET113P导通，FET113N、114N和114P关断。此时，电压V8为Va。然后，在时间t1，FET 114N导通，FET 113P、113N和114P关断。此时，由于电感112N和电容116的LC谐振，电容116被充电，功率被回收，从而电压V8降低。随后，在时间t2，FET 113N导通，FET 113P、114P和114N关断。此时，电压V8变为0V(地)。接下来，在时间t3，FET 114P导通，FET 113P、113N和114N关断。此时，电压V8上升。然后，在时间t4，FET 113P导通，FET 113N、114N和114P关断。此时，电压V8变为Va。
图8A到8C示出了图6中的驱动电路600、FET 601和二极管602的具体结构。在图6中，连接到电源端8的高压电路在许多情况下用作驱动电路600，以便在宽电位范围内保持FET(驱动元件)601处于导通状态和关断状态。因此，在图8A到8C示出了例子，其中驱动电路600由低压电路构成，以降低驱动电路600的电路成本。
在图8A中，从由低成本和低击穿电压元件组成的驱动电路605输出的控制电压通过开关电路606加到驱动元件601的栅极。当通过使开关电路606进入导通状态控制驱动元件601的状态并随后关断开关电路606时，控制电压保持在栅极和源极即一对输入端之间的寄生电容604中，从而保持对驱动元件601的控制。在用输入端绝缘的电压驱动元件作为如上所述的驱动元件601的情况下，在一对输入端之间的寄生电容604可用作保持电容。这是基于以下的事实：在驱动元件601中，在一对输入端之间的寄生电容604一般设计得明显比其它输入端对之间的寄生电容要大，以便使工作稳定，并降低功耗。
下面说明图8B中的结构。n沟道MOSFET(驱动元件)603具有寄生二极管602。寄生二极管602的阳极连接到FET 603的源极，阴极连接到FET 603的漏极。取代图8A中的开关电路606，使用二极管6061和n沟道MOSFET 607。
在驱动IC 37的输出端10的电位(与驱动元件603的源极端的电位相同)下降到地电位时，驱动电路605的输出为高电平(例如，5V)，从而驱动元件603变为导通状态。此后，当输出端10变为高电位时，二极管6061关断，而驱动元件603保持导通状态。在关断驱动元件603时，驱动元件607导通。在一对输入端之间的寄生电容604起保持电容的功能。
在图8C中，加有并联二极管609的IGBT 608用作驱动元件，只有一个n沟道MOSFET 6062用作上述的开关电路。FET 6062具有寄生二极管610。当驱动电路605的输出为高电平时，FET(开关电路)6062的操作是通过n沟道MOSFET 6062的寄生二极管610使驱动元件608进入导通状态。此外，使驱动电路605的输出处于低电平，而使n沟道MOSFET 6062的栅极电位为高电平，从而使驱动元件608关断。在一对输入端之间的寄生电容604起保持电容的功能。
不用说，图8A到8C中的各电路结构的任何组合都是可能的，并且根据驱动波形可以采用反极性的驱动元件。
如上所述，在图6中，驱动电源1可以提供循环升/降的电压。FET 601和寄生二极管602构成了第一开关元件。第一开关元件连接在驱动电源1和输出端10之间，能够双向导通，并对至少一个方向上的电流具有开关功能。
通过采用上述对至少一个方向上电流具有开关功能并能双向导通的电路，为构成推挽式电路的每个输出端10a提供的多个驱动元件减少为一个，从而降低了电路成本。
此外，如图8A所示，第一开关元件为高压开关元件，并且第一开关元件的控制端通过第二开关元件606等连接到低压驱动电路605。此外，如图8B和8C所示，第二开关元件可由二极管6061或MOSFET 6062构成。
-第三实施例-
图12A示出了根据本发明的第三实施例的地址驱动器202(图1)的结构的例子。当输出转换时，该地址驱动器202可通过重新利用充在负载电容中的电荷来降低功耗。
驱动电路3的电源端8通过开关电路80连接到驱动电源1。p沟道MOSFET 601a、601b和601c分别具有寄生二极管602a、602b和602c，源极连接到电源端8，漏极分别连接到输出端10a、10b和10c。寄生二极管602a到602c的阳极和阴极分别连接到FET 601a到601c的漏极和源极。FET 601a到601c的栅极连接到驱动电路600的输出。
n沟道MOSFET 701a、701b和701c分别具有寄生二极管702a、702b和702c，源极连接到地端4，漏极分别连接到输出端10a、10b和10c。寄生二极管702a到702c的阳极和阴极分别连接到FET 701a到701c的源极和漏极。FET 701a到701c的栅极连接到驱动电路700的输出。输出端10a到10c与地址电极的电阻2和电容5相连。
驱动电路3可以是单个驱动IC或安装有多个驱动IC的驱动模块，或只在电路具有多个输出端10a到10c的情况下包括多个驱动模块的驱动电路。
图12B的波形图示出了开关80的状态以及输出端10a的电压Vo1和输出端10b的电压Vo2的波形。作为例子，说明电压Vo1从0V上升到Va和电压Vo2从Va下降到0V的情况。
在时间t1之前，开关80导通，FET 601b和701a导通，FET 701b和601a关断。电压Vo1为0V，电压Vo2为Va。
然后，在时间t1，开关80关断。
随后，在时间t2，作为低侧输出端的FET 701a关断。随后，作为高侧输出元件的FET 601a导通，并且FET 601b关断。此时，输出端10b的电压Vo2通过寄生二极管602b和FET 601a加到输出端10a。电压Vo2降低，电压Vo1上升，并且两者在很短的时间内达到相同的电压。在这种情况下，通过将存储在输出端10b的负载电容5中的电荷分配到输出端10a的负载电容中，减少了随后从驱动电源1提供的电荷量，从而降低了功耗。
接着，在时间t3，开关80导通，作为低侧输出元件的FET 701b导通。此时，电压Vo1上升到Va，电压Vo2下降到0V。
在这种情况下，控制驱动电路600和700，在时间t2将作为高侧输出元件的FET 601a和601b以及作为低侧输出元件的FET 701a变为关断，随后，在时间t3将作为低侧输出元件的FET 701b变为导通。例如，在FET 701b的驱动电路700中，在控制信号通路中提供由电阻和电容组成的CR延迟电路，或限制有源元件的驱动能力，从而可以保证比FET 601a、601b和701a的驱动电路600和700更长的传播延迟时间。
此外，设计开关80，使之从时间t1到t3期间关断。利用输入到图1所示的控制电路205中的各时序信号，很容易进行该项设计。由此，开关80保持关断，从而可以收集充到各负载电容中的电荷，并分配到要变为高电平的输出端。随后，当开关80导通时，从驱动电源1输送的电荷量可减少，减少量为上述已分配的电荷的量，这能减少从驱动电源1输出的能量，从而降低驱动电路3的功耗。
顺便提及，在驱动电源1和驱动电路3之间提供的开关电路80可以放在地端4的地电位和驱动电路3之间。
图13示出了由MOSFET 81构成的图12A中的开关80的例子。不用说，MOSFET 81可以是n沟道或p沟道型，或者其它开关元件。通过适当调节MOSFET 81的栅极和源极之间的驱动电压等，可以在恒电流方式下或高输出阻抗状态下使用MOSFET 81。在这种驱动下，电源分配对MOSFET 81的影响变大，并且使进一步降低驱动电路3的功耗成为可能。
如上所述，在图12A中，公共开关元件80连接到电源1。第一开关元件601a和602a以及第二开关元件701a和702a在电源1与参考电位4之间通过公共开关元件80串联连接。第一输出端10a连接在第一开关元件601a和602a以及第二开关元件701a和702a之间。
与第一开关元件601a和602a以及第二开关元件701a和702a并联连接的第三开关元件601b和602b以及第四开关元件701b和702b在电源1与参考电位4之间通过公共开关元件80串联连接。第二输出端10b连接在第三开关元件601b和602b以及第四开关元件701b和702b之间。
在图12B中，在时间t1之前，参考电位4的电压通过第二开关元件701a和702a从第一输出端10a输出。然后，在时间t1，公共开关元件80断开，在时间t2，第二输出端10b的电压通过第一开关元件601a和602a以及第三开关元件601b和602b从第一输出端10a输出。随后，在时间t3，电源1的电压通过公共开关元件80和第一开关元件601a和602a从第一输出端10a输出。
此外，在时间t1之前，电源1的电压通过公共开关元件80和第三开关元件601b和602b从第二输出端10b输出。然后，在时间t1，公共开关元件80断开，在时间t2，第一输出端10a的电压通过第一开关元件601a和602a以及第三开关元件601b和602b从第二输出端10b输出。随后，在时间t3，参考电位4的电压通过第四开关元件701b和702b从第二输出端10b输出。
通过上述的控制，当输出发生转换时，充在负载电容中的电荷可以重新利用。当输出转换时，这可以减少电源的能量供应，并降低驱动电路的功耗。
-第四实施例-
图14示出了根据本发明的第四实施例的地址驱动器202的结构的例子。该地址驱动器202包括功率回收电路，即使在显示板使用高分辨率或大尺寸屏幕的情况下，功率回收电路也不会显著损失降低功耗的效果。
地址驱动器202具有各包括多个驱动IC 37的地址驱动模块370、371和372。对于每个地址驱动模块370、371和372，提供包括谐振电感122P和122N、谐振开关123P和123N以及交流接地电容124的谐振电路部件。多个地址驱动模块370到372只共享一个用于连接到输出电压的驱动电源121的开关电路125。
电感122P(图11中的电感112P)连接在地址驱动模块370等的电源端和二极管127P(图11中的二极管115P)的阴极之间。开关123P(图11中的FET 114P)连接在二极管127P的阳极和电容124的第一电极之间。电容124的第二电极接地。
电感122N(图11中的电感112N)连接在地址驱动模块370等的电源端和二极管127N(图11中的二极管115N)的阳极之间。开关123N(图11中的FET 114N)连接在二极管127N的阴极和电容124的第一电极之间。
开关125(图11中的FET 113P)连接在驱动电源121的电源端和地址驱动模块370等的电源端之间。驱动电源121的参考端接地。开关126(图11中的FET 113N)连接在驱动电源121的参考端和地址驱动模块370等的电源端之间。
如附图所示，因为谐振电路部分形成在靠近地址驱动模块370到372的位置，谐振电流通路的布线长度减少到最短，由此减小寄生电感和寄生电容。这使得进行小谐振周期的高速驱动成为可能并且，由于Q值增加而提高了功率回收效率，从而降低了功耗。
此外，在希望缩短谐振周期或减少电路部件的情况下，也可以去掉上述的谐振电感122P和122N，通过采用分布在前述谐振电流通路的线路中的寄生电感产生谐振。此时，作为谐振电流通路的线路可由使用扁平导体分布比如印刷电路板的分布式恒定电路(constantcircuit)构成。
此外，采用上述单对开关电路125和126来固定电位，对谐振特性影响很小，可以最大限度地降低成本。为每一个驱动IC提供谐振电路部分，从而达到最大驱动速度并最大限度地降低功耗。另外，在只需要降低最大功耗以减小散热成本而不需要实际降低平均功耗的情况下，通过取消用于将电位固定到地电位的开关电路126可以进一步降低电路的成本。
如上所述，第一开关元件125和126连接到电源121。在图11中，驱动IC 37具有多个分别连接在电源110和多个输出端10之间的第二开关元件601和602。在图14中，为每个或多个第二开关元件提供谐振电路，包括可连接到参考电位上的谐振电感122P和122N以及电容124。所提供的谐振电路的数量多于第一开关元件125和126的数量。
在从输出端10到谐振电感122P和122N的连接线路上的寄生电感的值最好小于谐振电感122P和122N的值。谐振电感122P和122N可由从输出端10到谐振电路中的谐振电流通路的布线上的寄生电感构成。
为每个驱动元件或驱动电路(一个或多个第二开关元件)提供多个谐振电路，从而谐振电路的布线长度减小到最短，并且可降低谐振电流通路的寄生电感。这实现了小谐振周期的高速驱动，并且，由于Q值而提高了功率回收效率，从而降低了功耗。此外，通过减少上述用于固定电源电位的对谐振特性影响很小的开关电路125和126的数量，可以降低成本。
根据上述的第一到第四实施例，可以降低显示板驱动电路中的功耗(温升)，同时防止电路成本的增加。此外，可以进一步降低40号(英寸)或具有大的负载电容的更大级别的等离子体显示器、具有高地址电极驱动脉冲速率的高分辨率等离子体显示器例如SVGA(800×600点)、XGA(1024×768点)或SXGA(1280×1024点)以及高亮度和高灰度级(high gradation)的等离子体TV如TV、HDTV等的尺寸、功耗和成本。此外，还可以防止由于为了防止运动图象显示中的轮廓失真所采取的对策导致的地址电极驱动脉冲速率的增加所引起的功耗的增加。
上述的显示板驱动电路可用于等离子体显示器的平面显示板、场致发光显示器、液晶显示器(LCD)等和其它显示器中。
如上所述，因为控制全部或部分第二电极进入关断状态，可以从第一驱动电路的负载电容中去掉在显示板中存在的寄生电容。通过减小负载电容，可以降低第一驱动电路的功耗。
此外，第一开关元件对至少一个方向上的电流具有开关功能，并具有双向导通的功能，从而减少了开关元件的数量并降低了电路成本。
此外，在控制电路的控制之下，当输出从第二输出端转换到第一输出端时，连接在第二输出端的负载电容中所充的电荷可得到重新利用。这减少了当输出转换时电源所提供的能量，从而降低了功耗。
另外，为每个或多个第二开关元件提供谐振电路，从而缩短谐振电路的布线长度，降低谐振电流通路的寄生电感。这实现了小谐振周期的高速驱动，并且，由于Q值增加而提高了功率回收效率，从而降低了功耗。
顺便提及，现有实施例在所有方面都应视为说明性的而非限定性的，因此在权利要求书的含义和等同范围内的所有改变都包含在其中。可以在不脱离本发明的精神或基本特点的前提下以其它特定形式实施本发明。

Claims (19)

1.一种显示板驱动电路，包括：
能够提供电压的电源；
输出由所述电源提供的电压的输出端；
第一开关元件，连接在所述电源和所述输出端之间，能够双向导通，并对至少一个方向的电流具有开关功能。
2.根据权利要求1的显示板驱动电路，
其中所述第一开关元件由MOSFET构成。
3.根据权利要求1的显示板驱动电路，
其中通过将二极管并联连接到IGBT或双极晶体管构成所述第一开关元件。
4.根据权利要求1的显示板驱动电路，
其中所述第一开关元件为高压开关元件，所述第一开关元件的一个控制端借助第二开关元件连接到低压驱动电路。
5.根据权利要求4的显示板驱动电路，
其中第二开关元件由二极管或MOSFET构成。
6.一种等离子体显示器，包括：
显示板驱动电路；以及
连接到所述显示板驱动电路输出端的等离子体显示板，
其中所述显示板驱动电路包括能够提供电压的电源，输出由所述电源提供的电压的输出端、以及连接在所述电源和所述输出端之间、能够双向导通并对至少一个方向的电流具有开关功能的第一开关元件。
7.一种显示板驱动电路，包括：
连接到电源的公共开关元件；
在电源和参考电位之间通过所述公共开关元件串联连接的第一和第二开关元件；
连接在所述第一和第二开关元件之间的第一输出端；
与所述第一和第二开关元件并联连接并在电源和参考电位之间通过所述公共开关元件串联连接的第三和第四开关元件；
连接在所述第三和第四开关元件之间的第二输出端；以及
控制电路，用于断开所述公共开关元件，从所述第一输出端通过所述第一和第三开关元件输出所述第二输出端的电压，随后从所述第一输出端通过所述公共开关元件和所述第一开关元件输出电源电压。
8.一种显示板驱动电路，包括：
连接到电源的公共开关元件；
在电源和参考电位之间通过所述公共开关元件串联连接的第一和第二开关元件；
连接在所述第一和第二开关元件之间的第一输出端；
与所述第一和第二开关元件并联连接并在电源和参考电位之间通过所述公共开关元件串联连接的第三和第四开关元件；
连接在所述第三和第四开关元件之间的第二输出端；以及
控制电路，用于断开所述公共开关元件，从所述第二输出端通过所述第一和第三开关元件输出所述第一输出端的电压，随后从所述第一输出端通过所述第二开关元件输出参考电位电压。
9.根据权利要求8的显示板驱动电路，
其中所述控制电路断开所述公共开关元件，从所述第二输出端通过所述第一和第三开关元件输出所述第一输出端的电压，随后从所述第二输出端通过所述第二开关元件输出参考电位电压。
10.根据权利要求7的显示板驱动电路，
其中所述控制电路从所述第一输出端通过所述第二开关元件输出参考电位电压，然后断开所述公共开关元件，从所述第一输出端通过所述第一和第三开关元件输出所述输出端的电压，随后从所述第一输出端通过所述公共开关元件和所述第一开关元件输出电源电压。
11.根据权利要求8的显示板驱动电路，
其中所述控制电路从所述第二输出端通过所述公共开关元件和所述第三开关元件输出电源电压，然后断开所述公共开关元件，从所述第二输出端通过所述第一和第三开关元件输出所述第一输出端的电压，随后从所述第二输出端通过所述第四开关元件输出参考电位电压。
12.根据权利要求7的显示板驱动电路，
其中所述公共开关元件使用MOSFET构成。
13.根据权利要求8的显示板驱动电路，
其中所述公共开关元件使用MOSFET构成。
14.一种等离子体显示器，包括：
显示板驱动电路；以及
连接到所述显示板驱动电路的第一和第二输出端的等离子体显示板，
其中所述显示板驱动电路包括：连接到电源的公共开关元件；通过所述公共开关元件串联连接在电源和参考电位之间的第一和第二开关元件；连接在所述第一和第二开关元件之间的第一输出端；与所述第一和第二开关元件并联连接并在电源和参考电位之间通过所述公共开关元件串联连接的第三和第四开关元件；连接在所述第三和第四开关元件之间的第二输出端；以及控制电路，用于断开所述公共开关元件，从所述第一输出端通过所述第一和第三开关元件输出所述第二输出端的电压，随后从所述第一输出端通过所述公共开关元件和所述第一开关元件输出电源电压。
15.一种等离子体显示器，包括：
显示板驱动电路；以及
连接到所述显示板驱动电路的所述第一和第二输出端的等离子体显示板，
其中所述显示板驱动电路包括：连接到电源的公共开关元件；通过所述公共开关元件串联连接在电源和参考电位之间的第一和第二开关元件；连接在所述第一和第二开关元件之间的第一输出端；与所述第一和第二开关元件并联连接并在电源和参考电位之间通过所述公共开关元件串联连接的第三和第四开关元件；连接在所述第三和第四开关元件之间的第二输出端；以及控制电路，用于断开所述公共开关元件，从所述第二输出端通过所述第一和第三开关元件输出所述第一输出端的电压，随后从所述第二输出端通过所述第四开关元件输出参考电位电压。
16.一种显示板驱动电路，包括：
能够提供电压的电源；
连接到所述电源的第一开关元件；
能够通过所述第一开关元件输出所述电源电压的多个输出端；
分别连接在所述电源和多个所述输出端之间的多个第二开关元件；以及
为所述多个第二开关元件中的每一个或多个第二开关元件提供的谐振电路，该谐振电路包括谐振电感和电容，所述谐振电路的数量大于所提供的所述第一开关元件的数量。
17.根据权利要求16的显示板驱动电路，
其中从所述输出端到所述谐振电感的连接线的寄生电感的大小小于所述谐振电感的大小。
18.根据权利要求16的显示板驱动电路，
其中谐振电感由所述谐振电路中从所述输出端到谐振电流路径的线路的寄生电感构成。
19.一种等离子体显示板，包括：
显示板驱动电路；以及
连接到所述显示板驱动电路的多个输出的等离子体显示板，
其中所述显示板驱动电路包括：能够提供电压的电源；连接到所述电源的第一开关元件；能够通过所述第一开关元件输出所述电源电压的多个输出端；分别连接在所述电源和多个所述输出端之间的多个第二开关元件；以及为多个所述第二开关元件中的每一个或多个第二开关元件提供的谐振电路，该谐振电路包括谐振电感和可连接到参考电位的电容，所述谐振电路的数量大于所提供的所述第一开关元件的数量。
CNA2006101485715A 2002-01-31 2002-10-31 显示板驱动电路及等离子体显示器 Pending CN1953017A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP024493/2002 2002-01-31
JP2002024493A JP4256099B2 (ja) 2002-01-31 2002-01-31 ディスプレイパネル駆動回路及びプラズマディスプレイ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021518637A Division CN1293528C (zh) 2002-01-31 2002-10-31 显示板驱动电路及等离子体显示器

Publications (1)

Publication Number Publication Date
CN1953017A true CN1953017A (zh) 2007-04-25

Family

ID=19192278

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB021518637A Expired - Fee Related CN1293528C (zh) 2002-01-31 2002-10-31 显示板驱动电路及等离子体显示器
CNA2006101485715A Pending CN1953017A (zh) 2002-01-31 2002-10-31 显示板驱动电路及等离子体显示器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB021518637A Expired - Fee Related CN1293528C (zh) 2002-01-31 2002-10-31 显示板驱动电路及等离子体显示器

Country Status (6)

Country Link
US (1) US7075528B2 (zh)
EP (1) EP1333418A3 (zh)
JP (1) JP4256099B2 (zh)
KR (1) KR20030065286A (zh)
CN (2) CN1293528C (zh)
TW (1) TWI278805B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502351B1 (ko) * 2003-05-16 2005-07-20 삼성에스디아이 주식회사 어드레스-디스플레이 혼합 구동 방법을 수행하는 플라즈마디스플레이 패널의 구동 장치
JP2005037604A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100515334B1 (ko) 2003-08-25 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 플라즈마디스플레이 장치
EP1524644A3 (en) * 2003-10-14 2009-07-29 Hitachi Plasma Display Limited Plasma display apparatus
KR100589363B1 (ko) 2003-10-16 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 스위칭 소자
US7710372B2 (en) 2004-07-26 2010-05-04 Panasonic Corporation PDP data driver, PDP driving method, plasma display device, and control method for the same
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
KR100741073B1 (ko) * 2005-01-22 2007-07-20 삼성에스디아이 주식회사 디스플레이 장치용 신호전달부재의 방열 기구 및 이를구비한 플라즈마 디스플레이 장치
EP1724745A1 (en) * 2005-05-20 2006-11-22 LG Electronics Inc. Plasma display apparatus and driving method thereof
US20090079722A1 (en) * 2005-08-04 2009-03-26 Makoto Onozawa Plasma display device
KR100774916B1 (ko) 2005-12-12 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100796686B1 (ko) * 2006-03-29 2008-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 구동 방법
JP4825568B2 (ja) * 2006-04-11 2011-11-30 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
WO2008004282A1 (en) * 2006-07-04 2008-01-10 Hitachi Plasma Display Limited Plasma display device
JP2008040508A (ja) * 2006-08-08 2008-02-21 Lg Electronics Inc プラズマディスプレイ装置
KR100867586B1 (ko) * 2007-04-27 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 장치
US8269693B2 (en) 2007-06-29 2012-09-18 Hitachi, Ltd. Method of driving plasma display panel and plasma display device
US8508522B2 (en) * 2007-09-12 2013-08-13 Rochester Institute Of Technology Derivative sampled, fast settling time current driver
JP5414202B2 (ja) * 2008-05-16 2014-02-12 日立コンシューマエレクトロニクス株式会社 プラズマディスプレイ装置およびその駆動回路
WO2010058447A1 (ja) * 2008-11-21 2010-05-27 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
CN104240640A (zh) * 2014-09-03 2014-12-24 张谦 一种电压控制电路及其布线方法
CN107452316A (zh) * 2017-08-22 2017-12-08 京东方科技集团股份有限公司 一种选择输出电路及显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594610A (en) * 1969-04-14 1971-07-20 Xerox Corp Display panel with corona discharge control
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP2946921B2 (ja) 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
US5721472A (en) * 1992-04-07 1998-02-24 Micron Display Technology, Inc. Identifying and disabling shorted electrodes in field emission display
JP3644712B2 (ja) 1994-02-01 2005-05-11 富士通株式会社 平面表示装置
JP2795191B2 (ja) * 1994-10-04 1998-09-10 株式会社デンソー Ｅｌ表示装置の駆動装置
US6373452B1 (en) 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3597934B2 (ja) * 1996-03-14 2004-12-08 富士通株式会社 Ａｃ型のプラズマディスプレイパネル駆動回路及びプラズマディスプレイ装置
JPH09288466A (ja) * 1996-04-23 1997-11-04 Oki Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法及びその駆動回路
JP3672669B2 (ja) 1996-05-31 2005-07-20 富士通株式会社 平面表示装置の駆動装置
JPH1074059A (ja) * 1996-08-30 1998-03-17 Oki Electric Ind Co Ltd プラズマディスプレイの駆動装置
JP3447185B2 (ja) 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
US5872561A (en) * 1997-03-31 1999-02-16 Allen-Bradley Company, Llc Fast scanning switch matrix
JP3249440B2 (ja) * 1997-08-08 2002-01-21 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JPH11119734A (ja) 1997-10-08 1999-04-30 Fujitsu Ltd 液晶表示装置の駆動回路、及び液晶表示装置
JP4027544B2 (ja) * 1998-10-06 2007-12-26 株式会社日立製作所 駆動回路、それを用いた表示装置及び集積回路
CN2367479Y (zh) 1999-04-28 2000-03-08 李玉光 便携式斜面角度可调的读书写字板盒
KR100318002B1 (ko) * 1999-06-14 2001-12-22 정주영 플라즈마 디스플레이 패널의 어드레스 전극 구동 방법 및 회로
KR100325857B1 (ko) * 1999-06-30 2002-03-07 김순택 에너지 복구 효율이 향상된 플라즈마 표시 패널 및 그 구동방법
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3678337B2 (ja) * 1999-07-02 2005-08-03 パイオニア株式会社 表示パネルの駆動装置
KR100519454B1 (ko) * 1999-08-12 2005-10-06 재단법인서울대학교산학협력재단 교류형 플라즈마 방전표시기의 스캔전극 구동회로
KR100598735B1 (ko) * 1999-09-21 2006-07-10 엘지.필립스 엘시디 주식회사 액정표시소자의 정전기 방지회로
JP2002175060A (ja) * 2000-09-28 2002-06-21 Sharp Corp 液晶駆動装置およびそれを備えた液晶表示装置
JP3915400B2 (ja) * 2000-11-28 2007-05-16 株式会社日立製作所 画像表示装置及び画像表示装置の駆動方法
JP3494146B2 (ja) * 2000-12-28 2004-02-03 日本電気株式会社 有機ｅｌ駆動回路及びパッシブマトリクス有機ｅｌ表示装置並びに有機ｅｌ駆動方法
KR100445432B1 (ko) * 2001-10-16 2004-08-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로 및 그 방법

Also Published As

Publication number Publication date
US20030141823A1 (en) 2003-07-31
JP2003228318A (ja) 2003-08-15
CN1435807A (zh) 2003-08-13
CN1293528C (zh) 2007-01-03
JP4256099B2 (ja) 2009-04-22
US7075528B2 (en) 2006-07-11
TWI278805B (en) 2007-04-11
TW200302441A (en) 2003-08-01
KR20030065286A (ko) 2003-08-06
EP1333418A2 (en) 2003-08-06
EP1333418A3 (en) 2005-06-22

Similar Documents

Publication Publication Date Title
CN1953017A (zh) 显示板驱动电路及等离子体显示器
US7078865B2 (en) Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same
KR100681775B1 (ko) 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로
KR100465943B1 (ko) 표시장치
US6563272B1 (en) Combined scan/sustain driver for plasma display panel using dynamic gate drivers in SOI technology
CN115657350A (zh) 显示面板的驱动电路及其放电方法、显示模组
JPH1185093A (ja) 表示パネル駆動装置
CN104616632A (zh) 一种防止下电残影的液晶显示驱动电路及驱动方法
CN101114419A (zh) 等离子显示装置
CN108091290A (zh) 驱动电路和触控显示装置
CN101206828A (zh) 驱动显示屏的设备和方法
JP4719813B2 (ja) プラズマディスプレイ装置
CN101101726A (zh) 用于驱动等离子显示面板的装置
CN108962158A (zh) 一种3Tr的ULP栅极驱动电路及其控制电路
KR100532998B1 (ko) 평판 디스플레이 패널 구동방법
JP2005018032A (ja) ドライバｉｃ実装モジュール
KR20080099770A (ko) 플라즈마 디스플레이 장치
KR20040068418A (ko) 플라즈마 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication