[go: up one dir, main page]

TWI278014B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI278014B
TWI278014B TW092104208A TW92104208A TWI278014B TW I278014 B TWI278014 B TW I278014B TW 092104208 A TW092104208 A TW 092104208A TW 92104208 A TW92104208 A TW 92104208A TW I278014 B TWI278014 B TW I278014B
Authority
TW
Taiwan
Prior art keywords
pattern
mask
sub
electron beam
reticle
Prior art date
Application number
TW092104208A
Other languages
English (en)
Other versions
TW200402761A (en
Inventor
Akemi Moniwa
Jiro Yamamoto
Fumio Murai
Hiroshi Fukuda
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of TW200402761A publication Critical patent/TW200402761A/zh
Application granted granted Critical
Publication of TWI278014B publication Critical patent/TWI278014B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H10P76/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30Electron or ion beam tubes for processing objects
    • H01J2237/317Processing objects on a microscale
    • H01J2237/3175Lithography
    • H01J2237/31793Problems associated with lithography
    • H01J2237/31794Problems associated with lithography affecting masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

1278014 有膜厚0·1 # m〜0·5 # m之Si〇膜、 2胰膜厚〇·5 // m〜2 // m之秒 膜。電子束轉印用光罩之製竹女 I作万法,雖有為了製作支柱202 而在形成光罩圖案之前進行基板之背面㈣的先行回蚀刻 法、及之後才進行基板之背面㈣的後行回則法,奸是 在此則顯示先行回姓刻法。在先行回姓刻法中,首先在芙 板背面進行形成支柱202之弁陁R妥 4… 土 义先阻圖案,並利用乾式蝕刻進行 碎基板之背面㈣。進而,利用Si〇2之去除,可獲得圖训 所κ電子束轉印光罩用的膜片毛胚(邮地⑽他㈣。在 兹膜片毛胚之表面(支柱202之相反側)形成光阻圖案204(圖 3⑷)。進而利用乾式姓刻處理來㈣表面切膜以製作電 子束轉印用光罩(圖3(d))。 在電子束投影曝光裝置中,使用上述鏤空模板(stencii)型 光罩的情況,色法形成周圍完全由電子束照射區域(光罩上 《開.口圖案)包圍住的電子束非照射區域(光罩上之電子束遮 故區域)。又,當開口率變高時非開口部之面積會變小且光 罩之機械強度會降低。或是,在開口率高的情況由於通過 光罩之開口部且照射在晶圓上的光罩透過電流值會變大, 結果會發生晶圓上之電子束因電子間之庫侖推斥而模糊的 現象。 從以上之問題點來看為了要對丨個區域進行圖案轉印,有 使用在2個以上之光罩上進行圖案分割之所謂互補光罩,以 對晶圓上之同一區域進行複數次電子束轉印的方法。 在日本專利特開平8_236428號公報中,有記載使用由大 圖案 < 輪廓部分所構成的光罩、及由大圖案之内側部分與 1278014 由互補分割成光罩A、光罩B,雖可使開口率變成分割前之 -半的桃’但是由於開口率依然很大所以因庫侖效應而會 發生電子束模糊。結果如圖4⑷所示,會發生圖案解像不 良。或是,為了要抑制上述模糊,而有必要降低光罩照射 電流,並減小透過光罩之電流的合計電流。但是,該情況 由於晶圓上圖案之每一單位面積的照射強度(電流量)會變 小,所以曝光形成光阻圖案所需總照射量而需的時間就會 增大。亦即,產能會降低。 再者’在電子束投影曝光方式中,基本上光罩照射電流 為一疋,且通常在每一子域中不會變更。因此,光罩照射 電流值係以帛p帛最大之子$中用以抑制庫舍模糊的條件 所規定者。在抑制開口率高之子域的圖案精度劣化的低電 流值下會有需要所有子域之曝光,且發生產能降低的課 題。 例如,考慮某晶片係由6 X 6之子域所構成,而各子域之 開口率成為圖6〇)所示的情i為了在該晶片中獲得足夠的 尺寸精度而至少需要形成2〇。/。以下的開口率。(圖6之畫圈數 字係表示開口率2 〇 %以上的子域)在以使開口率相等的方式 將圖6⑷之圖案互補分割成光罩A、光罩8之2個的情況,2 個光罩之每-子域的開口率就成為圖⑽])之光罩A、圖 6(b-2)<光罩B。、结果’可形成開口率超過2〇%的子域6叫斜 線部之子域)。為了轉印子域6〇1需要高尺寸精度之圖案而 需要使電子束投影曝光裝置之電流值降低。光罩照射電流 值由於無法在每一子域中變更,所以如圖“^丨)、之 1278014 601的開口率超過2〇% ,且其中包含要求高尺寸精度之圖案 的子域,當在位於晶片整體之數千個子域中只存U個時, 就有需要使電流值降低來轉印,I因此而使產能受到限 制0
或疋可考慮在將圖5(a)所示之大面積圖案5〇1進行互補 刀割的h >兄’以達到指定面積以下的方式來使圖案細分化 (圖5(b)) ’且將各細分圖案分開成光罩a(圖5(c_u)、光罩 B(圖5(e_2))。此時,可考慮在以圖5(b)之®案形狀4接進行 互補分割的情% ’由於會發生所謂的中空圖案,所以進行 、、田刀圖木《角的去除。藉此雖可進行大面積圖案之圖案分 割,但是卻有形成在角上支撐如圖5〇>1)、㈣所示之矩形 圖案的空中懸吊圖㈣2構造且使機械強度變弱的課題。y 又,在上述日本專利特開平8-236428號公報中,有記載 為了要抑制大圖案之内側部分照射時的庫侖效應,而只有 將大圖案《輪廓部包含於其他光罩中的内纟。但是,除大 圖术〈輪廓外的比較大面積之内部圖案與個別的細微開口 圖术係配置在同一光罩上’且上述光罩之開口率係保持在 較大的狀怨’戶斤以會有上述細微開口圖案之解像度因庫命 效應而劣化之虞的問題。 阳 鼇 又,在上述日本專利特開平Π-204422號公報中,有記載 為了抑制光阻發熱而將寬度較寬開口圖案與寬度較窄開口 圖案當作其他光罩,分別對前者以低曝光量進行曝光,而 對後者以高曝光量進行曝光的方法。但是,該情況會有無 法按照圖案之曝光特性而以最適當曝光量進行曝光的問題 -11 - 1278014 點。又,對上述其他光罩之各個變更光罩照射電流,在通 常之電子束投影曝光裝置的構成上會有困難實施的問題。 又,如前面所舉之圖4所示,在密集有寬度角寬開口圖案的 情況,會有全部的開口圖案只包含於一方之光罩中的問題 點。 再者,在上述日本專利特開平8_236428號公報及特開平 11-204422號公報中均沒有明示應考慮光罩上之開口率的範 圍。又,因此在進行互補分割時,會有沒有考慮庫命效應 之影響範圍以内之開口率的分割之問題點。 本發明之目的係在於提供—種半導體裝置之製造方法, 线用互補光罩之電子束投料光法可形成高精度圖案及 南產能。 為了達成上述目的,本發 對於包含庫侖效應之影響範 之區域的圖案進行互補光罩 圖案配置於第一光罩區域, 區域即可達成。 明藉由在電子束投影曝光法中 圍内的開口率達到指定值以上 分割時,將要求尺寸精度高的 而將其他圖案配置於第二光罩 在此,要求高精度的圖案, 之細微的開口圖案,或是包含 間隔而鄰接的開口圖案之邊的 又’要求上述高精度的圖案, 木或疋活性區域上之閘極圖 接的圖案。 較佳者係第一指定尺寸以下 以第二指定尺寸以下之細微 指疋寬度之開口圖案區域。 係可為活性區域上之閘極圖 案及其周邊與閘極圖案相連 即可縮小細微圖案或是 藉由進行如上的互補光罩分割 1278014 要求向精度之圖案所含的光 、 1尤旱疋開口率,且可提高解像 度0又,由於在第一氺置萨梡u相丄 光罩£域上集中細微圖案或高精度圖 所以第二光罩區域可由尺寸較大、且不需要如上述第 :區域般之精度的所謂_案所構成。-般而言,雖然 弟二光罩區域之開口率高’但是由^係粗糙圖案所以沒有 必要降低照射電流值來提高轉印精度,而電流值可依開口 率低的第-光罩區域而決定,且不會減低產能。
有關本發明(產能的提高,係使用圖19而進—步加以說 明。將改變光罩開口率時的光罩照射電流與圖案尺寸誤差 之關係顯示於圖19之上層,而將光罩照射電流與產能之關 係顯示於圖19之下層。随尺寸誤鋒制光罩尺寸或子 域内電流非均等性等的各種要因而產[但是一般而言晶 圓上電子束模糊越大該誤差就越大。由於開口率或照射電 流越大則光罩透過電流就越大,光罩透過電流越大則庫侖 效應、且電子束模糊就越增大,所以圖案尺寸誤差會變 大。另一方面,曝光時間由於係與必要照射量/光罩照射電 流成正比,所以產能與光罩照射電流同時增大。在此,係 將細微圖案之必要精度當作Afine,將粗糙圖案之必要精度 當作Arough。在以使2個互補光罩之開口率相等且成為〇2的 方式進行互補分割的情況,一般而言在2個互補光罩之雙方 上包含有細微圖案。為了對各光罩之曝光將誤差抑制在 Afine以下’電流就成為11,而產能成為τρ丨。另一方面,依 本發明,係對互補光罩以一方只包含細微圖案的方式來分 割,且其開口率為D1,其餘圖案的開口率為]33。(包含細微 -13- 1278014 圖案之光罩的開口率係假設小於包含其餘圖案之光罩的開 口率。以下,如實施形態所示該假設係在大致的情況下成 立。有關例外亦在實施形態中述及。)為了將誤差抑制在容 許值内,電流成為12,而產能成為TP2。以上,依本發明可 增大產能。 實施方式 (實施形態1) 以下本發明之實施形態,係使用圖i說明閘極層之圖案 中,形成活性層上特別要求尺寸精度高之圖案時的互補分 割方法。 圖1係顯示M〇SLSI之活性區域1G2、與其上所形成之閑極 圖案101的光罩資料。在圖,活性區域上閘極圖案寬度 係0.08/z m與0.12# m,考慮閘極層與活性區域之對準誤 差,則從活性ϋ域到至少〇·15/ζπ1之位置,與活性區域上閑 極圖案寬同樣地佈局。此外的區域則進行最小線寬〇12#瓜 之佈局。 在此,於圖1之閘極圖案101中,利用依圖形演算而將活 性區域圖案102擴大0.15# m之圖案1〇3與閘極層圖案1〇1的邏 輯積,只對離開活性區域1〇2而位於〇.15yCZm内的閘極圖案 1〇4進行抽出並作為光罩A(圖,而將其他的圖案ι〇5 當作光罩B(圖l(c_2))。 在此,雖係將活性區域圖案擴大圖形區域内的 閘極圖案,&作為要精度之圖案而抽出並當作光罩八,但是 以細線佈局成0.08 # m之圖案的部分亦可當作光罩a。 1278014 又,假設在設計時活性區域上之閘極圖案變成其他佈局 層的話,則亦可直接將活性區域上閘極圖案層的資料當作 光罩A的資料。 再者,為了迴避因光罩A及光罩B轉印時之對準偏移而發 生圖案斷線的情形,亦可在光罩A上設置與光罩3重疊的部 分。重複部分之求出方法,可考慮取將圖案1〇4只擴大對準 偏移量之取大值(例如3〇 nm)的圖案與圖案1〇1之邏輯積等的 方法。若沒有電子束投影曝光裝置之對準誤差的話,則當 然亦可縮小重複部分。
藉由如以上方式進行分割,光罩A可由需要尺寸精度高的 區域所構成,而光罩B可由此外的圖案所構成。一般而言, 由於活性區域上閘極圖案之面積小於同一閘極層之其他部 分圖案的面積,所以光罩A之開口率會小於光罩B。因而透 過光罩的電流值由於亦會變小,所以庫侖效應亦會降低。 因此可使電子束之模糊量降低,且可轉印更細微且高精度 的圖案。另一方面,在光軍B的情況,由於開口率變大,所 以電子束之模糊量會變大。但是,以光罩轉印的圖案, 由於並非要求尺寸精度高的圖案,所以即使有電子束模糊 情形亦無特別的問題。 (實施形態2) 在本實施形態中,係就考慮閘極圖案之要求精度而分割 成互補光罩方法加以敘述。 圖7(a)係顯示閘極圖案7〇1與活性區域圖案7〇2。閘極圖案 701係由最小圖案寬度〇· i # m、最小圖案間隔〇16 V m所描 -15- 1278014 繪出。在混有粗寬度及細寬度閘極,1閘極圖案之大部分 位於活性區域上的情況,當與實施形同樣地進行光罩分 割時’包含活性區域上之圖案的光罩之開口率,將會高於 其他的光罩。因此’在活性區域上之問極圖案中,以降低 。《閘極長度之圖案的光罩之開口率的方式分割成2個 光罩出指定尺寸以下之寬度的圖案、及以指定 尺寸以下之間隔而鄰接的開口圖案之緣部,以構成開口率 較低的光罩。 在此’如圖7(b_ 1)所示,拙出會库 抽出旯度〇·15/z m以下之開口圖 案 703、及以 〇 · 18 // 瓜以下 jr ,, 下而鄰接的開口圖案之緣部分的〇· i 5 見度圖案704而當作弁罝a 资 、 田扑尤旱A。其他邵分,則如圖· 示當作光罩B。 藉由分割成如上’即可降低包含有需要轉印精度之圖案 Γ、70:的光罩之開…另-方面,光罩B之開口率雖 同’但疋光罩B只由要灰只分林洛 、 尺寸精度較鬆的粗寬度圖案所構 成。因此’即使庫侖效應之畢彡塑 粑之〜备很大,亦可形成所希望尺 寸精度内的圖案。 另外’在開口圖案間隔雖狹你 ㈣雖然很窄但仍可分離解像的情 況,則亦可只以細開口圖案爽播 茉术構成先罩A。在該情況就可更 加降低光罩A之開口率,且可# … 了更加抑制細微開口圖案部分形 成時的庫侖效應。 又,在粗寬度閑極中亦要求與細寬度閉極同等精度的 案之全部的緣部圊案8。2(只與閑極. 度垂直的万向(邊緣)包含於光罩Α叫D)中 -16 - 1278014 圖案設為光罩B(圖8(a-2))。在該情況下,亦可提高粗寬度 閘極之尺寸精度。 再者,包含於光罩A中的粗寬度閘極之緣部704、802的寬 度尺寸,可與細寬度圖案尺寸相同或不同。 (實施形態3) 以下本發明之實施形態,係使用圖14之流程來說明庫侖 效應之影響範圍與子域一致的情沉之互補光罩分割。作為 處理對象的層之圖案,係以最小線寬度0.08 // m、最小空間 寬度〇.〇8 //m所佈局,為了以精度10 nm以下來實現寬度未 滿〇·〇1 μ m的電子束照射區域圖案或電子束非照射區域圖案 (以下,當作細微圖案),而有需要以電子束投影曝光裝置之 使用條件而將子域内的開口率設為20%未滿。 在由6 X 6之子域所構成的晶片中,各子域之開口率係成 為圖16(a)所示。在圖16中以圓圈圍住顯示開口率之數字的 子域係表示開口率超過20%,另一方面,以斜線部顯示的子 域係表示包含有細微圖案者。亦即,具圓圈且斜線之子域 1601的開口率為2〇%以上,且包含有1〇〇 nm未滿之細微圖 案,而不具圓圈且斜線部之子域丨6〇2雖包含有100 nm未滿 之細微圖案,但是其開口率為2〇%未滿的子域。又,具圓圈 且無斜線之子域1603,並未包含細微圖案而是開口率為2〇〇/0 以上的子域,而不具圓圈且亦無斜線之子域1604係未包含 細微圖案且其開口率為20%未滿的子域。 首先’在利用佈局資料之取入st〇丨而進行佈局資料之取入 <後’係在步驟st〇2將晶片整體分割成25〇 # m角之子域。 -17- 1278014 其/人進行子域之開口率計算st〇3,並進行開口圖案密度是否 為20%未滿的判定st〇4。在2〇%以上的情況,則進行是否在 子域内包含細微圖案的核對st05,並抽出開口率為2〇%以上 且包含細微圖案的子域1601。已抽出的子域1601内之圖 案,係分割成細微圖案與細微圖案以外的圖案(以下,當作 粗I圖木_)在光罩A上只配置細微圖案,而在光罩b上配置 此外的圖案’以此方式進行互補分割。分割成該細微圖案 與粗糙圖案的具體方法將於其他實施形態中敘述。 另方面,在開口率為200/。以上且不存在細微圖案的子域 1603、及揲關於有無細微圖案而開口率為未滿的情況, 將習知方法之開口率以光罩A與光罩B等份進行互補光罩分 割。 、’=果將光罩A、力罩B之各子域内的開口率顯示於圖16(b_ 1)、(b-2)中。存在細微圖案光罩的子域(斜線部)之開口率可 在光罩A、光罩3之任一個巾設為2〇%未滿,並可形成電子 束模糊少且有足夠精度的圖案。光罩A、光罩b,雖均包含 有開口率超過20%的子域(具圓圈),但是該等的子域係由 要求尺寸精度不高的粗_案所構成(無斜線),而即時電子 束模糊較大亦可獲得所希望解像精度内的圖案。 另-万面’在就所有的子域以使開口率均等的互補分割 方法進行分割的情況,係如圖16(叫、㈣所示無關於 是否存在細微圖案亦可獲得開口率超過織的子域職(具 圓圈且為斜線)。在以足夠的精度轉印該子域内的細微圖案 時有必要使電流值降低’且產能降低。 1278014 另外,亦可不以等面積將雖存在有細微圖案但是開口率 為20%未滿<子域16〇2的互補分割,分成細微圖案與粗糙圖 案並形成光罩Α、光罩Β。又,亦可不進行互補分割而將子 域内的全部圖案配置在光罩Α或光罩β中。 再者,不存在細微圖案之子域16〇3或16〇4亦 綱而配置在光罩A、光罩B中…亦可在以 態I万式進行子域16〇1的互補分割之後,以光罩A、光罩B 整體的開口率成為均等的方式,就子域16〇2、Η们、 選擇進行非互補分割、互補分割。 不存在細微圖案且開口率高的子域以外,其餘若不進行 互補分割,亦可減低光罩描繪用的圖案資料量,且可縮短 描緣速度。另—方面,若使光罩A、光罩B之開口率成為等 份’則可將光罩強度形成均等。 (實施形態4) 在本實施形態中,庫侖效應之影響範圍小於子域之情況 的互補分割方法,係使用與實施形態3相同的佈局層加以說 明。與實施形態3同樣,1 〇〇 nm未滿的細微圖案,當周邊之 開口率非為20%未滿時就無法實現所希望精度的設計尺寸土 1 〇 nm。在實施形態3中,由於庫余效應之影響範圍與子域 一致,所以已評估子域整體的開口率。但是,在此所用的 電子束投影曝光裝置之庫侖效應的影響範圍由於係5〇 A m且 小於子域的區域,所以在將子域内進一步區劃成5〇#m角的 區域(以下將該區域暫時稱為庫侖區域)已評估開口率。 例如,由6X6之子域(1子域為250 /zm角)所構成的晶片之 1278014 各子域的開口率成為如圖l7(a)所示,且其中丨個子域17〇ι, 係包含有細微圖案。子域1701整體的開口率為16%,雖為 2〇%未滿,但是當在庫侖區域(50//m角)分割,且調查5χ5 之庫侖區域各自的開口率時則成為如圖丨7(b)所示。作為圖 17(b)之25的庫侖區域中之1個的庫侖區域17〇2,其開口率為 20%以上且包含有細微圖案。 庫侖區域Π02由於包含有細微圖案且開口率亦變高,所 以只抽出孩庫侖區域17〇2内之細微圖案並配置在光罩A上, 而將其他圖案配置在光罩B上。再者,在庫侖區域17〇2之境 界附近有細微圖案的情況或許提高細微圖案周邊之開口率 的庫侖區域1703(粗線四角形的庫侖區域,庫侖區域17〇2周 圍的8個庫侖區域)内之圖案,係全部配置在光罩b上。其他 庫侖區域之圖案,由於不會影響到庫侖區域17〇2内之細微 圖案,所以亦可配置在光罩A、光軍b中之任一個上。在 此,為了節約各庫侖區域之互補分割處理時間,且不只在 一方的光罩上集中圖案,亦將同一庫侖區域内的圖案湊在 一起,並配置在交互不同的光罩上。 結果,光罩A、光罩b中之子域17〇1内的各庫侖區域之開 口率就會邊成如圖1)、(c-2)所示。包含有細微圖 案、且庫侖效應之影響範圍内的開口率高的庫侖區域 Π02,係分割成光罩A之庫侖區域17〇4及光罩b之庫侖區域 1705的2個,而包含細微圖案的庫侖區域^⑸之開口率可低 至15%,並可形成精度佳的圖案。 — (實施形態5) 1278014 在實施形悲3中藉由分割成尺寸精度高的區域與此外的區 域’藉以減低要求高尺寸精度之區域的開口率。但是,藉 由抽出要求咼尺寸精度的區域,有時反而會發生開口率變 高的情形。使用圖15之流程圖、及圖18說明避免該情形的 方法。
圖18係顯示將1晶片分割成250 // m角之子域,且並排成6 X 6的各子域之開口率。與實施形態3同樣,在以所希望精 度形成該晶片内之細微圖案時有需要將子域内之開口率設 為20°/。未滿。圖18係與圖16同樣,以圓圈圍住顯示開口率之 數字的子域係超過開口率20%的子域。又,斜線部係包含細 微圖案的子域。由於以虛線顯示的4個子域18〇1上包含有 SRAM記憶單元,所以其包含細微圖案且開口率會變高。
為了對具有圖18(a)所示之開口率分布的圖案進行互補分 割,首先在進行子域分割(st〇2)之後,調查子域内有無細微 圖案(st05)。沒有細微圖案的子域,係將全部圖案包含於光 罩B中(stl0)。另一方面,包含細微圖案之子域,係進行將 細微圖案當作光罩A、將其他圖案當作光罩b的分割(st〇7、 st08)。將上述方法之分割結果的開口率,顯示於圖 光罩A、(b-2)光罩B中。以虛線圍住的4個子域1801,由於幾 乎係全部圖案由細微圖案所構成的記憶體部,所以當進行 將細微圖案當作光罩A、將粗糙圖案當作B的分割時,大部 分的圖案就會包含於光罩A中,且光罩A之開口率會變高。 因此,光罩A之圖案精度會低於光罩B之圖案精度。
因此,在進行光罩A與光罩B之開口率比較st09,且光罩A -21 - 1278014 之開口率咼於光罩8之開口率的情況,就以開口率成為等份 的方式分割成2個光罩(st06)。 結果,開口率會變成如圖18(c-1)、(c-2)所示。在光罩3中
隹存在有包含細微圖案的子域18〇2,但是在光罩A及光罩B 中包含細微圖案的子域之最大開口率會變成13%,且可從在 圖.iMb-l)之光罩A上集中細微圖案時的最大開口率%。〆。開始 奪低。因此,無須降低電流值即可形成細微圖案,且可避 免產能減低。 上述例中,雖係在分割成細微圖案與粗糙圖案之後進行$ 開口率比較,但是只要能事先以設計資料分離記憶體部 等,則亦可以等面積來分割記憶體部等,且將此外的圖案 分割成細微圖案與粗糙圖案。 又,在如DRAM般幾乎由細微圖案所構成,且開口率接近 50%的情況,比起以細微圖案與粗糙圖案分割成2個光罩, 亦係以等面積分割之一方,較能降低包含細微圖案的子域 ^開口率。茲情況,雖然在DRAM部分包含細微圖案的開口 率曰又成25 /。,且開口率超過用以將細微圖案形成於要求精 度内的20%,但是例如藉由將光罩照射電流之值抑制在約 4/5則吓可以與邏輯部之細微圖案相同的精度來形成 4之細微圖案。假設在將dram部之全部圖案當作光罩A的 、/、開口率會避成5,且在要求精度内形成圖案的情況 必須將光罩照射電流值設為2/5本方法將會使產能降 2。又,記憶體部,亦有要求尺寸精度低較佳的情況。該 十月況’無須降低電流值即可進行轉印。 -22- 1278014 (實施形態6)
其次,說明具體的半導體積體電路裝置之製造例。在 此,係說明本發明適用於例如以閘陣列、標準單元等之半 導體常規方式製造的半導體積體電路裝置,及半導體基板 上具有常規1/〇(輸入/輸出)電路、常規邏輯電路或I/F(介面) 控制電路的半導體積體電路裝置之製造方法中的情況。圖9 係顯示半導體積體電路裝置中之邏輯元件之一部分的俯視 圖。在此其構成包含有2個nMISQn、及2個pMISQp。 nMISQp,係形成於半導體基板上所形成的p型井區域PW表 面之η型半導體區域lln,而pMISQp,係形成於η型井區域 NW表面之ρ型半導體區域lip上。閘電極12Α,係由nMISQn 與pMISQp所共有。閘電極12A,係以如下之一種構造所構 成,即,在例如低電阻多晶矽之單體膜、低電阻多晶矽膜 之上部設置金屬矽化物(silicide)層的多晶矽金屬矽化物 (polycide)構造;或在低電阻多晶矽膜上介以如氮化鎢等的 障壁膜而沉積如鎢等之金屬膜所成的聚金屬構造;或在絕 緣膜上所挖出之溝渠内沉積如氮化鈦等的障壁膜,進而藉 由在其上埋設如銅等的金屬膜所形成的鑲嵌閘電極構造。 閘電極12A下方的半導體基板部分係成為通道區域。 配線13A,係例如高電位(例如,3.3V或1.8V左右)側之電 源配線,且其通過接觸孔CNT而與2個pMISQp之ρ型半導體 區域lip電連接。又,配線13B,係例如低電位(例如,0V左 右)側之電源配線,且其通過接觸孔CNT而與1個nMISQn之η 型半導體區域11η電連接。配線13C,係2輸入NAND閘電路 -23- 1278014 的輸入配線,且其通過接觸孔CNT而在閘電極12A之寬度較 九4刀接觸且作電連接。配線13 D,係通過接觸孔cnt而電 連接在η型半導體區域lln及p型半導體區域Up之雙方上。 配線14A,係通過接觸孔CNT而與配線13D電連接。 在此,說明本發明適用於直至圖9所示之電路製作為止的 步驟中之元件隔離層、閘極層之形成上的例子。首先,圖 10顧示用於元件隔離的光罩資料]£11。圖10係存在有開口部 / 以〇·1 # m間隔鄰接的部分與寬度0.18jz m之開口圖案。從圖 1 10之光罩資料中,抽出以如圖丨丨之細微間隔(〇1//m)鄰接的φ 開口圖案邊緣之〇· 15// m區域1101與寬度0.18# m以下的開口 圖案1102並將之當作光罩A的圖案,而將此外的部分當作光 罩B的圖案。 其次,使用沿著圖9之虛線901的截面圖並依圖12、13來 說明形成nMISQn及pMISQp為止的步驟。
.首先,在構成例如由p型之矽單晶所構成之晶圓的半導體 基板SUB之主面(裝置面)上,利用氧化法形成例如由氧化碎 膜所構成的絕緣膜S2之後,於其上利用CVD(化學氣相沉積) 法等沉積例如由氮化矽膜所構成的絕緣膜S1,進而在其上 塗敷光阻膜1230(圖12(a))。在此,使用化學放大系電子束 負型光阻。接著,使用作為電子束投影曝光用之互補型光 罩的光罩A1對光阻膜1230施予轉印處理以在電子束光阻上 形成潛像1231(圖12(b))。同樣地使用互補型光罩之光罩m 並施予轉印處理以使之產生潛像1231(圖12(c))。之後進行 熱處理步驟’進而使用驗性顯像液以去除光阻之潛像部八 -24- 1278014 以外的區域,並藉由施以顯像處理等,以在半導體基板 SUB之主面上形成光阻圖案1232(圖12(d))。光阻圖案1232, 係以露出元件隔離區域,且覆蓋活性區域的方式而平面形 成。之後,將該光阻圖案1232當作蝕刻光罩,並依序去除 從該處路出的絕緣膜S1、S2,進而藉由去除半導體基板 SUB之主面部而在半導體基板SUB之主面部形成溝渠^^之 後,去除光阻圖案1232(圖12(e))。其次,在半導體基板_ I王面上,利用C VD等沉積例如由氧化矽所構成的絕緣膜 S3之後(圖12(f)),藉由對半導體基板SUB,,利用例如化學機 械研磨法(CMP; Chemical Mechanical Polish)等施予平坦化 處理’而取終形成例如溝渠型的元件隔離部SG(圖G(a))。 在本實施形態中,雖係將元件隔離部SG當作溝渠型隔離構 造(trench isolation),但是並非被限定於此,例如亦可由 LOCOS(矽的局邵氧化)法之子域絕緣膜所形成。 再者,在進行閘極氧化膜形成之後,利用Cvd(化學氣相 沉積)法將多晶矽膜等的閘電極材料G1、及si〇2等的絕緣膜 S4分別沉積約1〇〇 nm(圖13(b)),其次進而塗敷負型電子束 光阻’在以實施形態1之方法進行資料分割的閘極層之互補 光罩中,對活性區域上包含閘極圖案的光罩八2進行曝光(圖 13(c)) ’及利用使用光罩B2的多重轉印以形成潛像1231(圖 13(d))。 再者,進行與元件隔離圖案形成時同樣的熱處理、顯像 處理以形成光阻圖案(圖13(e)),之後,蝕刻絕緣膜S4、閘 電極材料G1以形成閘極圖案Gate(圖13(f))。 1278014 以後的步驟只要使用上述圖案轉印方法、或是習知之圖 案轉印方法來進行即可。另外,微影步驟以外的步驟只要 按照習知的步驟來進行即可。 以上,係nMISQn及pMISQp之製作例。 又,上述雖為關於半導體裝置之製造方法者,但是並沒 有特別限制於此。例如液晶顯示器等,若為藉由照射能量 線以在感應基板上進行圖案轉印者則亦可藉由同樣手法來 應用。 (實施形態7) 在本實施形態中,係就是否將互補分割後之子域配置於 實際光罩上之某一位置而加以敘述。 圖20⑷係顯示由6X5之子域所構成的晶片。元件符號^ 1、1-2、…、6·5係顯示子域。將該晶片以與實施形態3同樣 的方法,進行將只由細微圖案構成且開口率低的子域當作 光罩A,而將由細微圖案以外之圖案構成且開口率高的子域 當作光罩B之互補分割。將結果顯示於圖20(^0、(b_2)中。 子域1-1,係分割成子域八丨」及子域,藉由將子域μ」 與B1 -1多重投影曝光在晶圓上之大致同一位置上,即可形 成子域1-1之圖案。 將該等之子域配置於實際光罩上的方法,係如圖12所 不’可考慮在實際光罩上設有歸納配置光罩A之子域的區域 與歸納配置光罩B之子域的區域。但是,該情況,由於光罩 A只是開口率較低的子域,所以在實際光罩整體上的開口率 分布會偏移,而發生光罩之畸變。 1278014 因此’如圖22所示,交互配置光罩a之子域與光罩B之子 域’即可抑制實際光罩之畸變情形。 再者’如圖23所示,當將光罩A與光罩b之子域配置成市 松格子狀時,則可使實際光罩整體上的開口率分布更加均 等化。 圖21、22、23即使使用任一個光罩,亦可以載置台移 動、偏向等相同的條件進行轉印。 (實施形態8) 在本實施形態中,係使用圖24說明按照子域中之開口率 而對閘極層進行互補分割的情況之流程。在此所用的轉印 裝置,係在子域内之開口率為15%以上的情況電子束模糊會 吏大且不可能精度佳地形成活性區域上的閘極圖案。但 是,活性區域以外的圖案由於要求尺寸精度較低,所以即 使開口率為15%以上亦無問題。 首先,進行佈局資料之取入st〇1、子域分割st〇2。其次, 進订子域内開π率計算stG3 ’並進行開口率是否為指定值未 滿的判定st()4。在開口率為15%未滿的情況,由於活性區域 上之閘極圖案亦可精度佳地形成,所以可進行將全部圖案 置入光罩A或光罩b中的處理sU3,且可節約互補分割處理 時間。 在子域内之f开1 口率為15%以上的情況,丨行是否為具有活 性區域上之閉極圖案的子域之判定sm,而在具有活性區域 上之問極圖案的情況,就抽出活性區域上之閘極圖案且進 行光罩A之圖案資料製細2及將此外之㈣作光罩B的處 1278014 理 St08。 另一方面’即使開口率為15%以上而在沒有活性區域上之 閘極圖案的情況,則無須進行互補分割而進行將全部圖案 置入光罩A或光罩B中的處理stl3。 如以上所述’可以必要最小限之互補分割處理時間,來 進行將存在有要求高尺寸精度之活性區域上之閘極圖案的 子域之開口率設為15%未滿的處理。 若依據上述發明之實施例,則在電子束投影曝光之互補 刀割的光罩中,藉由在一個光罩上配置要求高尺寸精度之 圖案,而在另一個光罩上配置此外之圖案,則可以高產能 形成高精度圖案。 [圖式簡單說明] 圖ΙΑ、B、CM、〇2係顯示本發明之互補分割方法的圖案 俯視圖。 圖2A〜C係顯示電子束轉印光軍之構造示意圖。其中(A)、 (B)為鳥瞰圖,(C)為從上方看的俯視圖。 圖3A〜D係顯示電子束轉印光罩之製作流程的光罩剖視 圖。 圖4(A)〜(C)係顯示使用習知互補光罩而轉印之圖案問題 點的示意圖。其中(A)、(B)為圖案俯視圖,(c)為從上方看 的光阻圖案。 圖5A、B、CM、C-2係顯示分割成習知互補光罩之光罩問 題點的圖案俯視圖。 並顯示各子域之 圖6A、B-1、B-2係以子域來劃分1晶片 1278014 開口率(%單位)的示意圖。 圖7A、B-1、B-2係顯示經互補分劃之光罩圖案的俯視 圖。其中(A)為設計圖案,(B-1)為光罩A,(B_2)為光罩B。 圖8A-1、A-2係顯示光罩a之圖案資料的俯視圖。 圖9係顯示半導體積體電路裝置之一例的主要部分俯視 圖。 圖10係顯不圖9之半導體積體電路裝置之元件隔離層形成 用的圖案資料之主要部分俯視圖。 圖11A、B係顯示互補分割圖1〇之圖案資料之互補光罩的Φ 主要部分俯視圖。 圖12A〜F係圖9之半導體積體電路裝置之製程中的主要部 分剖視圖。 圖13A〜F係接續於圖12之圖9之半導體積體電路裝置之製 程中的主要部分剖視圖。 圖14係顯示本發明之圖案資料的互補分割流程圖。
圖15係顯示本發明之圖案資料的互補分割流程圖。 圖16A、B-1、B-2、C-l、C-2係顯示晶片之每一子域之開 口率分布的示意圖。 圖17A、B、CM、C-2係顯示開口率分布的示意圖。其中 (八)為1晶片中之每一子域的開口率,(B)、(c-i)、(C-2)為1 予域中之每一庫倫區域的開口率。 圖18A、B-1、B_2、〇1、C_2係顯示晶片之每一子域之開 口率分布的示意圖。 圖19係顯示改變(上層)光罩開口率時之光罩照射電流與圖 -29- 1278014 案尺寸誤差之關係的圖表;且顯示(下層)光罩照射電流與產 能之關係的圖表。 圖20A、B-l、B-2係顯示晶片中之子域的俯視圖。 圖21係顯示實際光罩上之互補分割後子域之配置一例的 俯視圖。 圖22係顯示實際光罩上之互補分割後子域之配置一例的 俯視圖。
圖23係顯示實際光罩上之互補分割後子域之配置一例的 俯視圖。 圖24係顯示本發明之閘極圖案資料的互補分割流程圖。 圖式代表符號說明 101、 104、7(H、Gate 閘極圖案 102、 702 活性區域圖案 103、 401 圖案 105 其他圖案 201、6(H、1601 〜1604、1701、1801、 1802、1]、1-2、…、6-5、ΑΙ]、B1-1 202 203 204、1232 子域 象 支柱 區域 光阻圖案 501 大面積圖案 502 空中懸吊圖案 -30- 1278014 703 、 1102 開口圖案 704 0.15/zm寬度圖案 802 緣部圖案 1702〜1705 庫余區域 12A 閘電極 13A〜13D、14A .....-、,. 二. 配線 11η : ; · .; : ; ^ ϋΐτ半導體區域 lip ρ型半導:體區域 CNT ”接觸孔 PW Ρ型井區域 NW η型井區域 1101 0.15 區域 1230 光阻膜 1231 潛像 S1 〜S4 絕緣膜 G1 閘電極材料 A、A卜 A2、B、B卜 B2 光罩
-31 -

Claims (1)

  1. Ι278βΙ^104208 號專利申請案 一~'~^—~一·一Ί 中文申請專利範圍替換本(95年9月) 年1月IV日修(粟)正本 拾、申請專利範圍: ^ 1. 一種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的基板上形成之感電子束組成物薄膜以 形成所希望圖案者,其中: 上述所希望圖案包括要求第一轉印精度的第一圖案, 及要求低於上述第一轉印精度之第二轉印精度的第二圖 案; 、· 提供用以轉印上述第一圖案的第一光罩及具有比上述 、 第一光罩大之孔徑比而用以轉印上述第二圖案的第二光 , 罩;及 上述第一光罩及上述第二光罩的投影區域係相重疊, 因而上述電子束係隔著上述第一及第二光罩照射在上述 、 薄膜上。 2· —種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的基板上形成之感電子束組成物薄膜以 形成所希望圖案者,其中: 上述所希望圖案係分割成具有指定尺寸之複數個子域 _ 區域; 上述光罩係分割成第一部分光罩,用以轉印要求第一 轉印精度的第一圖案;及具有比上述第一部分光罩大之 孔從比的第二部分光罩,用以轉印要求低於上述第一轉 印精度之第二轉印精度的第二圖案,以致若在上述基板 上各上述子域區域内之電子束照射部及電子束非照射部 83646-950914.doc 1278014 間之面積比率係超過指定值時,使得上述第一及第二部 分光罩係用於各上述子域區域中之上述所希望圖案;及 上述第一部分光罩及上述第二部分光罩的投影區域係 相重疊,因而上述電子束係隔著上述第一及第二光罩照 射在上述薄膜上。 3· —種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的絲上形成之感電子乾组成物薄膜以 形成所希望圖案者,其中: 上述所希望圖案係分割成具有指定尺寸之複數個子域 區域; 上述光罩係分割成第一部分光罩,用以轉印要求第一 轉印精度的m案;及第二部分光罩,用以轉印要求 低於上述第-轉印精度之第:轉印精度的第二圖案,以 致右上述基板上各上述子域内《電子I照、射部及電 2束非照射部間之面積比率係超過指定值時,使得上述
    弟-及第二部分光罩係用於各上述子域區域中之上述 希望圖案;及 上述第-部分光罩及上述第二部分光罩的投影區域係 相重疊’因而上述電子束係隔著上述第一及第二光罩照 射在上述薄膜上,且其中: 各上述子域區域中之上述所希望圖案係進一步分割成 尺寸係小於上述子域區域之複數個部分區域丨及 上,第-部分光罩及上述第二部分光罩的投影區域係 ϋ$ ’因而當上述基1上各上述較小部分區域内之電 1278014 子束照射部及電子束非照射部間之面積比率超過指定值 時’上述電子束係隔著用於各上述子域區域中之上述所 希望圖W上述第-及第二光罩照射在上述薄膜上。 4. 如請求項1之方法,其中: 對上述第一及第二光罩照射之電流係相同。 5. -種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的基板上形成之感電子束組成物薄膜, 以形成包括已形成在活性層上之閘極圖案的所希望圖案 者,其中: 上述所希望圖案係形成在上述活性層上,且係由第一 圖案及第二®案組成,上述第-圖案包括要求第-轉印 精度的閘極圖案,上述第二圖案包括除了上述閘極圖案 外之圖案’其要求低於上述[轉印精度之第二轉印精 度; 上述光罩係分割成第一光罩,用以轉印上述第一圖 案;及具有比上述第一光罩大之孔徑比的第二光罩, 其,用以轉印上述第二圖案;及 上述第一光罩及上述第二光罩的投影區域係相重疊, 因而上述電子束係隔著上述第一及第二光罩照射在上述 薄膜上。 6·如請求項5之方法,其中: V第圖案,係電連接至上述閘極圖案之圖案,與 上述活性層目案或藉由將上述閘極目案朝上述閑極圖案 度方向擴大指定距離所獲得之圖形㈣疊部分。 1278014 7. —種半導體裝置之製造方法’其係藉由隔著光罩照射電 子束在Λ述裝置的綠上形成之感電子|組成物薄膜以 形成所希望' 圖案者,其中: 上述所希望圖案係分割成具有指定尺寸之複數個子域 區域; 各上述複數個子域區域中之上述所希望圖案包括要求 第一轉印精度的第一圖案,及要求低於上述第一轉印精 度之第二轉印精度的第二圖案; 上述光罩係分割成第一部分光罩,用以轉印上述第一 圖案;及具有比上述第一部分光罩大之孔徑比的第二部 分光罩,用以轉印上述第二圖案;及 上述方法根據指定規則,使用藉由並排配置包括排列 成矩陣圖案之上述第一部分光罩的第一光罩,及包括排 列成矩陣圖案之上述第二部分光罩的第二光罩所形成之 上述光罩。 8. 種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的基板上形成之感電子束組成物薄膜以 形成所希望圖案者,其中: 上述所希望圖案係分割成具有指定尺寸之複數個子域 區域; 各上述複數個子域區域中之上述所希望圖案包括要求 第一轉印精度的第一圖案,及要求低於上述第一轉印精 度之第二轉印精度的第二圖案; 上述光罩係分割成第一部分光罩,用以轉印一 S3646-950914.doc β 4 "丨 < 木 1278014 圖案;及第二部分光罩, L , 用以轉印上述第二圖案丨及 ==根據指定㈣,使用藉由並排 =案之上述第一部分光罩的第—光罩,及包括」 :圖案之上述第二部分光罩的第二光罩所形成之 上逃光罩,且其中: 上述衫規則規定第三光罩及第四光罩之形成; 上述第三光罩係藉由反覆將置於上述第二光罩之第一 列上的第二部分光IM 九罩群置於配置在上述第一光罩之第 一列上的第—部分光軍群之下端,因而從上述第-列開 始依序將上述第二部分光罩群置於上述第-部分光罩群 之下端所形成;及 上述第四光罩係藉由反覆將置於上述第一光罩之第— 歹】上的第冑分光罩群’置於配置在上述第二光罩之第 列上的上述第二部分光罩群之下端,因而從上述第— 列開始依序將上述第一部分光罩群置於上述第二部分光 罩群之下端所形成;及 上述弟二及第四光罩係並排配置。 9· -種半導體裝置之製造方法,其係藉由隔著光罩照射電 子束在上述裝置的基板上形成之感電子束組成物薄膜以 形成所希望圖案者,其中: 过所希望圖案係分割成具有指定尺寸之複數個子域 區域; 各上述複數個子域區域中之上述所希望圖案包括要4 轉印精度的第―®案,及要求低於上述第一轉印米 -5 - 1278014 度之苐二轉印精度的第二圖案; 上述光罩係分割成第一部分光罩,用以轉印上述第一 圖案’及第二部分光罩,用以轉印上述第二圖案;及 根據指定規則,上述方法使用藉由並排配置包括排列 成矩陣圖案之上述第一部分光罩的第一光罩,及包括排 列成矩陣圖案之上述第二部分光罩的第二光罩所形成之 上述光罩,且其中: 上述指定規則規定用以表示各上述複數個子域區域之 位置的位址為(i,j)(i與j二者表示自上述第一光罩之頂端 起的第i列及自上述第二光罩之左端起的第“于,其中係 假設13且jsn),· 、 準備第三光罩與第四光罩; 上述第三光罩,其係在上述第一光罩之第丨個的列 中,反覆進行如下子域區域配置及置換操作所形成,使 得當i為偶數時,於j為奇數之位址上配置上述第一光罩 之(i-j)位址的子域區域,及於j為偶數之位址上的子域區 域置換上述第一光罩之(i_j)位址的子域區域,接著當i為 偶數時,於j為偶數之位址上配置上述第一光罩之(i_』)位 址的子域區域,及於j為奇數之位址上的子域區域置換 上述弟一光罩之(i-j)位址的子域區域; 上述第四光罩,其係在上述第二光罩之第i個的列 中,反覆進行如下子域區域配置及置換操作所形成,使 得 當i為奇數時,於j為奇數之位址上配置上述第二光 83646-950914.doc c 1278014 之(l-j)位址的子域區域,及於j為偶數之位址上的子域區 域置換上述第一光罩之(i-j)位址的子域區域,接著當i為 偶數時,於為偶數之位址上配置上述第二光罩之(i士位 址的子域區域,及於j為奇數之位址上的子域區域置換 上述第一光罩之(i_j)位址的子域區域; 上述弟二光罩與上述第四光罩係並排配置。 10·種半導體裝置之製造方法,其係藉由隔著模板光罩照 射电子束在基板上形成之感光電子束組成物薄膜以形成 線狀圖案’ g基板設有活性層及圍繞上述活性層形成而 用於裝置隔絕之絕緣薄膜,其中·· 上述線狀圖案具有指定寬度,且係欲從上述活性層上 方邛刀延伸至用於裝置隔絕之上述絕緣薄膜上方一部 分所形成的圖案,及 σ =其中欲形成在上述活性層上要求高轉印精度的 置/、已:成之第一光罩,及藉由其中欲形成在用於 j述絕緣層上且不要求高轉印精度的線狀圖案已 成之第二光罩, 在上述基板上形成上述線狀圖案。 83646-950914.doc
TW092104208A 2002-06-06 2003-02-27 Method of manufacturing semiconductor device TWI278014B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002165252A JP2004014737A (ja) 2002-06-06 2002-06-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200402761A TW200402761A (en) 2004-02-16
TWI278014B true TWI278014B (en) 2007-04-01

Family

ID=29706684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104208A TWI278014B (en) 2002-06-06 2003-02-27 Method of manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6964832B2 (zh)
JP (1) JP2004014737A (zh)
KR (1) KR20030095208A (zh)
TW (1) TWI278014B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968524B2 (ja) * 2004-02-04 2007-08-29 ソニー株式会社 マスク、露光方法および半導体装置の製造方法
KR100620190B1 (ko) * 2004-12-29 2006-09-01 동부일렉트로닉스 주식회사 게이트 라인의 스케일링 방법
US8305829B2 (en) * 2009-02-23 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same
US8305790B2 (en) * 2009-03-16 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical anti-fuse and related applications
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US8912602B2 (en) * 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8461015B2 (en) * 2009-07-08 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. STI structure and method of forming bottom void in same
US8298925B2 (en) 2010-11-08 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8472227B2 (en) * 2010-01-27 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the same
US8623728B2 (en) 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
US8629478B2 (en) * 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8187928B2 (en) 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8980719B2 (en) 2010-04-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for doping fin field-effect transistors
US9484462B2 (en) 2009-09-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of fin field effect transistor
US8759943B2 (en) 2010-10-08 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having notched fin structure and method of making the same
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US20110097867A1 (en) * 2009-10-22 2011-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of controlling gate thicknesses in forming fusi gates
US9040393B2 (en) 2010-01-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US8603924B2 (en) 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US9048181B2 (en) 2010-11-08 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming ultra shallow junction
US8769446B2 (en) 2010-11-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for increasing fin device density for unaligned fins
US8592915B2 (en) 2011-01-25 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Doped oxide for shallow trench isolation (STI)
US8877602B2 (en) 2011-01-25 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of doping oxide for forming shallow trench isolation
US8431453B2 (en) 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
EP3919949A1 (en) 2020-06-02 2021-12-08 ETH Zürich E-beam based fabrication method for micro-and nano-structures and optical devices fabricated by the method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236428A (ja) 1995-03-01 1996-09-13 Nikon Corp 荷電粒子線露光方法及びそれに用いるマスク
JPH11204422A (ja) * 1998-01-14 1999-07-30 Nikon Corp 荷電粒子線転写方法
JP2002353102A (ja) 2001-05-23 2002-12-06 Hitachi Ltd 半導体装置の製造方法
JP2003092250A (ja) 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200402761A (en) 2004-02-16
KR20030095208A (ko) 2003-12-18
JP2004014737A (ja) 2004-01-15
US6964832B2 (en) 2005-11-15
US20030228758A1 (en) 2003-12-11

Similar Documents

Publication Publication Date Title
TWI278014B (en) Method of manufacturing semiconductor device
KR100829047B1 (ko) 에칭된 트렌치와 연관하여 광학적 에지 효과를 처리하는 방법
US6709880B2 (en) Semiconductor device and a manufacturing method of the same
TWI278020B (en) Method for integrated circuit fabrication using pitch multiplication
US6184151B1 (en) Method for forming cornered images on a substrate and photomask formed thereby
JP4836304B2 (ja) 半導体装置
EP1804282A1 (en) Methods for manufacturing dense integrated circuits
US20090169832A1 (en) Simplified double mask patterning system
JP2001168185A (ja) 半導体装置およびその製造方法
US7879665B2 (en) Structure and method of fabricating a transistor having a trench gate
TWI373828B (en) Flash memory cell with a flare gate
US11257673B2 (en) Dual spacer metal patterning
US9941153B1 (en) Pad structure and manufacturing method thereof
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
TW200846822A (en) Method for designing mask
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
JPH05259467A (ja) 特に電気的消去書込み可能な読み出し専用メモリセルにおいて薄い酸化物部分を形成する方法
JP2025531395A (ja) スピン軌道トルク(sot)金属の二重の層を備えたsot mram
US20080237672A1 (en) High density memory
US7534711B2 (en) System and method for direct etching
WO2023236103A1 (en) Method of metal integration for fabricating integrated device
CN112864163B (zh) 一种虚拟沟道孔的制备方法及三维存储器
KR20250040154A (ko) 메모리 장치의 제조 방법
TW511254B (en) Manufacture method of high-density flat-unit type mask ROM
JP2006108713A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees