[go: up one dir, main page]

TWI278099B - Memory device and storage apparatus - Google Patents

Memory device and storage apparatus Download PDF

Info

Publication number
TWI278099B
TWI278099B TW093136629A TW93136629A TWI278099B TW I278099 B TWI278099 B TW I278099B TW 093136629 A TW093136629 A TW 093136629A TW 93136629 A TW93136629 A TW 93136629A TW I278099 B TWI278099 B TW I278099B
Authority
TW
Taiwan
Prior art keywords
film
memory
electrode
layer
memory element
Prior art date
Application number
TW093136629A
Other languages
English (en)
Other versions
TW200541055A (en
Inventor
Katsuhisa Aratani
Akihiro Maesaka
Akira Kouchiyama
Tomohito Tsushima
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200541055A publication Critical patent/TW200541055A/zh
Application granted granted Critical
Publication of TWI278099B publication Critical patent/TWI278099B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

1278099 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種可記錄資訊之記憶元件，及使用記憶 元件之記憶裝置。 【先前技術】 電腦等資訊機n中之隨機存取記憶體，係廣泛使用動作 快速且高密度之DRAM。 但是，由於DRAM與用於電子機器之一般邏輯電路⑶及 訊號處理比較，其製程複雜，因此製造成本高。 此外’ DRAM係-種切斷電源時資訊即消失之揮發性記 fe體’而需要頻繁進打更新動作’亦即進行讀取寫入之資 訊（資料）’重新放大，再度重新寫入之動作。 因此’提出即使切斷電源，資訊不致消失之非揮發性記 憶體，如秘趟（強電介質記憶體）及MRAM(磁性記憶元件） 等。 此等記憶體即使不供給電源’仍可長時間持續保持寫入 之資訊。 此外，此等記憶體藉由形成非揮發性，不需要更新動作， 而可減少該部分之耗電。 立但是，上述之非揮發性記憶體，隨著構成各記憶胞之記 70件縮小化，而不易確保記憶元件之特性。 因而，縮小元件達到設計原則之界限及製程上之界限困 難。 因此，提出一種新型之記憶元件，作為適於縮小化構造 95919.doc 1278099 之記憶體。 孩a己隐70件之構造，係在兩個電極之間夾著含有某個金 屬之離子導體。 而後藉由使兩個電極之任何一方含有離子導體中含有 之金屬而在兩個電極間施加電壓時，電極中含有之金屬 作為離子而擴散於離子導體中，藉此，離子導體之電阻值 或電容等之電特性變化。 利用忒特性，可構成記憶裝置（如參照專利文獻1、非專 利文獻1)0 …體而σ離子^體包含硫族化物（chalcogenide)與金屬 之固溶體’進一步具體而言，包含在AsS、⑽、G…中固 溶銀、銅、鋅之材料，兩個電極之任何—方之電極中含有 銀、銅、鋅（參照上述專利文獻丨）。 再者，亦提出使用結晶氧化物材料之各種非揮發記憶 體’如報告有藉由SrRu〇3絲之下部電極與金或始之上部 電極夹著摻雜鉻之SrZr〇3結晶材料構造之裝置中，藉由施 加極性不同之電壓，可逆性電阻變化之記憶體（參照非專利 文獻2)。不過其原理等之詳細内容不明。 專利文獻1 :特表2002-536840號公報 非專利文獻1 ··曰經電子2003年1月2〇曰號（第1〇4頁） 非專利文獻 2 · A· Beck et al” Appl. Phys· Lett·，77,（2000年)，ρ· 139 【發明内容】 仁是，上述之上部電極或下部電極之任何一個中含有 銀鋼、辞’此等電極中夹著GeS或以以非晶質硫族化物 95919.doc 1278099 材料構造之記憶元件，其產生電阻變化之前述離子導體， 由於製程中之溫度上昇、因記錄電流之焦耳熱之溫度上 昇、及貧料長期儲存時長期間之熱負荷等而促進結晶化， 產生全面或局部結晶化，而發生記憶元件之電阻值變化、 記錄、刪除動作電壓之變化等原本電性特性變化之問題。 而後’如上部電極與下部電極間之記錄材料使用結晶材 料情況下’比使用非晶質材料的問題多1易以低價格進 行量產。 此外，為了獲得良質之結晶性，需要進行如7〇代之高溫 處理’而發生因熱造成預先形成之·s電晶體之特性惡化 之問題。 " 此外’為了進行結晶生長，而㈣底層材料，如須使用 單結晶材料。 為了解決上述問題，本發明提供—種可容易且穩定地進 行資訊之記錄及讀取，可以較簡單之製造方法容易製造而 構成之§己f思元件及使用其之記憶裳置。 本發明之記憶元件之構造係在第__電極與第二電極之間 夾著記憶用薄膜，記憶用薄膜中至少含有稀土類元素，記 憶用薄膜内或與記憶用薄膜相接之層中含有自銅、銀、辞 延出之任Μ # TG素’記憶用薄膜内或與記憶用薄膜相接 之層中含有自錡、硫及石西選出之任何一種元素者。 亦即，自銅、銀、鋅選出之元素，與自諦、硫及砸選出 之元素之兩種S素群，^兩種均包含於記憶用薄膜之構 造，兩種均包含於與記憶用薄膜相接之層之㈣，以及至 95919.doc 1278099 ’各種刀別包含於記憶用薄膜及與記憶用薄膜相接之層 中之構造。 上述本發明之記憶元件之構造，由於係在第-電極與第 二電極之間夹著記憶用薄膜，記憶用薄膜中至少含有稀土 -兀素’ a己憶用薄膜内或與記憶用薄膜相接之層中含有自 銅銀# 4出之任何一種元素，記憶用薄膜内或與記憶 用薄膜相接之層中含有自錄、硫及硒選出之任何一種‘ 素，因此可利用記憶用薄膜之電阻狀態變化來記錄資訊。 具體而g ’如在>方夕k ^方之電極側施加正電位，在記憶元件 中施加電壓時，銅、礙、雜雜2 銀鋅離子化而擴散於記憶用薄膜内， 另-方電極側之部分，藉由與電子結合而析出，或是藉由 滯留於記憶用薄膜中而形成絕緣膜之雜質位準，記憶用薄 膜之電阻值降低，藉此可進行資訊之記錄。 此外，在該狀態下，於-方之電極側施加負電位，於$ 憶元件中施加負電壓時，藉由析出至另—方電極側之銅、 銀、辞再度離子化，而恢復成原來狀態，記憶用薄膜之電 阻值恢復成原來高的狀態，記憶元件之電阻值亦提高，藉 此可進行記錄之資訊之刪除。 " =後’藉由記憶用薄膜中含有稀土類元素，可提高記憶 用缚膜之結晶化溫度或可提高記憶用薄膜之溶點，可士某长 記憶用薄膜之微細構造對於溫度上昇之穩定化。藉此:、由 於可提高記憶用薄膜之耐熱性，因此可提高記憶元件在古 溫處理下之製造良率，此外，改善記錄等記憶元件動作= 對局部溫度上昇之穩定性，如可增加可反覆重寫次數 95919.doc 1278099 者’即使在高溫環境下等之長期資料儲存時，仍可穩定地 維持高電阻狀態。 上述本發明之§己憶元件亦可構成僅可記錄一次。 如此構成時，在電極及第二電極層上施加電壓時， 於該電屋在耐絕緣壓以上情況下，在記憶用薄膜内產生絕 緣破壞’改變記憶用薄膜之電阻狀態，而可進行資訊之記 錄。特別是由於記憶料膜中含有稀土類元素，熱性穩定， 以極少之電流即可進行資訊之記錄，並且不致發生斷開 (switch off)現象，可穩定地保持記錄後之電阻藉 可充分穩定地進行資訊之記錄。 錯此 本發明之記憶裝置具有：記憶元件，其構造係在第一電 極與第二電極之間夹著記憶用薄膜，記憶用薄膜中至少含 有稀土類元素’記憶用薄膜内或與記憶用薄膜相接之層中 含有自銅、銀、鋅選出之任何一種元素，記憶用薄膜：或 與記憶用薄膜相接之層中含有㈣、硫及硒選出之任何一 種元素；連接於第-電極侧之配線；及連接於第二電極層 側之配線；並係配置多數個記憶元件者。 f述本發明之記憶裝置之構造，藉由具有：上述本發明 之記憶元件；連接於第—電極側之配線；及連接於第二電 極層:之配線；並配置多數個記憶元件，自配線流入電流 至圯憶70件，可進行資訊之記錄及資訊之刪除。 本發明之記憶元件之構造係在第一電極與第二電極層之 間夾者記憶用薄膜，該記憶用薄膜包含絕緣材料，在記憶 用薄膜與第一電極或第二電極層之間，形成含有自銅、銀、 奶919.doc 1278099 辞選出之任何一種开去 亓去心之任何一種 凡素…性或半導電性之 種 薄膜中含有稀土類元素者。 “I戈+導電性之 明之記憶元件之構造，由於係在第-電極與第 -電極層之間夾著記憶 ”弟 料，在記情㈣❸ 守、專膜包含絕緣材 隹0己隐用溥膜與第—電極戎篦__ 有自銅、銀、辞選出… 層之間，形成含 出之任打 出之任何—種元素，與自錄、硫及砸選 出之任何一種元素 ^ 或车„ ^14或丰導電性之薄膜，該導電性 u之㈣中含有稀土類元素， 溥膜之電阻狀態變化來記錄資訊。 11 μ用 此外’藉由記憶用薄膜包含 之電阻值較高。 m 緣材枓，可使高電阻狀態 而後，藉由導電性式主道+ 音+導電性之薄財含有稀土類元 素，该V電性或半導電性之薄膜之結晶 制高溫環境下之結晶化。|έ此 X外可抑 精此可均一地形成導電性戋丰 V電性之薄膜，由於亦可抑 ’ τ 了抑料電性或半導電性之薄膜表 面之粗度，因此亦可均—地形成記憶用薄膜。此外，亦可 抑^儲存時及使用時之累積熱（熱履歷）而導致記憶 之特性惡化。 播t述本發明之記憶元件中，導電性或半導電性之薄膜之 構“可包含自銅、銀、辞選出之任何一種元素與鎊。 如此構成時，由於鎊之電導率遠比硫及石西高，因此可降 低導電性或半導電性之薄膜之電阻值。因而可主要在電阻 值面之記憶用薄膜中產生資訊之記錄、刪除之電阻變化。 95919.doc -11- 1278099 藉此，即使導電性或半導電性之薄膜之一部分結晶化而電 阻值變化時’仍不致對記憶動作造成重大影響。 本發明之記憶裝置具有：記憶元件，其構造係在第一電 桎與第_電極之間夹著記憶用薄膜，該記憶用薄膜包含絕 緣材料，在記憶用薄膜與第一電極或第二電極層之間形成 含有自鋼、銀、辞選出之任何一種元素，與自錄、硫及砸 選出之任何一種元素之導電性或半導電性之薄膜，該導電 性或半導電性之薄膜中令 _古 寻、甲3有稀土類兀素；連接於第一電極 Η之配線，及連接於第二電極層側之配線，·並係配置多數 個記憶元件者。 f述本發明之記憶裝置之構造，藉由具有··上述本發明 之冗憶7G件，·連接於第一電極側之配線；及連接於第二電 極層側之配線；並配置多數 ^ ^ 夕裂彳U °己隐兀件，自配線流入電流 §己憶兀件，可進行資訊之記錄及資訊之刪除。 本發明之記憶元件之構造孫尤 ^ 構每係在第一電極與第二電極層之 間夹著記憶用薄膜，古夕今卜立# 从 膜心用溥膜包含絕緣材料或半導體 材料，在記憶用薄膜與第一電極 含有鎊化銅(CuTe)之薄膜者。切一电極層之間”形成 上述本發明之記^咅开杜 描 — 構造，由於係在第-電極與第 一笔極層之間夹著記f音用、塗梅· v; 人者4用祕，該記憶用薄膜包含絕 料或半導體材料，在記情 " 之H f…電極或第二電極層 之間，形成含有諦化銅之薄膜，因此可利用記 電阻狀態變化來記錄資訊。 辟勝t 此外，藉由記憶用薄膜包含絕緣材料或半導體材料，在 95919.doc -12- 1278099 記憶用薄膜與第一電極或第二電極層之間形成含有錄化銅 之薄膜’含有鎊化銅之薄膜因銅及鎊之導電性高，因此電 阻值降低，另外，由於記憶用薄膜包含絕緣材料或半導體 材料，因此電阻值相對提高。因而可主要在電阻值高之記 憶用薄膜中產生資訊之記錄、刪除之電阻變化。 藉此，即使因含有銅及錄之薄膜溫度上昇而一部分結晶 化造成電阻值變化時，由於幾乎不影響記憶元件之電阻 值，因此對記憶動作不致造成重大影響。 因此，在製造時、使用時及高溫環境下儲存時，可抑制 因累積熱造成記憶元件之特性惡化。 本發明之記憶裝置具有··記憶元件，其構造係在第一電 極與第二電極之間夾著記憶用薄膜，該記憶用薄膜包含絕 緣材料或半導體材料，在記憶用薄膜與第一電極或第二電 極層之間形成含有鎊化銅之薄膜；連接於第一電極側之配 線；及連接於第二電極層側之配線；並係配置多數個記憶 元件者。 上述本發明《記憶裝置之構造，藉由具有：上述本發日 之圯憶7G件，連接於第一電極側之配線；及連接於第二^ 極層側之配線；並配置多數個記憶元件，而自配線流入h 流至記憶元件，可進行資訊之記錄及資訊之刪除。' 本發明之記憶元件之構造，係在第一電極與第二電極J 之間夾著記憶用薄膜’在該記憶用薄膜内或與記憶二 相接之層中含有自銅、銀、辞選出之任何—種元素，在」 隐用濤膜内或與記憶用薄膜相接之層中含有自鎊’、' 碚及 95919.doc -13- 1278099 選出之任何一種元素，記憶用薄膜之底層材料具有非晶質 構造者。 上述本發明之記憶元件之構造，藉由在第一電極與第二 電極層之間夾著記憶用薄膜，在記憶用薄膜内或與記憶用 薄膜相接之層中含有自銅、銀、鋅選出之任何一種元素（金 屬元素），在§己憶用薄膜内或與記憶用薄膜相接之層中含有 自錄、硫及硒選出之任何一種元素（硫族（chalc〇gen)元素）， 改變記憶用薄膜之電阻狀態，而可記錄資訊。 此外，藉由記憶用薄膜之底層材料具有非晶質構造，可 使形成於其上之記憶用薄膜均一地形成非晶質構造，藉 此，可平坦地形成記憶用薄膜與其上之電極之界面。如此曰， 藉由記憶用薄膜與其上之電極之界面形成平坦，記憶用薄 膜内之電場分布均―，可將自高電阻狀態切換至低電阻狀 態時之切換電壓形成偏差少，即使對於反覆記錄及删除， 仍可保持均一之值。 上述本^明之5己憶疋件之構造亦可在記憶用薄膜内，進 -步至少包含自釔、鑭、钕、釤、釓、铽、鏑中選出之— 種以上之稀土類元素。 採用此種構造時，由於稀土類元素熱性較，因此以極 少之電流即可穩定進行資訊之記錄。 本發明之記憶裝置係具有：記憶元 電極與第二 :記憶元件，其構造係在第一
......a六％慑用薄膜相接之層中含有 或與記憶用 一種元素， 95919.doc -14- 1278099 自鎊、硫及㈣出之任何—種元素，記憶用薄膜之底層材 料具有非曰曰貝構造，連接於第一電極側之配線；及連接於 第二電極層侧之配線；並係配置多數個記憶元件者。 上述本發明之記憶裝置之構造，藉由具有：上述本發明 之•己隐元件，連接於第一電極側之配線；及連接於第二電 極層側之配線；並配置多數個記憶元件，@自配線流入電 流至記憶元件，可進行資訊之記錄及資訊之删除。 此外，由於可減少記憶元件之切換電壓之偏差，因此可 使§己憶裝置穩定地動作。 本發明之記憶元件可減少對記憶元件記錄所需之電流， 並且了充分確保記錄前後之元件的電阻變化。 猎此，可減少記錄資訊至元件中時之耗電，並且可容易 地進行資訊之讀取。 此外，亦可縮短記錄所需之時間。 再者，由於係利用記憶元件之電阻值之變化，特別是利 用屺隐用薄膜之電阻值之變化來進行資訊之記錄，因此， 具有即使將記憶元件予以微細化情況下，資訊之記錄及記 錄之資訊之保持容易的優點。 口此’藉由本發明可容易進行資訊之記錄及資訊之讀 取，可構成減少耗電，快速動作，並且具有高可靠性之記 憶裝置。 此外，可謀求記憶裝置之高積體化（高密度化）及小型化。 •再者本發明之$己憶元件可藉由用於一般MOS邏輯電路 製程之材料及製造方法來製造。 95919.doc 1278099 (：藉由本矣明可以低成本製造熱性穩定之記憶元件 ▲己隱4 f τ提供廉價之記憶裝置。此外，亦可謀求提 高記憶裝置之製造良率。 _特別是構成在記憶元件之記憶用薄膜中至少含有稀土類 -素τ #使在网溫壤境下使用記憶元件，或是長期資料 儲存時，仍可穩定地維持高電阻狀g，因此可穩线保持 §己錄於記憶用薄膜中之資訊’因此可提高記憶元件之可靠 再者，由於以極少之電流即可穩定進行資訊之記錄，因 此可減少資訊記錄之耗電。 此外’特別是在記憶元件之記憶用薄臈與電極之間設置 電阻值遠比記憶用薄膜低之薄膜時，亦可抑制溫度上昇對 電阻值變化之影響’因此同樣地，即使在高溫環境下使用 =憶π件或長期資料儲存時’仍可穩定地維持高電阻狀 態，可穩定保持記錄於記憶用薄膜中之資訊，因此言 記憶元件之可靠性。 ^ 此外，特別是記憶元件之記憶用薄膜之底層材料採用非 晶質構造時，即使對反覆記憶、刪除，仍可使切換電壓保 持均^之值’可減少偏差’因此可進行穩定之 【實施方式】 Ρ 圖:示本發明一種實施形態之記憶元件之概略構造圖 (剖®圖）。 緣丨思兀件10之構造係在 _ _ ,〜巫饥1上，如在杉 ρ型之w農度雜質之旷之辦基w上形成下部電極2，在 95919.doc -16- 1278099 下部電極2上形成含有銅、銀、鋅之層3，在其上形成記憶 用薄膜4’亚以通過形成於該記憶用薄則上之絕緣層$之間 口而連接於記憶用薄膜4之方式，形成上部電極6。 下部電極2可使用用於半導體製程之配線材料，如可使用 鎢化鈦（Tiw)、鈦、鎢、氮化鶴（WN)、銅、鋁、鉬、鈣及 矽化物等。 > 該下部電極2中，如使料化鈦膜情況下，可在如心瓜 〜100 nm之範圍内形成膜厚。 此外，構成在下部電極2上之層3中含有銅、銀、辞之至 少任何一種，亦即含有後述之離子源之金屬元素。以下， 將層3稱為離子源層3。 離子源層3如可使用在含有錄、硒及硫之硫族化物元素之
GeSbTe，GeTe，GeSe，GeS，SiGeTe，SiGeSbTe等中添加銅、 銀、鋅而組成之膜、銀膜、銀合金膜、銅膜、銅合金膜、 辞膜、辞合金膜等而構成。 該離子源層3中如使用GeSbTeCu膜情況下，可形成如5nm 〜5 0腿之膜厚。此外，如使用銅、銀、鋅情況下，可形成 如2 nm〜3 0 nm之膜厚。 吕己te用薄膜4之構造，係在其全體或膜厚方向之一部分形 成包含自稀土類元素中之鑭、錦、镨、鈦、釤、銪、此、 铖、鏑、鈥、铒、鏡及釔選擇之丨種或數種稀土類元素之氧 化物之膜（稀土類氧化物薄膜）。 該記憶用薄膜4以〇·5 nm以上，1〇 nm以下之膜厚形成。 藉由以此種膜厚形成記憶用薄膜4，可在高溫下穩定形成非 95919.doc -17- 1278099 晶質狀態，可使電阻值高度穩定。藉此，如後述之實驗7 所示，可進行穩定之記錄動作。 由於一 I又稀土類氧化物係絕緣膜’因此藉由減少記情、用 薄膜4之膜厚，可流入記憶用薄膜4之電流。 此外，該記憶用薄膜4之氧之組成，通常對稀土類元素(re) 係形成RE2〇3之組成，不過，由於此時係非晶質膜，且只須 具有半導體區域之導電率以下之電性質即可，因此不限定 於此種組成’如亦可為REOx(0.5<x$ 1.5)。 再者，該記憶用薄膜4中如亦可預先含有鍺、石夕、銻、欽、 鷂、銅、銀、辞、鐵、始、鱗、氮、氫、錄、硫、石西等稀 土類元素以外之元素。 包含上述材料之記憶用薄膜4,藉由施加電壓脈衝或電流 脈衝，而具有阻抗（電阻值）變化之特性。 而該記憶用薄膜4之電阻值之變化遠比其他層大。因而， 記憶元件10全體之電阻值之變化主要受記憶用薄膜4之影 響。 因此，利用記憶用薄膜4之電阻值之變化，可在記憶元件 10中進行資訊之記錄。 絕緣層5中如可使用經熱硬化處理之光阻、半導體裝置中 通ί使用之Si02及Si3N4、其他材料如：si〇N，Si〇F，A12〇h
Ta2〇5, Hf〇2, ZrCh等無機材料、氟系有機材料及芳香族系有 機材料等。 上邛電極6中與下部電極2同樣地使用一般之半導體龀線 材料。 95919.doc -18- 1278099 使本實施形態之記憶元件10如以下動作，可進行資訊之 記憶。 首先在3有銅、銀、辞之離子源層3中，如施加正電位 (屯位）W上電極6側為負之方式，對記憶元件⑺施加 包壓藉此鋼、銀、鋅自離子源層3離子化，而擴散至 吞己憶用薄膜4内，在卜邮恭n y 1 Λ 隹上邻I極6侧與電子結合而析出，或是 以擴散至記憶用薄膜4内部之狀態滯留。 如此，藉由在記憶用薄膜4内部形成含有多量銅、銀、辞 之電机路徑’或疋在記憶用薄膜4内部形成多數銅、銀、辞 之瑕疲’記憶用薄膜4之電阻值降低。由於記憶用薄膜以 外之各層與記憶用薄膜4之記錄前之電阻值比較，原本電阻 :即低’因此藉由降低記憶用薄膜4之電阻值，亦可降低記 憶元件1 〇全體之電阻值。 而後’除去正電壓，而消除施加於記憶元件10之電壓時， 在包阻值降低狀態下保持。藉此，可記錄資訊。用於僅可 記錄一次之記憶裝置之所謂PR0M情況下，僅以前述之記錄 過程，即完成記錄。 ^外，應用於可刪除之記憶袭置之所謂RAM或EEPR0M 寺日r雖需要刪除過程，不過在觀過程中，係於含有銅、 銀太鋅之離子源層3上如施加負電位（_電位），以上部電極6 方式’對記憶元件1G施加負«。藉此，形成於 =賴4内之電流路徑或構成雜質位準之銅、銀、辞離 子化，在記憶用薄膜4内移動而回到離子源層3側。 如此，自記憶用薄膜4内消除鋼、銀、辞之電流路徑或瑕 95919.doc -19- 1278099 疵，記憶用薄膜4之電阻值提高。由於記憶用薄膜4以外之 各層原本電阻值即低，因此藉由提高記憶用薄膜4之電阻 值’亦可提高記憶元件丨〇全體之電阻值。 而後，除去負電壓，消除施加於記憶元件丨〇之電壓時， 在電阻值高之狀態下保持。藉此可刪除記錄之資訊。 藉由反覆此種過程，可反覆在記憶元件1〇中記錄（寫入） 資訊與刪除記錄之資訊。 而後，如使電阻值高之狀態對應於「〇」之資訊，使電阻 值低之狀態對應於「1 ,之眘却0主 _ ^ ^ ^ 〜、1」< 貝汛日守，可猎由施加正電壓之資 訊記錄過程，而自「〇 變洛「1 # , 」交成 1」，亚可猎由施加負電壓 之資訊刪除過程，而自「1」變成「〇」。 另外，通常記憶用薄膜4在記錄前之初期狀態係高電阻， 不過，藉由處王里步驟之電漿處理及退火處料，亦可在初 期呈現§己錄狀態之低電阻。 記錄後之電阻值取決於記錄時施加之電壓脈衝或電流脈 衝寬=電流4等記㈣件’而非記憶元件iq之胞尺寸及記 憶用薄膜4之材料組成，初期電阻值為_⑶以土情況 下，约在50 Ω〜50 kQ之範圍。 為了解調記錄資料’初期之電阻值與記錄後之電阻值之 比約2倍以上即可，因此，係記 不別之電阻值為100 Ω，記 錄後之電阻值為50 Q，或是記铃^ 疋己錄則之電阻值為100 kQ， 記錄後之電阻值為5 〇 k Ω之狀況gl7 γ 了 ’且以滿足此種條件 之方式來設定記憶用薄膜4之初s 7士 包阻值。記憶用薄膜4之電 阻值如可藉由氧濃度、膜厚、面 積Μ及雜質材料之添加來 95919.doc -20- 1278099 調整。 圖1之屺憶7G件10如可由以下之方式製造。 雜質 用薄 百先’在電導率高之基板1，如摻雜有高濃度之?型 之石夕基板上堆積下部電極2，如堆料化欽膜。 其次’形成離子源層3 ’如形成銅膜，而後形成記憶 膜4，如形成Gd203膜。 “ ’不過 薄膜4 而後，係以覆蓋記憶用薄膜4之方式形成絕緣層5 係藉由光㈣除去絕緣層5之_部分，形成對記憶用 之相接部。 如形成鎢 繼續，如藉由磁控管濺射裝置形成上部電極6, 化鈦膜。 而後，如藉由電漿蝕刻等，將鎢化鈦膜予以圖案化。除 電將蝕刻之外，還可使用離子銑削、RIE(反應性離子蝕刻 等蝕刻方法進行圖案化。 如此’可製造圖1所示之記憶元件丨〇。 上述實施形態之記憶元件10之構造，藉由在下部電極2 與上部電極6之間夾著含有鋼、銀、辞之離子源層3 •，及包 含氧與稀土類元素之記憶用薄膜4，如在含有銅、銀、鋅之 離子源層3側施加正電壓（+電位），使上部電極6側為負時， 藉由在記憶用薄膜4内形成含有多量銅、銀、鋅之電流路 徑’或是在記憶用薄膜4内形成多數銅、銀、鋅之瑕疵，記 憶用薄膜4之電阻值降低，記憶元件丨〇全體之電阻值降低。 而後’停止施加正電壓，不在記憶元件丨〇上施加電壓，在 保持電阻值降低之狀態可記錄資訊。此種構造可用於如 95919.doc •21- 1278099 PROM寻僅可記錄一次之記憶裝置。 而後’由於係利用記憶元件1 〇之電阻值之變化，特別是 利用記憶用薄膜4之電阻值之變化來記憶資訊，因此在將記 憶元件10予以微細化情況下，亦容易記錄資訊及儲存記錄 之資訊。 此外，如用於RAM及EEPROM等除記錄之外亦可删除之 記憶裝置時’對於上述之記錄後狀態之記憶元件丨〇，如在 含有銅、銀、辞之離子源層3上施加負電壓卜電位），使上部 電極6側為正。藉此，形成於記憶用薄膜4内之銅、銀、鋅 之電流路徑或瑕疵消失，記憶用薄膜4之電阻值提高，記憶 元件10全體之電阻值提高。而後，藉由停止施加負電壓， 不在圯憶元件1 〇上施加電壓，而保持在電阻值提高之狀 態，即可刪除記錄之資訊。 此外’由於本實施形態之記憶元件i 0之構造係在記憶用 薄膜4之全體或膜厚方向之一部分形成有稀土類氧化物薄 膜，因此藉由稀土類氧化物之作用，記憶用薄膜4之結晶化 溫度上昇，可抑制高溫環境下之結晶化。此因稀土類氧化 物薄膜係非晶質（am〇rph〇us)，稀土類氧化物之熔點非常 问而約為2400 c ’因此，即使因記錄及刪除時之焦耳熱 加熱，薄膜之微細構造上不致產生變化而穩定。 藉此，即使在高溫環境下使用記憶元件1〇時及長期儲存 資料時’仍可穩定地維持高電阻狀態。 口此，由於可穩定保持記錄於記憶用薄膜4之資訊，因此 可提高記憶元件1 〇之可靠性。 95919.doc •22- 1278099 此外’藉由記憶用薄膜4包含稀土類氧化物薄膜，可擴大 含有離子源之元素（銅、銀、鋅）及硫族化物元素（硫、硒、 鎊）之離子源層3材料之選擇幅度。 由於先前提出之電阻變化型記憶元件，係構成含有離子 源之元素及硫族化物元素之記錄層，因此離子源少時成為 高電阻狀態之材料，如選擇以GeS，GeSe為基礎而含有離子 源之元素之材料。但是，由於GeS&GeSe2硫及硒的熔點 低，因此藉由濺射穩定地成膜困難。此外，硫族化物元素 使用鎊構成§己錄層時，如使用GeSbTe，GeTe等情況下，雖 可藉由濺射法穩定成膜，但是由於錡與硫及硒比較，電導 率非常高’ 13此含有成為離子源之元素（銅、銀、辞）時電阻 過低，、因此不易形成作為記憶元件所需之高電阻狀態。 反之，本實施形態之記憶元件10,由於記憶用薄膜4包含 稀土類氧化物薄膜，設置與記憶用薄膜4不同之離子源们 情況下，電阻變化主要係藉由包含稀土類氧化物薄膜之曰記 億用薄膜4而引起，因此離子源層3之電阻特性不致造成問 題。因而離子源層3可使用鎊系之材料。 _ 為了提高記憶元件之記憶動作之穩定性，寧可儘量減少 離子源層3之電阻變化’因此離子源層3之電阻值宜始終二 ^的狀態。如此，II由離子源層3之電阻值始終為低的狀 悲，即使離子源層3產生結晶化，電阻幾乎不變化，至少亦 具有在電性上不致產生任何問題之附帶效果。 ’ 再者，本實施形態之記憶元件10之下部電極2、離子源層 3、記憶用薄膜4及上部電極6均可以可濺射之材料構成。如 95919.doc -23- 1278099 可使用包含適合各層材料之組成之標的來進行濺射。 此外，在相同之濺射裝置内，亦可藉由更換標的來連續 成膜。 另外，上述實施形態之記憶元件10中，記憶用薄膜4之構 造係在其一部分形成有包含稀土類元素之氧化物之膜（稀 土類氧化物薄膜）時，該氧化物薄膜可藉由使用所謂反應性 濺射等方法，該方法如··使用氧化物之濺射標的之方法， 及使用金屬標的，而在濺射中導入氬等惰性氣體與氧作為 導入氣體之方法。 再者，除濺射之外，藉由CVD法或蒸鍍法等方法，亦可 形成氧化物薄膜，另外亦可於成膜時為金屬狀態，而後藉 由熱氧化或藥品處理等方法而形成氧化物薄膜。 此外，上述實施形態之記憶元件10之構造，係顯示在與 記憶用薄膜4相接之離子源層3中含有銅、銀、鋅，除此之 外，其構造亦可為如在記憶用薄膜4内含有離子源之銅、 銀、辞’在下部電極2中含有離子源之銅、銀、鋅，及在.下 部電極2及上部電極6中含有離子源之銅、銀、鋅。此外， 下部電極2亦可直接使用離子源層3。 此外，上述實施形態之記憶元件1〇之構造，係顯示在與 記憶用薄膜4相接之離子源層3中含有錄、硫及硒，除此之 外’其構造亦可為如在記憶用薄膜4内含有錄、硫及石西，在 下部電極2中含有錄、硫及硒，及在下部電極2及上部電極6 中含有錄、硫及石西。 此外’上述實施形態之記憶元件1〇係說明記憶用薄膜4 959l9.doc -24· 1278099 使用包含稀土類元素之氧化物之薄膜時，不過如後述之實 驗3所示，亦可使用稀土類元素與氧之含有組成比在膜厚方 向具有組成梯度構造之記憶用薄膜。 此種構造之記憶用薄膜4 ,如後述之實驗3所示，由於可 形成對界面狀悲鈍感之膜，因此如與非連續地組成比變化 之界面狀態之膜時比較，可抑制界面現象，而具有如量產 時，即使處理上有偏差，其影響小，量產時處理容易之優 點。 此外，上述實施形態之記憶元件1〇之記憶用薄膜4係包含 稀土類氧化物薄膜，記憶用薄膜4之構造雖含有稀土類元 素，不過亦可不含氧。即使此種情況，藉由含有稀土類元 素，記憶用薄膜4之結晶化溫度上昇，因此即使在高溫環境 下使用記憶元件，或是長期儲存資料時，仍可穩定維持高 電阻狀態，並可穩定保持記錄於記憶用薄膜中之資訊。 藉由將上述實施形態之記憶元件丨〇配置成多數矩陣狀， 即可構成記憶裝置。 對各記憶元件10設置連接於其下部電極2側之配線·，與連 接於其上部電極6側之配線，如在此等配線之交又點附近配 置各記憶元件1 〇即可。 具體而言，如在列方向之記憶胞上共用形成下部電極2， 在行方向之3己憶胞上共用形成連接於上部電極6之配線，藉 由選擇施加電位而流入電流之下部電極2與配線，並選擇須 進行記錄之記憶胞，在該記憶胞之記憶元件10中流入電 流’即可記錄資訊及刪除記錄之資訊。 95919.doc •25- 1278099 因而，上述實施形態之記憶元件10可容易進行資气之笵 錄及資訊之讀取，特別是具有在高溫環境下及長期資料保 持穩定性佳之特性。 此外’上述貫施开> 悲之§己憶元件1 0即使予以微細化情況 下，資訊之記錄及記錄之資訊之保持仍然容易。 因此’藉由使用上述實施形態之記憶元件10來構成記憶 裝置’可谋求記憶裝置之積體化（高密度化）及小型化。 (實施例）
其次’實際製作上述實施形態之記憶元件10，來調查其 特性。 A <實驗1> 首先，在電導率高之基板丨，如摻雜有高濃度之p型雜質 之矽基板上，藉由濺射堆積50 11111膜厚之鎢化鈦膜，作為下 部電極2。其次，使用磁控管濺射裝置，以1〇 nmi膜厚形 成銅膜，作為離子源層3,繼續藉由導入氧氣之反應性濺射 法，形成5 nm之非晶質釓氧化膜（非晶質⑹氧化膜），作為 記憶用薄膜4。 其-人’覆盍非晶質釓氧化膜而形成光阻膜，而後，藉由 光蝕刻技術進行爆光與顯像，在非晶質釓氧化膜4上之光阻 上形成開口（通孔）。開口之大小為縱2 μηι，橫2 μηι。 而後在真空中’以27〇t：進行退火處理，使光阻變質， 作為對溫度及蝕刻等穩定之熱硬化光阻，而形成絕緣層5。 另外’絕緣層5使用熱硬化光阻，係為了實驗上可簡便形 成’於製造製品時，絕緣層5宜使用其他材料（如矽氧化膜 95919.doc -26- 1278099 等）。 其次’上部電極6係以100 nm之臈厚形成鶴化鈦膜。而 後，猎由光姓刻技術，使用電漿钱刻裝置，將堆積於包含 熱硬化光阻之絕緣層5上之上部電極6圖案化成5〇 μπι大小。 製作此種構造之記憶元件，作為簡丨之記憶元件。 對該試料1之記憶元件，與下部電極2導通，將低電阻石夕 基板1之月面連接於接地電位（Gr〇und電位），在上部電極6 上施加負電位（-電位）。 ♦ 2後，使施加於上部電極6之負電位自〇 v減少，來測定 电"_<·之又化。不過’以電流達到〇.〇3誕時限流器動作之方 式設定，並以其以上施加於上部電極6之負電位，亦即施加 於記憶元件之電壓不增加之方式設定。 此外’自電流達到0.03 mA，限流器動作之狀態，使施加 :上部：極6之負電位減少至〇 V，來測定電流之變化、繼 、只此打相反的在上部電極6上施加正電位，並增加正電壓 之施加至電流減少’而電流不流動之電壓後’再度進行恢 復為0電位之操作。 圖2顯不如此獲得之試料丨之各乂特性之測定結果。 伙圖2可知，初期電阻值高，記憶元件係〇ff狀態，藉由 電[向負方向增加，在某個臨限值電壓（Vth)以上時，電流 急遽增加，亦即，電阻值降低，而記憶元件轉移成〇n狀態。 藉此可知記錄資訊。 另外而後即使減少電壓，仍然保持一定之電阻值。亦 95919.doc -27- 1278099 即二可知記憶s件保持在⑽狀態，而保持記錄之資訊。 /式料寸於电壓γ=〇.ΐν處之〇FF狀態之電阻值約2ΜΩ， 在0Ν狀態之電阻值約為100 kQ。 此外，如該圖所示，藉由與上述相反極性之電壓V，亦即 將基板1之月面側連接於接地電位（Gr〇uncl電位），在上部電 極6上轭加V-〇·3 V以上之正電位（+電位），而後再度恢復為〇 V，確認記憶元件之電阻值自初期之〇FF狀態恢復為高電阻 之狀恶。亦即，可知藉由施加負電壓，可刪除記錄於記憶 元件之資訊。 〈實驗2> 其次’調查離子源層3係使用厚度為13 nm之GeSbTeCu 膜’記憶用薄膜4係使用在Gd2〇3中添加有GeSbTe之厚度為 8 nm之膜時之特性。 另外，其以外之各膜之材料全部與顯示於實驗1時相同， 因此省略重複說明。此外，測定方法僅將限流器之值變更 為1 mA之部分與顯示於實驗1時不同。 離子源層3之GeSbTeCu膜之組成係（Ge2Sb2Te5)2Cu：，記憶 用薄膜4之組成係（Gd203)2(Ge2Sb2Te5)。 製作此種構造之記憶元件，作為試料2之記憶元件。圖3 顯示該試料2之Ι-V特性之測定結果。 從圖3可知記憶元件之電阻值在初期之OFF狀態時約為 10 ΜΩ，而在施加超過臨限值電壓（-0.7 V)之負電壓進行記 錄後，變成300 Ω。此外，施加正方向之電壓，而使記憶 元件之電阻值變成OFF狀態後，亦即進行刪除後，變成約1 959l9.doc -28- 1278099 MQ 〇 <實驗3> 在電導率高之基板丨，如在摻雜有高濃度之p型雜質之矽 基板上，藉由濺射，以5〇 nm之膜厚堆積鎢化鈦膜作為下部 私極2 °其次’使用磁控管濺射裝置，以3 nm〜20 nm之膜厚 形成銅膜’繼續藉由氬氣導入之濺射，以5 nm〜50 nm之膜 厚形成（GesSb^TeA.xGc^。 其次’形成光阻，而後藉由光蝕刻技術進行曝光與顯像， 在光阻上形成開口（通孔）。開口之大小為縱2 ，橫2 pm。 而後’在280 C之真空中進行退火處理，使光阻變質，作 為對溫度及蝕刻等穩定之熱硬化光阻，而形成絕緣層5。 此日7 ’ 3亥退火處理時，如藉由少許殘留於處理室内之氧， 或將光阻作為起源之氧，而在膜之表面形成氧 化物薄膜。 另外，絕緣層5使用熱硬化光阻，與顯示於實驗丨及實驗2 日守同樣地，係因在實驗上可簡便形成，於製造製品時，絕 緣層5宜使用其他材料（矽氧化膜等）。 其次，上部電極6係以1〇〇 nm之膜厚形成鎢化鈦膜。而 後，藉由光蝕刻技術，使用電漿蝕刻裝置，將堆積於包含 熱硬化光阻之絕緣層5上之鶏化鈦膜6圖案化成5()剛5〇 _ 之大小。 將此種構造之記憶元件作為試料3之記憶元件。 對该试料3之記憶元件，與下部電極2導通，將低電阻石夕 基板1之背面連接於接地電位（Gr〇und電位），在上部電極6 95919.doc -29- 1278099 上施加負電位。 而後’使施加於上部電極6之負電位自〇 v減少，來測定 電流之變化。不過，以電流達到丨mA時限流器動作之方式 設定，並以其以上施加於上部電極6之負電位，亦即施加於 §己fe、元件之電壓不增加之方式設定。 此外，自電流達到1 mA，限流器動作之狀態，使施加於 上部電極6之負電位減少至〇 v，來測定電流之變化。繼續， 此％相反的在上部電極6上施加正電位，並增加至電流減 少，幾乎電流不流動之電壓後，再度進行恢復為〇電位之操 作。 圖4顯不此時在試料3中’銅膜之膜厚為6 nm， GhSbJhGd膜之膜厚為25 nm時之^乂特性之測定結果。另 外，圖4顯不初次之記錄、刪除及反覆進行再記錄時之^乂 特性。此外，圖5顯示以TEM(透過電子顯微鏡）觀察此種構 造之記憶元件之剖面圖像。 另外 GesSt^TesGd膜之組成係（Ge2Sb2Te5)89Gdn膜。 如圖5所示，試料3之記憶元件之構造具有在鎢化鈦膜之 上下電極（2, 6)之間具有記憶用薄膜4與離子源層3。 具體而言，在上部電極6之正下方具有充分形成有氧化物 之稀土類氧化物層（圖中箭頭A顯示之可看出最白之部 分），在該稀土類氧化物層A下有稀土類（釓）多，而氧濃度 比上述層A低之稀土類氧化物層（圖中箭頭B顯示之可看出 稍微帶黑色之部分），在其更下方有主要包含銅及錄而相當 於離子源層3之層（以圖中箭頭c、D&E顯示之部分）。 95919.doc -30- 1278099 主要為稀土類氧化物之層（層A及層B)，除記錄時之外， 電阻值非常高而顯示絕緣性，離子源層（c、D、E)3之電阻 值低而顯示導電性。位於此等兩個中間之層顯示半導體之 動作。 箭頭A顯示之主要為稀土類氧化物之層的氧濃度高，因此 在記憶用薄膜4之表面，其組成大致形成有Gd203之氧化物 薄膜’而氧濃度向膜厚方向下部減少。 圖6顯示此時顯示於圖5之試料3之記憶元件之各處A〜E 之氧以外元素（此、鎊、銅、鍺）之組成。 從圖6可知氧以外之元素（釓、鎊、銅、鍺）中，向膜厚方 向之下方亦具有組成梯度。另外，由於銻不屬於組成分析 之對象，因此不含於該圖中。 如此，在膜厚方向產生材料組成之梯度之理由，係因成 膜後之稀土類元素（稀土類金屬元素）係化學性非常活性，在 膜中擴散，移動至氧濃度高之表面侧，而形成氧化物薄膜 (氧化物層），並且銅、銀、鋅容易與硫族化物元素（錄、硫 及石西）結合而形成化合物等。 如此，由於具有組成梯度之膜如可在界面狀態形成純感 之膜n如與組成比非連續地變化之界面狀態之膜時 比較’可抑制界面現象’而具有量產時之處理^之優點。 再者，圖7顯示提高銅之含有濃p 力/辰度之试枓在膜厚方向之组 成分布之分析結果。 如圖7所示，為銅之含有澧声古一 一 又同之5己•〖思元件時，由於箭 A、員示之主要為稀土類氧化物 <層中亦含有銅，因此在電 95919.doc -31 - 1278099 絕緣性而邁入半導體之區域，雖初期及刪除後之電阻 值比圖6所不之記憶元件時低，不過仍可進行同樣之記憶動 作。 另外該圖7所示之試料3之記憶元件，於GeSbTe(}d膜成膜 時，係對GeSbTeGd膜添加20%之銅，不過並不限定於此種 方法，藉由熱擴散等之處理，使鋼擴散於記憶用薄膜4，亦 可製作相同構造之元件。 〈實驗4> 其次，記憶用薄膜4中含有之稀土類元素使用釓（Gd)，調 查分別改變該釓之添加比率時之特性。 而後，下部電極2係以20 nm之膜厚形成鶴化鈦膜，在其 上以12 rnn之膜厚形成銅膜，並在其上以i6 nm之膜厚形成 ㈣膜或GeTeGd膜，進一步以1 〇〇賊之膜厚形成鶴化鈦膜 來作為上部電極6。 以下’顯示釓對GeTe之具體添加比率。 <添加比率（原子％)> 虎 6f 激 4 5 6 7 8試試試試試試 G 1 9 8 8
8 e 測定此等試料4〜試料8之各記憶元件之Ι-ν特性。圖8顯 試料4之測定結果，圖9顯示試料5之測定結果，圖丨〇顯示 料6之測定結果，圖U顯示試料7之測定結果，圖12顯= 料8之測定結果。 〜μ 95919.doc -32- 1278099 為圖8所示之未添加釓之試料4之記憶元件時，Ι-ν特性上 無法確認滯後，亦即無法確認記憶動作，而成為歐姆特性 約150 Ω之電阻體。此因GeTe膜中不含稀土類元素，具有 GeTe膜之低電阻狀態仍然呈現，或是由於非晶質GeTe之結 晶化溫度（如200。〇以上，在處理中加熱，GeTe膜產生結晶 化而形成低電阻化者。 反之，圖9〜圖12所示之試料5〜試料8之各記憶元件時，均 呈現滞後，而確認記憶動作。其係藉由在GeTe膜中添加稀 土類元素，於處理中，稀土類元素向表面側擴散而形成氧 化物薄膜’可作出初期之電阻值高之狀態，於成為該狀態 時，可進行記憶動作。 此牯，在鎢化鈦膜/Gd2〇3膜/鎢化鈦膜之疊層構造中，測 定Gd2〇3膜之耐絕緣壓結果，耐絕緣壓約為⑺此 外，在鈦膜/銅膜/Gd2〇3膜/鎢化鈦膜之疊層構造中，約為4 MV/Cm。此時，由於記憶體動作時所需之最小電壓約為〇·2 V，因此可知記憶用薄膜4之膜厚約為〇5 nm以上即可。 另外，記憶用薄膜4之膜厚較厚時，如為5 nm以土情況 下’由於初次記錄所需之電壓比第二次以後高，因此需要 初期施加較高電壓脈衝等之所謂初期化之動作電壓之穩定 化。此等數值僅係基準，須依成膜方法、成膜條件或加工 時之處理方法來改變。 <實驗5> 其次，調查使用銀膜或鋅膜來取代銅膜時之特性。 而後，下部電極2係以20 nm之膜厚形成鹤化欽膜，在其 95919.doc -33- 1278099 上以6 nm之膜厚形成銀膜或辞膜，並在其上以16nm之膜厚 形成GeJhTesGd膜，以100 nm之膜厚形成鎢化鈦膜來作為 上部電極6。此外，記憶用薄膜4之組成係（Ge2Sb2Te5)88Gdi2 膜。 而後，將使用4艮膜時作為試料9之記憶元件，蔣使用辞膜 時作為試料10之記憶元件，測定此等試料9及試料1〇之各記 憶元件之I-V特性。圖13顯示試料9之測定結果，圖14顯示 試料10之測定結果。 從圖13及圖14可知，藉由使用銀膜或辞膜，與使用銅膜 時（參照圖8〜圖12)同樣地，試料9及試料1〇之記憶元件中亦 進行記憶動作。 <實驗6> 其次，調查記憶用薄膜4中所含之稀土類元素，使用其他 元素來取代釓時之特性。 而後下°卩私極2以20 nm之膜厚形成鎢化鈦膜，在其上 WUnm之膜厚形成銅膜，並在其上形成包含GeSbTe與稀土 類元素之膜，進-步以⑽nm之膜厚形成鶴化鈦膜作為上 部電極6。 以下顯示具體之稀土類元素（種類、添加比率）及膜厚等。 〈添加比率（原子％)>
Ge2Sb2Te8 87 87 80 膜厚 20 nm 18 nm 18 nm 試料編號 稀土類元素 試料11 紀，13 試料12 錢，13 試料13 錢，2〇 測定此等試料11〜試料 13之各§己憶元件之I-V特性。圖15 95919.doc -34- 1278099 顯示試料11之測定結果，圖16顯示試料12之測定結果，圖 17顯示試料13之測定結果。 仗圖15〜圖17，與稀土類元素使用釓時（參照圖8〜圖1幻同 樣地，試料i卜試料13之任何_個記憶元件中均確認記憶動 作。此為形成記憶用薄膜4，鋼 '銀、辞等在其中擴散，藉 由施加電壓脈衝，產生此等移動或是稀土類元素之氧化及 還原’而產生記憶動作之模型，不過，此時稀土類元素之 角色，係以薄膜呈現絕緣性，反覆記錄及刪除時對離子傳 導或是氧化還原穩定地進行動作，且主要取決於稀土類元 素中之最外殼電子。 /稀土類元素之最外殼電子構造類似’由於此等氧化物均 係絕緣性，此外，對氧化及還原等之化學性質，不論元素 為何，均顯示同樣之特性，因此只要是稀土類元素，任何 ^素均同樣地發揮功能。 此外，舌己憶用薄膜4為非晶質時，在高溫處理中不產生社 晶化之部分，會影響稀土類元素之溶點及原子尺寸，不ς 稀土類元素間之此等部分的差異小。 因此，除釓、釔、錢之外，亦可使用鑭、鈦 錦、鈥、铒等元素。 <實驗7> 薄膜之膜厚， 之部分的膜厚無問 記憶用薄膜4之厚度，重要之參數係氧化物 未形成氧化物薄膜之部分或氧濃度低 題 面之氧化物 值是，膜厚過薄情況下，穩定控制形成於表 95919.doc -35- 1278099 薄膜之膜厚或氧濃度等困難 偏差。 而產生個別之記憶 元件間的 因此，記憶用薄膜4係預先以5 nm之薄膜厚形成含有銅之 GeSbTeGdCu膜，在製程中形成氧化物薄膜來製作記憔元 件’而將其作為試料14之記憶元件。該試料丨4之記憶元件 不設置離子源層3，而使記憶用薄膜4中含有銅。另外，纪 憶用薄膜4之組成係形成（Ge2sb2Te5)5〇Gd25Cu25。 此外，以6 nm之膜厚形成銅膜，在其上以5〇 ^瓜之厚膜厚 形成GeSbTeGd膜來製作記憶元件，將其作為試料15之記憶 元件。另外，GeSbTeGd膜之組成係形成（Ge2Sb2Te8)89Gd"。 此外，在試料14及試料15中，其他各膜之材料分別係以 20 nm形成鎢化鈦膜作為下部電極2,以1〇〇 nm之膜厚形成 嫣化鈦膜作為上部電極6。 而後，分別測定該試料14及試料15之記憶元件之PV特 性。圖18顯示試料14之測定結果圖19顯示試料15之測定結 果0 攸圖18可知’即使疋記憶用薄膜4之膜厚薄之試料w之記 憶元件時，仍可獲得穩定之記憶動作，元件間之偏差非常 小。記憶用薄膜4之膜厚5 強’此等全部被氧化時， 中’釓元素之膜厚比率約為3〇% 可形成1 · 5 nm以上之氧化物薄膜。 而增加，因此可形成2 nm以上 實際上由於膜厚係藉由氧化 厚度之氧化物薄膜。 如此’形成於膜之内部 4或表面之稀土類元素之比率於形 成0· 5 nm以上膜厚之g^ — 乳化物溥膜時充分情況下，可進行穩 95919.doc -36 - 1278099 疋之自己憶動作。 此外，從圖19，即佶盔—，立扣_ 為圯用溥膜4之膜厚較厚之試料15 時，並未看出特別大之差異’而成為如記憶用 ’、予度約10 rnn之記憶元件時相同之結果。此因，形 成於表面之氧化物薄膜之膜厚等不太取決於記憶用薄膜4 之厚度。由於未形成氧化物薄膜之部分成為低電阻狀離， 因此係其膜厚對電純之影響，與氧化物薄膜之 可以忽略之尺寸。 =，從試料14及試料15之測定結果可知，記憶用薄膜* 之版厚為0.5 nm以上，1〇nm以下時，可獲得穩定之記憶動 作0 ★此外銅、銀、辞等元素即使如此預先包含於記憶用薄 膜4中仍無任何問題。此時可謀求縮短成膜步驟。 <實驗8> 其次’調查記憶用薄膜4中含有多量鍺（Ge)時之特性。 以20 nm之膜厚形成鎢化鈦膜作為下部電極2，在其上以 12 nm之膜厚形成銅膜，並在其上以20 nm之膜厚形成
GeTeGd膜’進一步以1〇〇nm之膜厚形成鎢化鈦膜作為上部 電極6。 以下’顯示鍺之添加比率（組成）之具體構造 〈添加比率（原子。/〇)> 試料編號 試料16 試料17 G^xTeyGd^ 57, 34, 9 65, 28, 7 95919.doc -37- 1278099 測定此等試料16及試料17之各記憶元件之Σ·ν特性。圖 顯示試料16之測定結果，圖21顯示試料17之測定結果。 鍺與稀土類元素同樣地，具有將記憶用薄膜4保持為非晶 質之效果，即使鍺單料，藉由_法所形成之記憶用薄 膜4仍非晶質化’即使對高溫處理仍可穩定地維持其狀態。 如圖2〇所示，可知即使是在記憶用薄膜4中含有57(原子^) 之鍺的記憶元件時，仍可獲得穩定之記憶動作。此時，硫 族化物元素之錄之含有量為34(原子％)，稀土類元素之此之 含有量為9(原子％)。 此外如圖21所*，可知即使是在記憶用薄膜4中含有 65(原子％)之鍺的記憶元件時，仍可獲得穩定之記憶動作。 此時，硫族化物元素之諦之含有量為28(原子％)，稀土類元 素之釓之含有量為7(原子％)。 <實驗9> 其次，試料18用於記憶用薄膜4之硫族化物元素與使用錡 (Te)時（參照試料16及試料17)不同，製作使用硒時之記憶元 件，調查該試料18之記憶元件之特性。圖22顯示該試料18 之記憶元件之I-V特性之測定結果。 而後’以20 nm之膜厚形成鎢化鈦膜作為下部電極2 ,在 其上以6 nm之膜厚形成銅膜，並在其上以2〇 nm之膜厚形成 GeSeGd膜，進一步以1〇〇111]:1之膜厚形成鎢化鈦膜作為上部 電極6，來製作記憶元件。 此外，GeSeGd膜之組成係形 如圖22所示，用於記憶用薄膜4之硫族化物元素係使用硒 95919.doc -38- 1278099 時之記憶元件，亦進行與使用錄時之記憶元件相同之動 作’不過成膜方法使用錢射法時，由於硒之熔點比錄低， 因此即使使用GeSe之化合物標的，而具有使濺射率穩定要 比使用諦時困難之缺點。 <實驗1〇> 其次，調查上部電極6之材料使用其他金屬膜來取代鎢化 鈦膜時之特性。 另外，其他各膜之材料，下部電極2係以20 nmi膜厚形 成鎢化鈦膜，其上以6 nm之膜厚形成銅膜，並在其上以2〇 nm之膜厚形成Ge3QTe56Gd14膜。 以下顯示上部電極材料及膜厚之具體構造。 §式料編號 试料19 試料20 上部電極材料 膜厘 鶴(W) 100 nm 鉑(Pt) 100 nm 將孩试料19及試料2〇之記憶元件之τ_ν特性之測定結果 分別顯示於圖23及圖24。 如圖23及圖24所示，可知上部電極6使用嫣膜或麵膜時之 2憶元件，亦產生與使用鎢化鈦膜之記憶元件時相同之記 f思動作。但是，為鶴膜時，與記憶用薄膜4之密合力弱，而 看出動作電M提高之傾向。上部電極6除此之外，可使用 孟、鎳、鉬、鈕等金屬，或矽化物及各種金屬合金等 各種材料。 另外，下部電極2亦可與上部電極6時同樣地形成 :實驗11 > 95919.doc -39- 1278099 其次，離子源層3使用含有鋼及諦之CuTe(Ge，Si)Gd，調 查改變銅與錄之組成比時之特性。 另外，離子源層3之膜厚為30 nm。 此外，其他各膜之材料，下部電極2係以2〇 nm2膜厚形 成氮化鈕WN膜，記憶用薄膜4係以4·〇 nmi膜厚形成氧化 亂膜’上部電極係以1〇〇 nmi膜厚形成鎢化鈦膜。 以下，顯示具體之離子源層3之組成。 试料 21 · (Cu4〇Te6〇)67Ge26Gd7 試料 22 ·· (Cu58Te42)76Ge18Gd6 試料 23 ·· (Cu68Te32)79Gei6Gd5 試料 24 ·· (Cu8QTe2〇)8iGe14Gd5 试料 25 · (CU75Te25)6〇Si37Gd3 试料 26 · (Cll35Te65)6lSi33Gd6 測定此等試料2丨〜試料26之各記憶元件之Ι-ν特性。將測 定結果分別顯示於圖2 5〜圖3 1。 作 如圖25〜圖31所示，任何試料均呈現滯後，而確認記憶動 因此，可知對於離子源層3之銅/錄之組成比之 35/65〜80/20之廣範圍’可進行記憶動作，料藉由在對應 於記錄及刪除之極性上施加電壓，可進行記錄及刪除。 〈實驗12> 離子源層3採用與實驗u相同之材料， 竹竹下部電極2換成銅 膜來製作記憶元件，形成試料27之記憶元件。 下部電極2之銅膜之膜厚為2〇 nm。 95919.doc -40- 1278099 此夕卜’離子源層3之組成為（Cu53Te47)74Ge2〇Gd6，膜厚為 20 nm 〇 其他各膜之材料及膜厚與實驗11相同。 而後，測定試料27之記憶元件之ί_ν特性。圖31顯示測定 結果。 從圖31可知，將下部電極2換成銅膜時，亦同樣地進行記 憶動作。 此外，此時由於下部電極2與離子源層3兩者均含有銅 Cu，因此銅在膜厚方向具有組成梯度。 另外，上述實施形態之各記憶元件之基板丨係使用導電率 高之高雜質濃度之矽基板，並在基板丨之背面側施加接地電 位（Ground電位），不過在下部電極2施加電壓用之構造，亦 可為其他構造。 如亦可使用形成於矽基板丨表面，且與矽基板丨電性絕緣 之電極。 此外’基板1亦可使用矽以外之半導體基板，或使用絕緣 基板，如包含玻璃及樹脂之基板。 _ 此外，上述實驗1〜實驗10使用之稀土類元素之氧化物之 記憶用薄膜4之熔點為200(rc以上（結晶狀態之文獻值，以 下相同），因此係熱性充分穩定之材料，結晶化溫度亦高。 上述實施形態，記憶用薄膜4之構造含有稀土類元素之氧 化物不過，亦可使用其他絕緣材料（如氧化物及氮化物） 來構成記憶用薄膜4。 氧化物除稀土類元素之氧化物之外，如氡化矽（Si〇2)及過 95919.doc -41 - 1278099 渡金屬氧化物等。 此外，氮化物如氮化矽SiN及硒土類元素之氮化物等。 使用絕緣材料構成此種記憶用薄膜4情況下，離子源層3 中含有硫族化物元素（硫、硒、錄）及離子源之元素（銀、鋼、 鋅）。 特別是離子源層3中使用CuTe膜等含有銅及鎊之薄膜 時，如前述，由於錄之電導率比其他硫族化物元素高，降 低離子源層3之電阻，可使離子源層3之電阻變化遠比記憶 用薄膜4之電阻變化小’因此從可提高記憶動作之穩定性之 觀點而言較為適宜。 而後，亦可在記憶用薄膜4中使用稀土類氧化物及上述之 其他絕緣材料，再者，亦可構成使離子源層3含有稀土類元 素0 該構造亦可藉由使離子源層3含有稀土類元素，提高㈣ 源層3之結晶化溫度’來抑制離子源層3之結晶化。藉此， ;可Φ地开/成離子源層3，亦可抑制離子源層3之表至 粗度，因此亦可均一地形成 ' 战°己匕用溥膑4。此外，可抑制因 儲存日守及使用時之累積埶 生 '、積”、、而k成圮憶元件之特性惡化。 如此’即使使用其他絕 # m _ 、緣材枓構成記憶用薄膜4時，盥記 k用溥膜4採用稀土類氧化物 /、 守门樣地，可改變記憶用薄靡 4之私阻值來進行記憶動作。 (實施例） 土類元素，並且記憶用薄膜 示於圖1之構造之記憶元件 其次，使離子源層3中含有稀 4使用上述之絕緣材料，製作顯 95919.doc -42- 1278099 10 ’並調查特性。 <實驗13> 調查下部電極2使用膜厚20 nm之氮化鎢WN膜，離子源層 3使用膜厚30 nm之CuTeGeGd膜，記憶用薄膜4使用膜厚2⑽ 之氮化矽SiN膜（絕緣材料），上部電極6使用膜厚1〇〇 ^瓜之 金Au時之特性。 基板1與絕緣層5之材料與前述實驗1〜實驗12相同。限流 器之值與實驗2同樣地為1 m a。 離子源層 3 之 CuTeGeGd膜之組成為（Cu55Te45)8()Ge1()Gd1()。 製作此種構造之記憶元件來形成試料28之記憶元件。圖 32顯示該試料28之I-V特性之測定結果。 從圖32可知，即使是記憶用薄膜4使用絕緣材料之氮化鎢 之試料2 8，同樣地進行記憶動作。 <實驗14> «周查§己’丨思用薄膜4使用膜厚20 nm之氮化亂GdN膜，上部 電極6使用膜厚1 〇〇 nm之鎮W時之特性。 其他材料及限流器之值與實驗13相同。· 另外’離子源層3之CuTeGeGd膜之組成為（Cu55Te45)82Ge1()Gd8。 製作此種構造之記憶元件來形成試料29之記憶元件。圖 33顯示該試料29之ϊ—ν特性之測定結果。 從圖33可知，即使是記憶用薄膜4使用氮化物之氮化釓之 試料29，同樣地進行記憶動作。 再者，上述實施例係在離子源層3上形成有記憶用薄膜4 之構造，不過亦可將此等兩層之上下堆疊關係顛倒，而如 95919.doc -43- 1278099 圖34之剖面圖所示，成為在記憶用薄膜4上形成離子源層； 形態之記憶元件20。 圖34所示之記憶力件20之構造，係在下部電極2上形成記 憶用薄膜4,並以通過記憶用薄膜4上之絕緣層5之開口，而 連接於記憶用薄膜4之方式形成離子源層3,並在離子源層3 上形成有上部電極6。 其次，實際製作圖34所示構造之記憶元件2〇，並調查特 性。 〈實驗15〉 記憶用薄膜4使用絕緣材料，如以下製作圖34所示構造之 記憶元件20。 百先，如在摻雜有高濃度之P型雜質之（p++之）矽基板i 上，以20 nm之膜厚形成氮化鎢膜，作為下部電極2，繼續 形成記憶用薄膜4。其次，藉由實施微影術及28(rc之退火 之熱硬化光阻，而形成具有相接孔之絕緣層5。 其次，以20nm之膜厚形成（〔叫“45)73^7^^^膜，作 為離子源層3，以1〇〇 nm之膜厚形成鎢臀膜作為上部電極 6,進行依序成膜。而後，藉由光蝕刻技術，在反應性離子 蝕刻裝置中，使用氬Ar氣進行蝕刻，將此等離子源層3及上 部電極6予以圖案化，來製作記憶元件2〇。 而後，記憶用薄膜4使用膜厚為2·5 nmi氮化矽SiN膜時 作為試料30之記憶元件，使用膜厚為2·8 nm2氮化釓QdN 膜時作為試料3 1之記憶元件。 而後，對於试料3 0之記憶元件及試料3工 之記憶元件，測 95919.doc -44- 1278099 疋Ι-V特性。圖35顯不試料3〇之測定結果，圖36顯示試料η 之測定結果。 另外，圖35及圖36之特性圖甲，電位v之極性與前述 各實施例同樣地，在橫軸上記載將下部電極2做為基準時之 上部電極6之電位。因而，記錄（高電阻—低電阻）及刪除（低 電阻—高電阻）動作之極性與前述各實I例相&。亦即，記 錄係在-電位側進行，刪除係在+電位側進行。 從圖35及圖36可知，即使將記憶用薄膜4及離子源層3之 疊層順序與前述試料相反之此等試料，同樣地進行記憶動 作。 此外，亦可構成離子源層3及記憶用薄膜4均不含稀土類 元素之記憶元件。 此時，由於離子源層3不含稀土類元素，因此可較為降低 離子源層3之電阻值。 特別是將含有CuTe之薄膜用於離子源層3時，可形成電阻 值低之離子源層3，因此，記憶用薄膜4除前述之絕緣材料 之外，亦可使用半導體材料（如石夕及化合物半導體等〉。此因 離子源層3之電阻值降低，即使記憶用薄膜4中使用半導體 材料，記憶元件10之電阻值之變化主要受記憶用薄膜4之電 阻值變化之影響。 <實驗16> 離子源層3使用含有CuTe之薄膜，記憶用薄膜4使用絕緣 材料，不使離子源層3及記憶用薄膜4中含有稀土類元素， 如下製作顯示於圖1之構造之記憶元件1 〇。 95919.doc -45- 1278099 调查下部電極2使用膜厚50 nm之氮化鎢界]^膜，離子源層 3使用膜厚25 nm之CuTeSiGe膜，記憶用薄膜4使用膜厚$ nm 之氧化矽si〇2膜（絕緣材料），上部電極6使用膜厚1〇〇 之 氮化鎢膜時之特性。 基板1與絕緣層5之材料與前述之實驗i〜實驗12相同。限 流器之值與實驗2同樣為丨mA。 離子源層3之CuTeSiGe膜之組成為Cu48Te3()Sii5Ge7。 製作此種構造之記憶元件，作為試料32之記憶元件。圖 37顯示該試料^之^乂特性之測定結果。 從圖3 7可知離子源層3及記憶用薄膜4中不含稀土類元素 之試料32中亦同樣地進行記憶動作。 〈實驗17〉 離子源層3使用含有CuTe之薄膜，記憶用薄膜4使用半導 體材料，離子源層3及記憶用薄膜4中不含稀土類元素，如 下製作顯示於圖1之構造之記憶元件丨〇。 凋查下部電極2使用膜厚5〇11111之氮化鎢|]^膜，離子源層· 3使用膜厚25 nm之CuTeSiGe膜，記憶用薄膜後用膜厚7麵 之矽si膜(半導體材料），上部電極6使用膜厚1〇〇_之氮化 鶴膜時之特性。 基板1與絕緣層5之材料與前述之實驗i〜實驗12相同。限 流器之值與實驗2同樣為1 mA。 離子源層3之CuTeSiGe膜之組成為Cu42Te25Si27Ge6。 製作此種構造之記憶元件，作為試料33之記憶元件。圖 38顯示該試料33之特性之測定結果。 95919.doc -46- 1278099 從圖38可知記憶㈣膜使用半導體材料，離子源層3及記 =用薄膜4中不含稀土㈣素之試料33中亦同樣地 憶動作。 之記憶元件之概 其次，圖39中顯示本發明其他實施形態 略構造圖（剖面圖）。 該記憶元件30之構造，係在高電導率之基板丄，如換雜有 P型之高濃度雜質之（P、㈣基板ljL形成下部電極2,在該 ::電極2上形成記憶用薄膜4,並以通過形成於該記憶用 溥膜4上之絕緣層5之開口，而連接於記憶用薄削之方式形 成上部電極6。 亦即’該記憶元件30之構造無圖i之記憶元件1〇之離子源 層3,而係在下部電極2Jli接形成有記憶用薄膜4。而記憶 用薄膜4含有成為離子源之金屬元素，來取代圖i之記憶元 件10之離子源層3。 記憶用薄膜4之構造至少包含：自錄、硫及砸選出之任何 一種元素（硫族元素），與自銅、銀、鋅選出之任何一種金屬 元素（前述之離子源）。 記憶用薄膜4内之此等金屬元素（鋼、銀、辞）與硫族元素 (錄、硫、砸）結纟，在記憶用薄膜4之如下部形成金屬硫族 化物層。該金屬硫族化物層主要具有非晶質構造，擔任作 為離子導體之角色。 更宜將進-步包含稀土類元素中，自鑭、鈽、镨、斂、 m m錦、鏡及紀選擇之！種或數種稀 土類元素與氧來構成記憶用薄膜4。 95919.doc -47- 1278099 /此外，該記憶用薄膜4之氧之組成，通常對稀土類元素（RE) 係形成RE2〇3之組成，不過，由於此時係非晶質膜，且只須 具有半導體區域之導電率以下之電性質即可，因此不限定 於此種組成，如亦可為REOWO VxSU)。 此外，該記憶用薄膜4中如亦可預先含有錯、石夕、錄、硫、 nm銀、辞、鐵、銘、碟、氮、氯等稀 土類元素以外之元素。 再者，記憶用薄膜4中，稀土類元素與氧之組成比，稀土 類元素與自銅、銀、鋅選出之元素(金屬元素)之組成比，及 稀土類元素與自錄、硫及砸選出之元素（硫族元素）之組成比 中’至少任何—種組成比在料方向具有組成梯度情況 下，與具有組成非連續變化之界面時比較，可在界面狀態 形成鈍感之膜，而具有量產時處理容易之優點。 包含上述材料之記憶用薄膜4，藉由施加電壓脈衝或電流 脈衝，而具有阻抗（電阻值）變化之特性。 絕緣層5中如可使用經熱硬化處理之光阻、半導體裝置中 通常使用之灿2及Si3N4、其他材料如：8咖，8伽，A㈣ Τ_5, Hf〇2, Zr〇2等無機材料、氟系有機材料及芳香族= 機材料等。 μ 特別是形成使成為記憶用 質材料之構造。 本實施形態之記憶元件30中， 薄膜4底層之下部電極2包含非晶 質之氮化 用於該下部電極2之非晶皙铋把 ， 升日日貝材枓，如可使用非晶 鶴（WN)等非晶質金屬氮化物。 如此， 藉由形成使成為記憶用 薄膜4底層之下部電極2包 95919.doc •48· 1278099 具有縮小記錄電壓之 之優點。 含非晶質材料之構造，如爾後詳述， 偏差 了穩疋進行資訊之記錄及刪除 i部電極6中通常使用與下部電極2相同之配線材 料(本貫施形態為非晶質材料)，不過亦可使 不同之配線材料。 亦即，上部電極6中，可使用用於半導體製程之配線材 ^，如可使用鎢化鈦、鈦、鶴、銅m &及#㈣ 等’亦可使用結晶質之配線材料。 圖39所示之本實施形態之記憶元件30如以下動作，可進 行資訊之記憶。 百先，在與前述之金屬硫族化物層相接之下部電極2側 上，如施加正電位（+電位），以上部電極6侧為負之方式， 對記憶元件30施加正電壓。藉此，記憶用薄膜4之下部^極 2侧之金屬硫族化物層中所含之金屬元素（銅、銀、鋅子 化而擴政至s己憶用薄膜4内，在上部電極6侧與電子結合 而析出，或是以擴散至記憶用薄膜4内部之狀態滯留。 如此’藉由在記憶用薄膜4内部形成含有多量銅、银、鋅 之電流路徑，或是在記憶用薄膜4内部形成多數鋼、銀、辞 之瑕疵，記憶用薄膜4之電阻值降低。由於記憶用薄臈々以 外之各層與έ己憶用薄膜4之記錄前之電阻值比較，原本電阻 值即低，因此藉由降低記憶用薄膜4之電阻值，亦可降低圮 憶元件3 0全體之電阻值。 而後，除去正電壓，而消除施加於記憶元件30之電壓時 在電阻值降低狀態下保持。藉此，可記錄資訊 用於僅可 95919.doc •49- 1278099 記錄一次之記憶裝置之所謂PR0M情況下，僅以前述之記錄 過程，即完成記錄。 另外，應用於可刪除之記憶裝置之所謂RAM或EEpR〇M 等時，雖需要刪除過程，不過在刪除過程中，係在下部電 極2上如施加負電位（_電位），以上部電極6側為正之方式， 對記憶元件30施加負電壓。藉此，形成於記憶用薄膜4内之 電流路徑或構成雜質位準之銅、銀、辞再度離子化，在記 憶用薄膜4内移動而回到下部電極2側之金屬硫族化物層。 如此，自記憶用薄膜4内消除銅、銀、辞之電流路徑或瑕 疵，記憶用薄膜4之電阻值提高。由於記憶用薄膜4以外之 各層原本電阻值即低，因此藉由提高記憶用薄膜4之電阻 值，亦可提高記憶元件30全體之電阻值。 而後，除去負電壓，消除施加於記憶元件3〇之電壓時， 在電阻值南之狀態下保持。藉此可刪除記錄之資訊。 藉由反覆此種過程，可反覆在記憶元件3〇中記錄（寫入） 資訊與刪除記錄之資訊。 而後，如使電阻值高之狀態對應於「〇」之資訊，使電阻 值低之狀態對應於「1」之資訊時，可藉由施加正電壓之資 訊記錄過程，而自「〇」變成「丨」，並可藉由施加負電壓 之資訊刪除過程，而自「丨」變成「〇」。 另外，通常記憶用薄膜4在記錄前之初期狀態係高電阻， 不過，藉由處理步驟之電漿處理及退火處理等，亦可在初 期呈現記錄狀態之低電阻。 記錄後之電阻值取決於記錄時施加之電壓脈衝或電流脈 95919.doc -50- 1278099 衝寬及電流量等記錄條件，而非記憶元件3〇之胞尺寸及記 憶用薄膜4之材料組成，初期電阻值為1〇〇让ω以上情況 下，約在50 Q〜50 kD之範圍。 為了解調記錄資才斗，初期之電阻值與記錄後之電阻值之 比約2倍以上即可，因此，係記錄前之電阻值為⑽ω，記 彔後之电阻值為50 Q，或是記錄前之電阻值為1〇〇 ， 記錄後之電阻值為50⑸之狀況即可，且以滿足此種條件 之方式來設定記憶用薄膜4之初期電阻值。記憶用薄膜4之 電阻值如可藉由氧濃度、膜厚、面積以及雜質材料之添加 來調整。 圖3 9之έ己憶元件3 〇如可由以下之方式製造。 百先，在電導率高之基板1，如摻雜有高濃度之Ρ型雜質 之矽基板上堆積下部電極2 ,如堆積非晶質之氮化鎢膜。 其次，在下部電極2上，藉由濺射法形成如銅膜與GeT.eGd 膜之疊層膜，作為記憶用薄膜4。 其夂，以覆蓋記憶用薄膜4之方式形成絕緣層5。 再者，藉由光蝕刻除去絕緣層5之一部分，形成對記憶用 薄膜4之相接部。 繼續，依需要進行熱處理。#由該熱處理，在記憶用薄 膜4内，使錄、銅等元素擴散，並且在記憶用薄膜4内導入 氧，可使叙^等稀土類元素氧化。 、 其次，上部電極6如形成氮化鎢膜後，將該氮化鎢膜予以 圖案化。 如此，可製造圖39所示之記憶元件3〇。 95919.doc -51- 1278099 上述實施形態之記憶元件3〇之構造，藉由在下部電極2 與上部電極6之間夾著含有銅、銀、鋅之記憶用薄膜4，如 在下部電極2側施加正電壓（+電位），使上部電極6側為負 時’藉由在記憶用薄膜4内形成含有多量銅、銀、辞之電流 路仅戈疋在5己憶用薄膜4内形成多數銅、銀、辞之瑕疲， δ己憶用薄膜4之電阻值降低，記憶元件3 〇全體之電阻值降 低。而後，停止施加正電壓，不在記憶元件3〇上施加電壓， 在保持電阻值降低之狀態可記錄資訊。此種構造可用於如 PROM等僅可記錄一次之記憶裝置。 而後，由於係利用記憶元件30之電阻值之變化，特別是 利用記憶用薄膜4之電阻值之變化來記憶資訊，因此在將記 憶το件30予以微細化情況下，亦容易記錄資訊及儲存記錄 之資訊。 此外，如用於RAM及EEPROM等除記錄之外亦可刪除之 記憶裝置時，對於上述之記錄後狀態之記憶元件3〇，如在 下部電極2上施加負電壓（-電位），使上部電極6側為正。藉 此，形成於記憶用薄膜4内之銅、銀、鋅之電流路徑或瑕疵 消失，記憶用薄膜4之電阻值提高，記憶元件3〇全體之電阻 值提高。而後，藉由停止施加負電壓，不在記憶元件3〇上 施加電壓，而保持在電阻值提高之狀態，即可刪除記錄之 資訊。 — 、 此外，本實施形態之記憶元件30之下邱+托。 “ 卜邛電極2、記憶用薄 膜4及上部電極6均可以可濺射之材料馗 十耩成。如可使用包含 適合各層材料之組成之標的來進行機射。 95919.doc -52- 1278099 此外’在相同之_裝置内，亦可藉由更換標的來連續 成膜。 此外，本實施形態之記憶元件3〇之構造，特別是藉由使 記憶用薄膜4底層之下部電極2包含非晶質材料，而可將形 成於其上之記憶用薄膜4(無結晶質之部分）均一地形成非晶 質構造’藉此’可平坦地形成記憶用薄膜績其上之上部電 極6之界面。 如此，藉由記憶用薄膜4與其上之上部電極6之界面平 坦’記憶用薄膜4内之雷揚公古仏一 〈包场刀布均—，可使自S電阻狀態切 換成低電阻狀態時之切換電壓偏差小，即使對於反覆記錄 及刪除，仍可形成均一之值。 因此，可實現切換電壓之偏差小，而穩定動作之記憶元 件。 再者，由於將記憶用薄膜4形成包含稀土類元辛中，自 鑭、鈽、镨、鈦、彭、鎖、亂、試、鏑、鈥，、镱及紀 選擇之1種或數種稀土類元素與氧之構造情況下，形成有稀 土類氧化物’記憶用薄膜4熱性穩定，因此以極少之電流， 即可穩定地進行資訊之記錄。 此外’藉由稀土類元素之作用，錄、硫及硒(硫族元 之結晶化溫度上昇’而可抑制高溫環境下之結晶化。’、 因此’即使在高溫環境下及長期儲存時，仍可穩定保 記錄之内容。。 ’、、 另外，切換電壓之偏差等不穩定性之因素，係包含結晶 質材料之底層上之CuTe等之㈤、銀、鋅; 95919.doc -53- 1278099 料之異常生長，因此，即使記憶用薄膜4不含稀土類元素情 況下’仍會發生同樣之問題。 亦即’即使記憶用薄膜4不含稀土類元素情況下，藉由將 底層材料形成非晶質構造，可抑制切換電壓之偏差等，而 提高記憶元件30之穩定性。 此外，即使是前述之記憶用薄膜4包含絕緣材料（如氧化 膜及氮化膜等），除記憶用薄膜4之外，還設有離子源層3構 造之記憶元件，同樣地，係藉由將底層材料形成非晶質構 =，可抑制離子源層3之結晶化，藉此，有效減少切換電壓 等之元件特性之偏差者。 因而，前述各種構造（記憶用薄膜4之材料、有無離子源 層3及離子源層3之材料等）之記憶元件，藉由將記憶用薄膜 4之底層材料形成非晶質構造，可提高記憶元件之穩定性。 藉由將上述實施形態之記憶元件3〇配置成多數矩陣狀， 即可構成記憶裝置。 對各記憶元件30設置連接於其下部電極2側之配線，與連 接於其上部電極6側之配線，如在此等配線之交又點附近配 置各記憶元件3 0即可。 具體而言，如在列方向之記憶胞上共用形成下部電極2, 在二方向之記憶胞上共用形成連接於上部電極6之配線，藉 擇施加電位而流入電流之下部電極2與配線，並選擇須 進行記錄之記憶胞，在該記憶胞之記憶元件％中流入電 流，即可記錄資訊及刪除記錄之資訊。 因而，上述實施形態之記憶元件3Q可容㈣行資訊之記 95919.doc -54- 1278099 錄及貧訊之讀取’特別是具有在高溫環境下及長期資料保 持穩定性佳之特性。 此外’上述實施形態之記憶元件3〇即使予以微細化情況 下’資訊之記錄及記錄之資訊之保持仍然容易。 因此，藉由使用上述實施形態之記憶元件3〇來構成記憶 衣置’可謀求記憶裝置之積體化（高密度化）及小型化。 另外，即使記憶用薄膜4之底層材料使用結晶質材料，藉 由控制離子源層3及記憶用薄膜4之組成及成膜條件，縮小 結晶粒徑，可抑制前述之異常生長。 因而，即使記憶用薄膜4之底層材料使用結晶質材料，並 不一定產生問題。 另外，如上述，記憶用薄膜4之底層材料使用非晶質材料 時，具有可容易提高記憶元件之穩定性，且組成及成膜條 件之限制亦少之優點。 (實施例） 人刀別製作上述實施形態之記憶元件30及底層材料 使用結晶質材料之記憶元件，來調查其特性。 <實驗18> 首先，圮k用薄膜4底層之下部電極2使用具有體心立方 日日私之、、、口日日構造之鎢化鈦，來製作與圖”所示構造之記憶 元件3 0相同之記憶元件。 土板上藉由錢射’以20 nm之膜厚堆積鶴化鈦膜， 作為記憶用薄膜4底層之下部電極2。 繼績，使用磁控管晴裝置，以8 rnn之膜厚形成銅膜’ 95919.doc -55- 1278099 繼縯藉由導入氬氣之濺射法’以20 nm之膜厚形成GeTeGd 膜，而形成記憶用薄膜4之疊層膜。 其次，覆蓋疊層膜，而形成光阻，而後，藉由光蝕刻技 術，進行曝光與顯像，在疊層膜上之光阻上形成開口（通 孔）。開口（通孔）之大小為縱2 μηι，橫2 μιη。 而後，在真空中，以280°C進行熱處理，使光阻變質，作 為對溫度及蝕刻等穩定之熱硬化光阻，而形成絕緣層5。該 熱處理除使光阻硬化之效果外，還具有使記憶用薄膜4内之 構造保持熱平衡狀態，而形成穩定之層構造之效果，及在 記憶用薄膜4内導入氧元素，而形成稀土類氧化層之效果。 另外，絕緣層5使用熱硬化光阻，係因在實驗上可簡便形 成，於製造製品時，絕緣層5宜使用其他材料（矽氧化膜等）。 其次，上部電極6係以1〇 nm之膜厚形成鎢化鈦膜。而後， 藉由光蝕刻技術，使用電漿蝕刻裝置，將堆積於包含熱硬 化光阻之絕緣層5上之上部電極6圖案化成5〇 μιηχ5〇 4111大 /J、〇 製作此種構造之記憶元件，作為試料34之記憶元件。 其次，記憶用薄膜4底層之下部電極2使用具有非晶質構 造之氮化鎢，來製作圖39所示構造之記憶元件3〇。 在石夕基板上’藉由_，以25nm之膜厚堆積氮化鶴膜 作為記憶用薄膜4底層之下部電極2。此時，#由控制_ 之條件，可形成非晶質之氮化鎢膜。 繼續，使用磁控管_裝置，以8nm之膜厚形成銅膜 繼續’藉由導入氬氣之㈣方法，以2〇11狀膜厚开心 959l9.doc -56- 1278099
GeTeGd，而形成記憶用薄膜4之疊層膜。 其次’覆蓋疊層膜，而形成光阻，而後，藉由光蝕刻技 術’進行曝光與顯像，在疊層膜上之光阻上形成開口（通 孔）°開口（通孔）之大小為縱2 μηι，橫2 μηι。 而後，在真空中，以270°C進行熱處理，使光阻變質，作 為對溫度及蝕刻等穩定之熱硬化光阻，而形成絕緣層5。藉 由該熱處理，除使光阻硬化之效果外，還具有使記憶用薄 膜4内之構造保持熱平衡狀態，而形成穩定之層構造之效 果，及在記憶用薄膜4内導入氧元素，而形成稀土類氧化層 之效果。另外，絕緣層5使用熱硬化光阻，係因在實驗上可 簡便形成，於製造製品時，絕緣層5宜使用其他材料（矽氧 化膜等）。 其次，上部電極6係以15 nm之膜厚形成鎢化鈦膜。而後， 藉由光蝕刻技術，使用電漿蝕刻裝置，將堆積於包含熱硬 化光阻之絕緣層5上之上部電極6圖案化成5〇 μιηχ5〇 大 製作此種構造之記憶元件30,作為試料35之記憶元件％。 此時，使用奥格（Auger)電子分光（AES)法，在深度方向 組成分析試料35之記憶元件3〇。深度方向之組成分析，係 自記憶7G件30之上部電極6側照射氬離子，以濺射之效果切 削表面，並藉由AES法進行最外表面之組成分析。 圖40A〜圖40C顯示所獲得之分析結果。#轴表示氯_ 時間（分鐘），並對應於記憶元件3〇之深度。縱軸表示各元素 之組成分布（％)。圖40A顯示鎢與氮之分布，圖4〇b顯2釓 95919.doc -57- 1278099 與氧之分布，圖40C顯示銅、錄與鍺之分布。此等圖係區分 每數個元素來表示同時獲得之組成分析結果。 從圖40A〜圖40C所示之深度方向之組成分析結果，觀察 出記憶元件30之記憶用薄膜4包含：下部電極2側之以銅4帝 鍺為主要成分之層（金屬硫族化物層）4A，與上部電極6側 之以釓-氧為主要成分之層（稀土類氧化層，此外，在記 憶用薄膜4内具有組成梯度。 如此，在膜厚方向產生材料組成之梯度之理由，係因成 膜後之釓（稀土類金屬元素）係化學性非常活性，在記憶用薄 膜4中擴政，移動至氧濃度尚之表面側，而形成氧化物層， 與銅（金屬元素）容易與硫族化物元素（錡、硫、硒）結合而形 成化合物。 如此，具有組成梯度情況下，與具有組成非連續變化之 界面時比較，可在界面狀態形成鈍感之膜，而具有量產時 之處理容易之優點。此外，由於利用熱平衡狀態之構造， 因此具有不易受製程偏差影響之優點。 此外，著眼於圖40B之稀土類元素之釓之組成分布時，可
知金屬硫族化物層4A内對膜厚方向具有組成梯戶。二I 稽*由存 在於該金屬硫族化物層4A内之稀土類元辛 ^ 、 1F用，硫族化 物之結晶化溫度上昇，可抑制高溫環境下之結晶化。 結果，記憶元件30即使在高溫環境下更長期儲存护， 可穩定保持記錄之内容。 ^ ’仍 其次·，就試料34之記憶元件及試料35之記憶元件.、 95919.doc -58· 1278099 首先，對各個記憶元件’將下部電極2連接於接地電位 (Ground電位）’並在上部電極6上施加負電位。 而後，使施加於上部電極6之負電位自〇 v減少，來测定 電流之變化。不過，以電流達到i ^時限流器動作之I; 設定:並以其以上施加於上部電極之負電位，亦即施加二 5己^元件之電虔不增加之方式設定。 此外，自電流達到，限流器動作之狀態，使施加於 上部電極6之負電位減少至〇v，來測定電流之變化。繼續， 此時相反的在上部電極6上施加正電位，並增加正電位之施 加至電流減少’而電流幾乎不流動之電騎，再度進行恢 復為0電位之操作。而後，反覆進行該操作8次。 圖41顯示試料34之I_V特性之測宏处里囬 心列疋結果，圖42顯示試料35 之I-V特性之測定結果。 」定圖及圖42可知，任何之記憶元件均係初期電阻值 咼，記憶7G件係OFF狀態，藉由電壓向負方向增加，在某 個臨限值電壓（切換電壓）以上時，電流急遽增加，亦即，.記 憶元件之電阻值降低，而轉移成〇N狀態。藉此可知記錄資 訊0 另外，而後即使減少電壓，仍然保持一定之電阻值。亦 即，可知記憶元件保持在0N狀態，而保持記錄之資訊。 任何試料均於電壓V=0.1 V處之〇砰狀態之電阻值約2 ， 在ON狀態之電阻值約為i〇〇kQ。 此外，如圖41及圖42所示，藉由施加反極性之電壓v，亦 及在上部電極上施加正電位（+電位），將基板丨之背面側連 95919.doc -59- 1278099 接於接地電位（Ground電位），施加v=〇 3 v以上之正電位 後再度恢復為0 V，福認電阻值自初期之〇FF狀態恢復為 高電阻之狀態。亦即，可知藉由施加負電壓，可刪除記錄 於記憶元件之資訊。 但疋，k圖41之試料特性，觀察出反覆進行8次 圮憶、刪除時之各次切換電壓上之偏差。 因此，繼績藉由透過電子顯微鏡（TEM)分析該試料“之 記憶元件之剖面構造。使用之TEM之構造係具備電場放出 型之電子搶，在觀察抽樣上，可將電子線收縮至inm〜5nm 直徑程度之大小。 圖43A顯示試料34之記憶元件之剖面丁驅圖像，圖伽顯 示說明該ΤΕΜ圖像構造之概略構造圖。記憶用薄膜4區分 成：底層之下部電極2側之以銅-鎊為主要成分之層4八，及 上部電極6側之以釓-氧為主要成分之層4Β。 而後，圖44(：顯示在圖43八中之又點（下部電極2)，使電子 、泉收、、伯成5 nm直徑而獲得之電子繞射圖形（毫微區域繞 射）。此夕卜，圖44D顯示在圖43A中之¥點（記憶用薄膜4之以 銅-錄為主要成分之層4A)，使電子線收縮成5 nm直徑而獲 得之電子繞射圖形（毫微區域繞射）。 從圖43A及圖43B可知，底層之下部電極2與記憶用薄膜4 之界面平坦，反之，記憶用薄膜4與上部電極6之界面顯著 粗糙。底4之下部電極2及記憶用薄膜4之構造可自各個電 子繞射圖形來判斷。 圖44C所不之底層之下部電極2之電子繞射圖形獲得點狀 95919.doc -60- 1278099 之繞射峰值，可知該底層之下部電極2具有結晶質之構造。 此外，即使圖44D所示之記憶用薄膜4之下部層（金屬硫族 化物層）4A之電子繞射圖形，仍獲得點狀之繞射峰值，可知 該層具有結晶質之構造。 因此，如試料34之記憶元件，底層之下部電極2具有原子 整齊排列之結晶質構造情況下，製造記憶元件時，會引起 以下之現象。 首先，將底層表面之原子瞬態（step)作為核心，將記憶用 薄膜4内之金屬硫族化物層4 a局部予以結晶化。 藉此，金屬硫族化物層4A之具有非晶質構造之區域與具 有結晶質構造之區域混合。金屬硫族化物層4A内之結晶性 構造不均一之分布，使記憶用薄膜4之粗糙增加，造成記憶 用薄膜4與上部電極6界面之電場分布不均一。 結果，金屬元素開始向稀土類氧化膜中擴散之切換電壓 不穩定。或是由於金屬硫族化物之作為離子導體之性質（如 益屬元素之移動率）上產生不均一之分布，於施加電壓時， 金屬元素向-稀土類氧化膜中擴散之進行程度上產生偏差。 結果，反覆記憶、刪除時之切換電壓產生偏差。 另外，试料34之底層之下部電極2之材料係使用具有體心 立方曰曰格之結晶構造之鎢化鈦，不過將具有其他結晶質構 造之材料用於下部電極2時，仍是相同之結果。 另外圖42所示之試料35之Ι-V特性中，著眼於自高電阻 狀L切換成低電阻狀態時所需之切換電壓時，可知與圖4! 所不之忒料34之I-V特性比較，可改善反覆進行記憶、刪除 95919.doc -61 - 1278099 時之切換電壓之偏差。 繼續，藉由TEM分析該試料35之記憶元件3〇之剖面構 造。使用之TEM之構造係具備電場放出型之電子槍，在觀 察抽樣上，可將電子線收縮至lnm〜5nm直徑程度之大小。 圖45A顯示試料35之記憶元件之剖面1]£“圖像，圖45B顯 示說明該TEM圖像構造之概略構造圖。記憶用薄膜4區分 成：底層之下部電極2側之以鋼_錡為主要成分之層4八，及 上部電極6側之以釓-氧為主要成分之層4 B。 而後，圖46C顯示在圖45A中之w點（下部電極2)，使電子 線收細成5 nm直徑而獲得之電子繞射圖形（毫微區域繞 射）。此外，圖46D顯示在圖45A中之z點（記憶用薄膜4之以 銅-錄為主要成分之層4A)，使電子線收縮成5 nm直徑而獲 得之電子繞射圖形（毫微區域繞射）。 從圖45A及圖45B可知，與試料34比較，可顯著改善記憶 用薄膜4與上部電極6界面之粗糙。底層之下部電極2及記憶 用薄膜4之構造可自各個電子繞射圖形來判斷。 圖46C所示之底層之下部電極2之電子繞射圖形，繞射圖 像之位置不明確，而獲得具有寬廣分布之光輪狀之圖案（以 下稱暈圈圖案)，可知底層之下部電極2具有非結晶質構造。 此外，即使圖46D所示之記憶用薄膜4之下部層（金屬硫族 化物層）4A之電子繞射圖形，仍獲得暈圈圖案，可知該層具 有非結晶質構造。 因此，如試料35之記憶元件3〇，底層之下部電極2具有非 晶質之構造情況下，製造記憶元件時，會引起以下之現象。 95919.doc -62- 1278099 首先，由於底層材料上並無成為結晶生長核心之處，因 此5己丨思用薄膜4内之金屬硫族化物層4 A不產生局部之纟士曰 化’而具有原本穩定構造之非晶質構造。 藉此，硫族化物層4A及上部之稀土類氧化層祁具有均一 而平坦之構造。 結果，由於記憶用薄膜4與上部電極6之界面平坦，因此， 記憶用薄膜4内之電場分布均一，金屬元素開始向稀土類氧 化膜中擴散之切換電壓具有穩定之值。或是由於金屬硫族 化物之作為離子導體之性質（如金屬元素之傳導率）上成為 均一之分布，於施加電壓時，金屬元素向稀土類氧化膜中 擴散之進行程度一樣。 結果，反覆記憶、刪除時之切換電壓均一。 另外，試料35之底層之下部電極2之材料係使用具有非晶 質構造之鶴化鈦，不過將具有其他非結晶質構造之材料用 於下部電極2時’仍可看出相同之結果。 亦即，使反覆記憶、刪除時之切換電壓均一之效果並非 取决於材料’而係僅取決於底層材料之結晶性構造者。 此外，如上述試料34所示，在結晶質構造之底層上製作 :金屬硫族化物層之結晶性構造不均―，產生金屬硫替化 运之粗u加’及金屬硫族化物層之作為離子導體之性 貝如金屬元素之移動率)之不均一，結果使切換 增加。 囚此，猎由採用顯著改善 不均一之非晶質構造之底層 硫族化物層之結晶性構造 ’在記憶用薄膜内含有金 95919.doc •63- 1278099 屬硫族化物層之全部之記憶元件中，如即使在不含稀土類 氧化層情況下，仍有助於減少切換電壓等元件特性之偏差。 再者，電腦等資訊機器中，再生用之記憶元件，係使用 具有在短期間可交貨之特徵之所謂ROM。此外，用於記錄 不須重寫之資訊時之僅可記錄一次之記憶元件，係使用所 謂PROM(可程式化ROM)。 熟知有各種PROM，不過典型之元件，熟知有反熔絲 (antifuse)ROM。該反熔絲ROM之構造係在電極間夾著包含 非晶質石夕（參照 Zhang，G 等，’’On-state reliability of amorphous Silicon antifusesff, Electron Devices Meeting, 1995., International 10-13 Dec. 1995·ρ10-13)，或氮化鋁及氮化矽等氮化物（參照W.T.Li等， ff A comparative study of the on-off switching behavior of metal-insulator-metal antifusesff? IEEE Electron Device Letters, vol. 21, 2000, p295) 5 ^ Mi 氧化矽等氧化物之膜，藉由在電阻值為高電阻之初期之絕 緣狀態施加電壓，而於炎在電極間之膜内產生絕緣破壞， 使電阻值向低電阻轉移來進行記錄者。 此種記憶元件為了電性分離記憶元件，係以與稱為所謂 存取電晶體之MOS型之電晶體連接之形態形成記憶胞。而 後，藉由配置數個該記憶胞之記憶胞陣列來構成記憶裝置。 上述反熔絲ROM之絕緣破壞電壓需要數V之電壓，且產 生不流入mA大小之電流時，因記錄後之低電阻狀態隨時間 變化，而恢復成記錄前之高電阻狀態之所謂斷開現象。因 而，為了進行穩定之記錄，需要mA大小之電流。 亦即，夾在電極間之包含非晶質矽、氮化鋁及氮化矽等 95919.doc -64- 1278099 氮化物、及氧化♦等氧化物之膜的膜厚厚達十數㈣〜數十 nm，因此容易產生開關現象’而無法穩4保持電阻值。 雖亦考慮減少此物之厚度，不過，如減少氧切膜之 厚度時，膜厚之偏差及漏電流增加，而無法獲得特性穩定 此外，则型之電晶體隨著半導體微細加工技術之進 展，電^體尺寸逐漸變小，因而流人電晶體之電流亦變小， 如閘極寬為0.1 μηι之M0S型之電晶體，僅可流入約Μ 之電流，而無法進行充分穩定之記錄。 此外，由於反溶絲r〇M係依絕緣破壞之原理來進行資訊 之記錄，該絕緣破壞係局部產生之現象，因而，即使記憶 元件之尺寸變小’仍無法期待記錄電流之大幅減少。〜 另外，選擇元件亦熟知有使用如非晶質♦之pn二極體之 構k而非MOS型之電晶體。由於此種構造不使用型 之電晶體，因此容易在同一基板上堆疊記憶胞陣列，而可 增加記憶容量。 但是’由於使用卯二極體’為了發揮二極體功能，記憶 元件尺寸需要形成耗盡層用之膜厚（約⑽)以上之厚 度’如將記憶元件尺寸形成5G nm以下時加工困難。 此外，由於讀取時， 極體之臨限值電壓（約〇 取時之耗電。 需要接通pn二極體，至少需要叩二 7 V)以上之電壓，因此不易抑制讀 如肖特基二極體及 用作選擇元件之二極體，除此之外 使用硫族化物半導體之二極體等。 95919.doc -65 - 1278099 但是’使用肖特基二極體時，與使用pn二極體時同樣地， 有膜厚之問題及電流電壓特性之溫度變化顯著之問題。此 外，使用硫族化物半導體時，非晶質硫族化物之結晶化溫 度約為200°C〜300°C，對於一般半導體製程，不易獲得充分 之耐熱性。 有鑑於上述之說明，將PR0M等之僅可記錄一次之記憶裝 置中’可充分、穩定地進行資訊記錄之構造之記憶元件之 實施形態顯示如下。 其次’將本發明其他實施形態之記憶元件之概略構造圖 (剖面圖）顯示於圖47。 本只她形悲係將本發明之記憶元件應用於僅可記錄一次 之記憶元件者。 該記憶元件40之構造，係在高電導率之基板卜如在摻雜 有P型之高濃度雜質之（P++之）矽基板i上形成下部電極2，在 該:部電極2上形成記憶用薄膜4，並以通過形成於該記憶 用薄膜4上之絕緣層5之開口，而連接於記憶用薄膜*之方式 成上部電極6。 亦即，該記憶元件40之構造並無圖丨之記憶元件1〇之離^ 源層3，而在下部電極2上直接形成記憶用薄膜4。 下部電極2可使用用於半導體製程之配線材料，如可使用 鶴化鈦、鈦、鶴、氮化鶴、銅、銘、顧、组及石夕化物等。 該下部電極2如使用鎢化鈦膜情況下，獏厚如 100 nm之範圍即可。
記憶用薄膜4使用包含自稀土類元素中之鑭、飾 95919.doc -66 - 1278099
釤、銪、釓、铽、鏑、钬、如 ^ A 網鈥餌、镱及釔選擇之；!種或數種稀 土類兀素之氧化物之膜（稀土類氧化物薄臈）。 由於該記憶用薄膜4通常係絕緣材料，因此如膜厚薄至 0’5nm〜、5.Gnm’藉由流人電流可使絕緣破壞。另外，膜厚 之上限為5.0 nm ’不過該膜厚之上限，即使考慮絕緣破壞 電壓（記錄電塵）之大小（如4 v〜6 J 1如4 V 6 V)專，推測只要為約lOrnn 以下即無問題。 此外，該記憶用薄膜4之氣之έ忐， ^ 心虱之組成，通常對稀土類元素（RE) 係形成RE2〇3之組成，不過，由於此時係非晶質膜，且只須 具有半導體區域之導電率以下之電性質即彳，因此不限定 於此種組成，如亦可為REOX(05<xg15)。 此外，該記憶用薄膜4中如亦可預先含有鍺、石夕、錄、硫、 硒、録、鈦、鎢、銅、銀、鋅、鐵、鈷、磷、氮、氫等稀 土類元素以外之元素。 包含上述材料之記憶用薄膜4，藉由施加電壓脈衝或電流 脈衝，而具有阻抗（電阻值）變化之特性。 、’、邑緣層5中如可使用經熱硬化處理之光阻、半導體裝置中 通常使用之Si〇4 Si3N4、其他材料如：Si〇N，Si〇F，Al2〇3,
TaA，Hf〇2, Zr〇2等無機材料、氟系有機材料及芳香族系有 機材料等。 上部電極6中與下部電極2同樣地使用一般之半導體配線 材料。 使圖47所示之本實施形態之記憶元件如如以下動作，可 進行資訊之記憶。 959l9.doc -67- 1278099 首先，在設於稀土類氧化物薄膜4之上下之下部電極2及 上部電極6之兩個電極上施加電壓。藉此，施加之電壓為耐 絕緣壓以上時，在稀土類氧化物薄膜4内產生絕緣破壞，藉 由在稀土類氧化物薄膜4内流入電流，稀土類氧化物薄膜4 之電阻值降低。稀土類氧化物薄膜4以外之各層與稀土類氧 化物薄膜4之記錄前之電阻值比較，原本電阻值即低，因 此，藉由降低稀土類氧化物薄膜4之電阻值，亦可降低記憶 元件40全體之電阻值。 而後，除去施加於下部電極2及上部電極6之電壓，而消 除施加於記憶元件40之電壓時，在電阻值降低狀態下保 持。藉此，可記錄資訊。此時，可以極少之電流進行記錄。 而後，如使電阻值高之狀態對應於「〇」之資訊，使電阻 值低之狀態對應於「1」之資訊時，可藉由施加電壓之資訊 記錄過程，而自「〇」變成「r」。 此時，如上所述，夾著稀土類氧化物薄膜4時，可以極少 之電流進行穩定之記錄，係因稀土類氧化物薄膜4之耐絕緣 壓極高，以0.5 nm〜5·0 nm之非常薄之膜厚，即可穩定地保 持充分高電阻狀態，此外，稀土類氧化物薄膜4之膜厚非常 薄，因絕緣破壞，電極材料擴散至稀土類氧化物薄膜4内部 時，即使藉由極微量之擴散，仍可充分地降低電阻值等。 除此之外，由於稀土類氧化物薄膜4之溶點為⑼。◦以 上，而熱性穩定，溫度負荷時，由於不易進行因氧原子之 擴散等造成絕緣破壞後之絕緣特性之修復（亦即，由於絕緣 破壞不易復原），因此如上述，可獲得在施加電壓之資訊記 95919.doc -68- 1278099 錄過程中，如僅自「〇」變成 次之構造。 1」之所謂僅可記錄資訊一 此時，圖47所示構造之記憶元件40,可如以下方式製造。 所首先’在電導率高之基板i，如在換雜有高濃度之^雜 質之矽基板上，如堆積鎢化鈦膜，作為下部電極2。. ’尺如开> 成Gd2〇3膜，作為稀土類氧化物薄膜4。 其次，覆蓋稀土類氧化物薄膜4而形成絕緣層5後，藉由 光钱刻除去絕緣層5之-部分，形成與稀土類氧化物薄心 之相接部。 繼續，如藉由磁控管濺射裝置，如形成鎢化鈦 上部電極6。 _ 而後’如藉由電㈣刻等，將鶴化鈦膜予以圖案化。除 電將餘刻之外，亦可使用離子銑削、RIE(反應性離子姓刻 等蝕刻方法進行圖案化。 如此，可製造圖47所示之記憶元件4〇。 上述實施形態之記憶元件4〇之構造，藉由在下部電極2 ”上π I極6之間夾著稀土類氧化物薄膜4，熱性穩定，藉 :流入極少之電流即可進行資訊之記錄，因此，可防止先 前之記錄後之電阻值恢復成記錄前之電阻值時之斷開現 象，而可保持記錄後之電阻值一定。 因此，與如在下部電極與上部電極之間夾著包含非晶質 石夕、氮化織氮切等氮化物，或氧化♦膜之氧化物之膜 而構成之先前記憶元件時比較，可穩定地進行資訊之記錄。 此外，由於係利用記憶元件40之電阻值之變化，特別是 95919.doc -69- 1278099 利用稀土類氧化物薄膜4之電阻值之變化，來進行資訊之記 憶，因此，即使將記憶元件4〇予以微細化時，資訊之記錄 及記錄資訊之儲存仍然容易。 此外，本實施形態之記憶元件4〇之下部電極2、稀土類氧 、 化物溥膜4及上部電極6均可以可錢射之材料構成。如只須· 使用包含適合各層材料之組成之標的進行濺射即可。此 外，在同一濺射裝置内，藉由更換標的，亦可連續成膜。 藉由將上述實施形態之記憶元件40配置成多數矩陣狀， 可構成記憶裝置。 · 對各記憶元件40設置連接於其下部電極2側之配線，與連 接於其上部電極6側之配線，如在此等配線之交叉點附近配 置各記憶元件40即可。 此外如在列方向之記憶胞上共用形成下部電極2，在行 方向之圮憶胞上共用形成連接於上部電極6之配線，藉由選 擇也力龟位而々,L入电流之下部電極2與連接於上部電極$之 配線’亚選擇須進行記錄之記憶胞，在該記憶胞之記憶元、· 件40中流入電流’亦可進行資訊之記錄，不過圖上並未顯 不 〇 上述貫施形悲之記憶元件40熱性穩定，以極少之電流即 可進行資訊之記錄，並可穩定地進行資訊之記錄，因此藉 由使用此種記憶元件40來構成記憶裝置，可獲得耗電少之 · 構造之記憶裝置。 其次，說明本發明之記憶元件另外實施形態。 上述實施形態之記憶元件4〇之構造如圖47所示，係在下 95919.doc -70- 1278099 4包極2與上部電極6之間僅夾著含有稀土類氧化物之記憶 用薄膜4(稀土類氧化物薄膜），不過本實施形態之記憶元件 1〇1之構造如圖48所示，在下部電極2與上部電極6之間，除 稀土類氧化物薄膜4之外，至少還夾著包含硫族化物元素 (錡、硒、硫）之薄膜7。圖48所示之構造，係在下部電極2 與記憶用薄膜4之間夾著含有硫族化物元素之薄膜7。 另外’其他構造與圖47所示之記憶元件4〇相同，因此在 對應之部分註記相同符號，並省略重複說明。 使本貝知形悲之兄憶元件1 〇 1如下動作，可進行資訊之記 錄。 本實施形態之記憶元件101，係以與含有硫族化物元素之 薄膜7相接之電極2侧為正，與稀土類氧化物薄膜4相接之電 極6側為負之方式施加電壓。 如此，藉由施加電壓，施加電壓為耐絕緣壓以上時，在 包含稀土類氧化物薄膜4與含有硫族化物元素之薄膜7之疊 層膜8内產生絕緣破壞，藉由電流流入該疊層膜8内，疊層 膜8之電阻值降低。疊層膜8以外之各層與疊層膜8之記錄前 之電阻值比較’原本電阻值即低，因此，藉由降低疊層膜8 之電阻值，亦可降低記憶元件101全體之電阻值。 而後，除去施加於下部電極2及上部電極6之電壓，而消 除施：於記憶元件101之電壓時，在電阻值降低狀態下保 持。藉此，可e錄I訊。此時，本實施形態之記憶元件ι〇ι 如後述之只驗2G所不，記錄後之電阻值並非歐姆性，而顯 示取Μ電壓之非_性’亦即可獲得所謂二極體特性。 95919.doc -71 - 1278099 而後，如使電阻值高之狀態對應於「〇」^訊，使電阻 值低之狀態對應於「L之資訊時，可藉由施加電壓之資訊 記錄過程，而自「〇」變成「1」。 如此’可以極少電流進行記錄，及可構成僅可記錄資訊 一次者，與上述實施形態之記憶元件4〇相同。 另外，製造圖48所示之本實施形態之記憶元件1〇1情況 下對於上述之製造圮憶元件40之步驟，係在形成稀土類 氧化物薄膜4之前，在下部電極2上形成含有硫族化物元素 之薄膜7而後，與$丨思元件4 0時同樣地，在薄膜7上依序 幵> 成稀土類氧化物薄膜4、絕緣層5及上部電極6等。 本實施形態亦可藉由將記憶元件1〇1配置成多數矩陣狀 而構成記憶裝置。圖49顯示此種構造之等價電路圖。 該記憶裝置11之構造係對各記憶元件101，在下部電極2 及上部電極6側分別連接配線（字元線w、位元線B)，並在此 等配線之交叉點附近配置有記憶元件101。 如構成連接於下部電極2之字元線w共用形成於列方向 之記憶胞12，連接於上部電極6之位元線B共用形成於行方 向之記憶胞12。而後，藉由選擇施加電位而流入電流之下 部電極2與配線（位元線或字元線），並選擇位於其交點之須 進行記錄之記憶胞12，在該記憶胞12之記憶元件1〇1中流入 電流，來進行資訊之記錄。 此日守’本實施形態之記憶元件101，如上述進行資訊之纪 錄時’藉由以與含有硫族化物元素之薄膜7相接之下部電極 2側為正’與稀土類氧化物薄膜4相接之上部電極6側為負之 95919.doc -72- 1278099 構成記憶胞12 方式把加電產，可獲得二極體特性，因此，即使各記憶胞 内不設置如M0S型之電晶體，仍可電性分離各記憶胞12。 因此’使用本實施形態之記憶元件⑻構成記憶裝置^ 時’如圖49所示’可以串聯記憶元件m與二極㈣之形能 本實施形態之記憶元件1G1之構造，藉由在下部電極2與 上部電極6之間夾著包含:含有稀土類氧化物之記憶用薄膜 4,及至少含有硫族化物之薄膜7之疊層膜8,與上述實施形 寺同樣地’熱性穩；t，可以極少之電流進行資訊之記錄。 β藉此，與在電極間夹著包含非晶f石夕、氮化銘及氮化石夕 寻II化物’或氧化♦等氧化物之膜之先前之記憶元件的構 造比較，可穩定地進行資訊之記錄。 此外，對於此種構造之記憶元件1〇1進行資訊之記錄時， 以與含有硫族化物元素之薄膜7相接之下部電極2側為正， 與稀土類氧化物薄膜4相接之上部電極6側為負之方式施加 弘壓時，如上所述，可獲得記錄後之電阻值顯示二極體特 性之構造的記憶元件。 因此，使用此種記憶元件101構成記憶胞12，使用數個該 記憶胞12構成圖49所示之記憶裝置丨丨情況下，藉由上述之 一極體特性，可電性分離各記憶胞12，因此可減少流入未 選擇之圮憶胞12之電流造成讀取時之雜訊之所謂串音。藉 此，不使用如MOS型之電晶體而可構成記憶胞。 如此’無MOS型之電晶體部分，可簡化各記憶胞12之構 造’因此與使用MOS型之電晶體時比較，可使記憶裝置小 95919.doc -73- 1278099 型化。此外’由於可構成交叉點型記憶胞陣列，因此除可 謀求記錄密度之提高外，可在基板1上堆疊數個記憶胞丨2， 而可在高度方向上提高記憶容量。 另外，施加與本實施形態不同極性之電壓時，亦即以與 含有硫族化物元素之薄膜7相接之下部電極2侧為負，與稀 土類氧化物薄膜4相接之上部電極6側為正之方式施加電壓 時，可以極少之電流進行資訊之記錄，不過記錄後之電阻 值並非二極體特性，而係顯示歐姆特性。 上述實施形態之記憶元件1 〇 1係在稀土類氧化物薄膜4與 下部電極2之間配置含有硫族化物元素之薄膜7，不過，亦 可在稀土類氧化物薄膜4與上部電極6之間配置含有硫族化 物元素之薄膜。 如此，本發明可在稀土類氧化物薄膜與上部電極或下部 %極之任何一方電極之間形成含有硫族化物元素之薄膜， 來構成記憶元件。 另外，組合先前實施形態之記憶元件30之構造（將記憶用 薄膜4底層之下部電極2作為非晶質材料之構造）與土述各 實施形態之記憶元件40，101之構造，亦可構成僅可記錄一 次之記憶元件。 (實施例） 其次’實際分別製作上述各種實施形態之記憶元件4〇, 1 〇 1，並調查其特性。 <實驗19> 首先’在電導率高之基板1，如在摻雜有高濃度之p型雜 95919.doc -74- 1278099 $之石夕基板上，藉由賤射，以2〇nm之膜厚堆積嫣化鈦膜， ^為下部電極2。其次，以35nm之膜厚形成非晶質釓氧化 膜（非晶負Gd氧化膜），作為記憶用薄膜4。 其次’覆蓋非晶質IL氧化膜，而形成光阻膜，而後，藉 由光㈣技術’進行曝光與顯像，在非晶質氧化膜4上之 光阻上形成開口 (通孔)。開口之大小為縱2 _，橫2 而後，在280 C之真空中進行退火處理，使光阻變質，形 成絕緣層5，作為對溫度及钮刻等穩定之熱硬化光阻。另 外，在絕緣層5上使用熱硬化光阻，係因在實驗上可簡便形 成’而於製造製品時，絕緣層5宜使甩其他材料（如石夕氧化 膜等）。 其次’上部電極6係以_ nm之膜厚形成鎢化鈦膜。而 後’藉由光蝕刻技術’使用電漿蝕刻裝置，將堆積於包含 熱硬化光阻之絕緣層5上之上部電極6圖案化成％ ^χ5〇 μηι大小。 如此製作圖48所示之記憶元件4〇，作為試料36之記情元 件。 &時’對試料36之記憶元件，與下部電極2導通，將低電 阻矽基板1之背面連接於接地電位（Gr〇und電位卜在上部電 極6上施加負電位。而後，使施加於上部電極6之負電位1自^ V減少，來測定電流之變化。 此時’以電流達到1 mA時限流器動作之方式設定，並以 其以上施加於上部電極6之負電位，亦即施加於記憶元件之 電麼不增加之方式設定。而後，自限流器動作之狀態，使 95919.doc -75- 1278099 施加於上部電極6之負電位變成〇 v ,來測定電流之變化。 繼續’此時相反的在上部電極6上施加正電位，並增加施加 於上部電極6之正電位，來測定電流之變化。該正電位側亦 同樣地以電流達到1 mA時限流器動作之方式設定。 圖50A顯示此時之試料36之特性之測定結果。 此外，以電流達到5 μΑ時限流器動作之方式設定，同樣 地改變施加於上部電極6之電壓，來測定電流之變化。 圖50Β顯示此時之試料特性之測定結果。 從圖50A及圖观可知，在臨限值電壓以上，電流急遽流 動來進行記錄。另外，記錄前（初期）之電阻值均為ιμω以 上。此外’記錄後之電阻值，顯示於圖5〇Α時約為ι〇〇 ω， 顯示於圖50Β時約為lk〇以上。特別是顯示於圖遞時，係 以5 μΑ之極少之電流進行資訊之記錄，而後穩定地保持低 電阻狀態。 另外，為言式料36之記憶元件時m錄所需之最小電 流為2 μ A 〇 <實驗20> 其次，如圖48所示，調查在稀土類氧化物薄膜4與下部電 極2或上邛私極6之間夾著含有硫族化物元素之薄膜7之記 憶元件101之特性。 在下部電極2上，以15 nm之膜厚形成GeTeGd膜（組成比 GeJesGd)，作為含有硫族化物元素之薄膜7 ,在其上以$ 之膜厚形成稀土類氧化物薄膜4之非晶質此氧化膜。
GeTeGd膜7係非晶質膜，電性上顯示導體與半導體中間 95919.doc -76- 1278099 之书阻率’不過，在該實驗中，藉由稀土類氧化物薄膜4 之形成步驟與稀土類氧化物薄膜4形成後之處理，而在 GeTeGd膜7之表面形成薄之氧化物薄膜，因此，在形成該 氧化物薄膜之表面顯示半導體之電阻率。 另外，其以外之各膜之材料、膜厚及大小等，與實㈣ 所示時相同，因此在對應之部分註記相同符號，並省略重 複說明。 製作此種構造之記憶元件作為試料37。測定該試料37之 記憶元件之ι·ν特性。該測定在電流達到〇 4mA時限流器動 狀部分與實驗19不同，而資訊記錄時之電壓施加方法等 與實驗19相同。圖51顯示該試料特性之測定結果。 記憶元件之初期電阻值為1ΜΏ以上，從圖51可知，對下 部電極2 ’以上部電極6成為負電位之方式施加電壓時，電 流係以記錄時之臨限值電壓丨魏叫急遽流動，電阻值降低。 而後，電壓恢復成ον時，記職之m如與顯示於 圖47之未夾著〇^丁6(}(1膜7構造之記憶元件4〇時比較，並非 歐姆特性，而顯示取決於電壓之非線形特性。亦即，其顯 示具有所謂二極體特性。 此外，對二極體特性之臨限值電壓丨Vthr丨以下，圖W中對 相當於約〇·8 V之電壓，電流急遽地減少。 、 此時，讀取如此進行記錄之記憶元件之資訊時，藉由在 記憶元件上施加Vthw與Vthr中間之電壓，可進行資飞之4 取。藉由在記憶元件上施加此種電I，於進行記錄情況^ 流入大電流，於未進行記錄時流入小電流，來進行資訊之 95919.doc -77- 1278099 讀取。 〈實驗21〉 其-人’如圖52所示，調查在稀土類氧化物薄膜績下部電 極2之間形成鋼膜作為離子源層3時之特性。亦即，' = 銅膜3來取代實驗2〇之含有硫族化物元素之薄臈7。’、 銅膜3以6 nm之膜厚形成。另外，該銅膜3以外之 薄膜心下部電極2及上部電極6之材料、膜厚等，與實㈣ 相同：因此在對應之部分註記相同符號’而省略重複說明。 而後，將此種構造之記憶元件作為試料38，測定該試料 取記憶元件之Η特性。該測定在電流達到〇imA時限流 窃動作之部分盎實驗〗Q又n 刀一只驗19不同，而貧訊記錄時之電壓施加方 法等與實驗19相同。圖53㈣該試料38^v特性之測定杜 ^ 0 、口 從圖53可知，銅膜3與稀土類氧化物薄獏4相接時，記錄 之臨限值電壓下降，記錄時所需之最小電流約為10μΑ。伸 是，記錄後之電阻值之穩定性，與實驗19之 膜 之構造之記憶元件40時相同。 胺3 此外，形成銅膜3時，無法獲得二極體特性。 使用上述各種實施形態顯示之本發明之記憶元件，藉由 ^己憶元件排列成多數’如行狀及矩陣狀，即可構成㈣ 衣置（Memory裝置）。 此時’各記憶元件依需要連接元件之選擇用刪電晶體 或二極體而構成記憶胞。 再者，依需要將記憶元件經由配線而連接於感測放大 95919.doc -78- 1278099 器、位址記錄器及記錄、刪除、讀取電路等。 本發明之記憶元件可適用於各種記憶裝置。即使是如僅 可寫入一次之所謂PROM(可程式化ROM)、電性可刪除之 EEPROM(電性可刪除ROM)或可快速記錄、刪除、再生之所 明RAM(隨機存取記憶體）等任何一種記憶形態，均可適用。 本發明並不限定於上述各種實施形態，在不脫離本發明 要旨範圍内，可取得其他各種構造。 【圖式簡單說明】 圖1係本發明一種實施形態之記憶元件之概略構造圖（剖 面圖）。 圖2係顯示試料丨之1-¥特性之測定結果圖。 圖3係顯示試料2iI-V特性之測定結果圖。 圖4係顯示試料3之特性之測定結果圖。 圖5係以透過電子顯微鏡觀察試料3之剖面之圖像。 圖6係顯示試料3之膜厚方向之組成梯度圖。 圖7係顯示試料3中銅濃度高時之膜厚方向之組成梯度 圖。 圖8係顯示試料特性之測定結果圖。 圖9係顯示試料5之1-¥特性之測定結果圖。 圖10係顯示試料6之特性之測定結果圖。 圖11係顯示試料7之特性之測定結果圖。 "係員不试料8之I-V特性之測定結果圖。 圖13係顯示試料9之1-V特性之測定結果圖。 θ系、.·、，頁不式料⑺之…特性之測定結果圖。 95919.doc 1278099 圖15係顯示試料11之Ι-V特性之測定結果圖。 圖16係顯示試料12之I-V特性之測定結果圖。 圖17係顯示試料13之Ι-V特性之測定結果圖。 圖18係顯示試料14之Ι-V特性之測定結果圖。 圖19係顯示試料15之Ι-V特性之測定結果圖。 圖20係顯示試料16之Ι-V特性之測定結果圖。 圖21係顯示試料17之Ι-V特性之測定結果圖。 圖22係顯示試料18之Ι-V特性之測定結果圖。 圖23係顯示試料19之Ι-V特性之測定結果圖。 圖24係顯示試料20之Ι-V特性之測定結果圖。 圖25係顯示試料21之Ι-V特性之測定結果圖。 圖26係顯示試料22之Ι-V特性之測定結果圖。 圖27係顯示試料23之Ι-V特性之測定結果圖。 圖28係顯示試料24之Ι-V特性之測定結果圖。 圖29係顯示試料25之Ι-V特性之測定結果圖。 圖30係顯示試料26之Ι-V特性之測定結果圖。 圖31係顯示試料27之Ι-V特性之測定結果圖。 · 圖32係顯示試料28之Ι-V特性之測定結果圖。 圖33係顯示試料29之Ι-V特性之測定結果圖。 圖34係離子源層與記憶用薄膜之堆疊順序顛倒之形態之 記憶元件之概略構造圖（剖面圖）。 圖35係顯示試料30之Ι-V特性之測定結果圖。 圖36係顯示試料31之Ι-V特性之測定結果圖。 圖37係顯示試料32之Ι-V特性之測定結果圖。 95919.doc -80- 1278099 圖38係顯示試料33之Ι-V特性之測定結果圖。 圖39係本發明其他實施形態之記憶元件之概略構造圖 (剖面圖）。 圖40Α、40Β、40C係顯示試料35之奥格電子分光（AES) 之組成分析之測定結果圖。 圖41係顯示試料34之Ι-V特性之測定結果圖。 圖42係顯示試料35之Ι-V特性之測定結果圖。 圖43 Α係試料34之記憶元件之剖面ΤΕΜ圖像。圖43Β係說 明圖43A之TEM圖像構造之概略構造圖。 圖44C係圖43A之X點之電子繞射圖形。圖44D係圖43A之 Y點電子繞射圖形。 圖45A係試料35之記憶元件之剖面TEM圖像，圖45B係說 明圖45A之TEM圖像構造之概略構造圖。 圖46C係圖45 A之W點之電子繞射圖形。圖46D係圖45 A之 Z點電子繞射圖形。 圖47係本發明另外實施形態之記憶元件之概略構造圖 (剖面圖）。 - 圖48係本發明另外實施形態之記憶元件之概略構造圖 (剖面圖）。 圖49係使用圖48所示之記憶元件構成記憶裝置時之等價 電路圖。 圖50A、B係顯示試料36之I-V特性之測定結果圖。 圖51係顯示試料37之Ι-V特性之測定結果圖。 圖52係試料38之記憶元件之概略構造圖（剖面圖）。 95919.doc -81 - 1278099 圖53係顯示試料38之Ι-V特性之測定結果圖。 【主要元件符號說明】 1 基板 2 下部電極 3 離子源層 4 5 6 7 8 10, 20, 30, 40, 101 11 12 13 記憶用薄膜（稀土類氧化物薄膜） 絕緣層 上部電極 含有硫族化物元素之薄膜 疊層膜 記憶元件 記憶裝置 記憶胞 二極體 95919.doc .82-

Claims (1)

1278099 、申請專利範園： 種记憶元件，其特徵為·· 成 ，手在弟t極與第二電極之間夾著記憶用薄膜而相 前述記憶用薄臈中至少含 二、+. 王夕3有稀土類元素， 月丨j述記憶用薄膜内或蛊 有自 〃、則述s己憶用薄膜相接之層中含 有：銅、銀、鋅選出之任何—種元素， 珂述記憶用薄膜内式Φ义丄 右白热 、戈，、則述記憶用薄膜相接之層中含 有自錄、硫及石西選出之任何_種元素。 2·如請求項1之記憶元件，盆 ,_ /、T精由在W述記憶用薄膜上施 加电壓脈衝或電流脈衝 脈衝則述記憶用薄膜之阻抗變化， 水進仃貧訊之記錄。 3. 項1之記憶元件，其中在前述記憶用薄膜中，前述 4如·^ 70素之合有組成比在膜厚方向具有組成梯度。 4·如睛求項1之記憶元件，1中形占襠-Μ 八Τ形成僅可記錄一次之構造。 5· 一種記憶裝置，其特徵為具有： 己U 70件，其係在第一電極與第二電極之間夹著記憶 用薄膜而構成’前述記憶用薄膜中至少含有稀土類元 素’前述記憶用薄膜内或與前述記憶用薄膜相接之層中 含有自銅、銀、鋅選出之任何-種元素，前述記憶用薄 版内或與前述記憶用薄膜相接之層中含有自鎊、硫及碰 選出之任何一種元素； 連接於前述第一電極側之配線；及 連接於别述第二電極層側之配線； 95919.doc 1278099 丽述記憶元件係配置多數個。 6·如請求項5之記憶裳置，盆 -次之構造。 ，、“逑記憶元件形成僅可記錄 7·—種記憶元件，其特徵為： 係在第一電極與第二電極屑 成， g之間央者記憶用薄膜而構 前述記憶用薄膜包含絕緣材料， :前述記憶用薄膜與前述第—電極 之間，形成導電性或半導電#一电極層 銀、鋅選出之在γ ,、，八係含有：自鋼、 h出之任何一種元素 何一種元素， &及硒選出之任 前述導電性或半導電性之薄… 8.如請求項7之記憶元辻 心素。 9如4 辞選出之任何-種元素及鎊。 物。 〃中則述、'，巴緣材料係稀土類氧化 .如δ月求項7之記憶元件， 11. 如嗜喪馆7… 述絕緣材料係氮化物。 -求項7之記憶元件，其中 12. -種記憶裝置，其特徵為具有：。己錄一次之構造。 記憶元件，其係在第一電極愈 雨 用薄膜而槿#，义 ^ —包極之間夾著記憶 寻版而構成’則返記憶用薄膜包含絕卜 s己憶用薄膜與前述第_電極或 則述 導電性或半導電性之薄膜，其係含^3層:間形成 出之杯h 你-主 ^自銅、銀、鋅選 何一種兀素’及自錄、硫及石西選出之任何一種元 95919.doc 1278099 素’前述導電性或半導電性之薄膜中含有稀土類元素； 連接於前述第一電極側之配線；及 連接於前述第二電極層側之配線； 前述記憶元件係配置多數個。 13. 14. 15. 16. 如請·求項12之記憶裝置，i中 u 、表置其中則述纪憶元件形成僅可記 錄一次之構造。 ϋ 一種記憶元件，其特徵為： 成 係在第一電極與第二電極層之間失著記憶用薄膜而構 前❹己憶㈣膜包含絕緣材料或半導體材料， 在雨述記憶用薄膜與前述第一電 之間，形成含有錄化銅之薄膜。 ’極層 一種記憶裝置，其特徵為具有： 記憶元件，其係在第一 用薄膜而电〇-電極之間夾著記憶 專膜而構成，W述記憶用薄膜包體 材料，在前述纪愔田1^ 4A牛V體 極層之門…f 述第一電極或前述第二電 間形成含有鎊化鋼之薄膜； 連接於前述第—電極側之配線；及- 連接於a述第：電極層側之轉； 前述記憶元件係配置多數個。 種纪憶元件，其特徵為： 係在第一電極與第二電 成， 包位層之間夾者圯憶用薄膜而構 在月』述5己用薄膜内或與前述記憶用薄膜相接之層中 95919.doc 1278099 含有自鋼、銀、鋅選出之任何―種元素， 八在前述記憶用薄膜内或與前述記憶用薄膜相接之層中 ，有自鎊、硫及硒選出之任何一種元素， 17. 18. 19. 20. 21. 22. 23. 前述記憶用薄膜之底層材料具有非晶質構造。 如請求項16之記憶元件，其中前述記憶料助進—步 至少含有自釔、鑭、鉉、彭、亂、铽、銷中選出之—種 以上之稀土類元素。 如請求項17之記憶元件，其中前述記憶用薄膜之前述稀 土類疋素之一部分形成氧化物薄膜。 如請求項17之記憶元件’其中前述記憶用薄膜中，前述 稀土類7G素與氧之組成比’前述稀土類元素與自銅、銀、 鋅遠出之7L素之組成比’及前述稀土類元素與自錄、硫 及砸選出之元素之組成比之至少任何一個，在膜厚方向 具有組成梯度。 如請求項16之記憶元件，其中藉由在前述記憶用薄膜上 施加電壓脈衝或電流脈衝，前述記憶用薄膜之阻抗變 化’來進行資訊之記錄。 如租求項20之記憶元件，其中藉由將施加於前述記憶用 溥膜之前述電壓脈衝或前述電流脈衝，在資訊記錄時與 資汛刪除時形成不同之極性，前述阻抗可逆地變化。 如請求項16之記憶元件，其中構成僅可記錄一次。 一種記憶裝置，其特徵為具有： 。己憶元件，其係在第一電極與第二電極之間夹著記憔 用薄膜而構成，在前述記憶用薄膜内或與前述記憶用薄 95919.doc 1278099 膜相接之層中含有自銅、銀、鋅以之任何 前述記憶用薄膜内或與前述記憶用薄膜相接之層中含有 自錄、硫及砸選出之任何—種元素，前述記憶用薄膜之 底層材料具有非晶質構造； 連接於前述第一電極側之配線；及 連接於前述第二電極層側之配線； 前述記憶元件係配置多數個。 24. 25. 如請求項23之記憶裝置，其中在前述記憶元件之前述記 憶用薄膜内進一步至少含有自釔、鑭、鈥、釤、釓、铽、 鋼中選出之一種以上之稀土類元素。 如請求項23之記憶裝置，其中前述記憶元件形成僅可記 錄一次之構造。 95919.doc
TW093136629A 2003-11-28 2004-11-26 Memory device and storage apparatus TWI278099B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003400319 2003-11-28
JP2003415412 2003-12-12
JP2004182775A JP4792714B2 (ja) 2003-11-28 2004-06-21 記憶素子及び記憶装置

Publications (2)

Publication Number Publication Date
TW200541055A TW200541055A (en) 2005-12-16
TWI278099B true TWI278099B (en) 2007-04-01

Family

ID=34468326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136629A TWI278099B (en) 2003-11-28 2004-11-26 Memory device and storage apparatus

Country Status (7)

Country Link
US (3) US7719082B2 (zh)
EP (2) EP2161750B1 (zh)
JP (1) JP4792714B2 (zh)
KR (1) KR101078541B1 (zh)
CN (1) CN1697195B (zh)
DE (1) DE602004026983D1 (zh)
TW (1) TWI278099B (zh)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
JP4529654B2 (ja) 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
US8653495B2 (en) * 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material
CN101228588B (zh) * 2005-05-19 2012-12-05 Nxp股份有限公司 用于控制pcm单元中“首先熔化”区的方法及其获得的器件
JP4475174B2 (ja) * 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
EP1753045B1 (en) * 2005-08-08 2008-04-16 Qimonda AG Method for fabricating an integrated device comprising a structure with a solid electrolyte
US7778069B2 (en) * 2005-10-17 2010-08-17 Renesas Technology Corp. Semiconductor device and its fabrication method
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
JP4742887B2 (ja) * 2006-01-27 2011-08-10 ソニー株式会社 記憶素子、記憶装置
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
JP4742971B2 (ja) * 2006-04-26 2011-08-10 ソニー株式会社 記憶素子及び記憶装置
JP5277524B2 (ja) * 2006-08-07 2013-08-28 日本電気株式会社 スイッチング素子
JP4760606B2 (ja) * 2006-08-08 2011-08-31 ソニー株式会社 記憶素子及び記憶装置
JP4872526B2 (ja) * 2006-08-16 2012-02-08 ソニー株式会社 記憶装置
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
JP2008135659A (ja) * 2006-11-29 2008-06-12 Sony Corp 記憶素子、記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP5103932B2 (ja) * 2007-02-16 2012-12-19 ソニー株式会社 記憶素子及び記憶装置
US20100038619A1 (en) * 2007-03-28 2010-02-18 Ayuka Tada Variable resistance element, manufacturing method thereof, and electronic device
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP5012312B2 (ja) 2007-08-15 2012-08-29 ソニー株式会社 記憶装置の駆動方法
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
US8586958B2 (en) * 2009-01-09 2013-11-19 Nec Corporation Switching element and manufacturing method thereof
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
JP4770930B2 (ja) 2009-01-21 2011-09-14 ソニー株式会社 クロスポイント型半導体メモリ装置及びその製造方法
JP4757360B2 (ja) * 2009-02-02 2011-08-24 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
JP2011054873A (ja) 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8878153B2 (en) * 2009-12-08 2014-11-04 Nec Corporation Variable resistance element having gradient of diffusion coefficient of ion conducting layer
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5630021B2 (ja) 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2012060024A (ja) 2010-09-10 2012-03-22 Sony Corp 記憶素子および記憶装置
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
JP2012084765A (ja) 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US8227785B2 (en) * 2010-11-11 2012-07-24 Micron Technology, Inc. Chalcogenide containing semiconductors with chalcogenide gradient
US9159418B1 (en) * 2010-11-24 2015-10-13 Lockheed Martin Corporation High density stacked CNT memory cube arrays with memory selectors
JP5728919B2 (ja) 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
US8830725B2 (en) 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US9048415B2 (en) 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9573809B2 (en) 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
US8853713B2 (en) 2012-05-07 2014-10-07 Micron Technology, Inc. Resistive memory having confined filament formation
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US8598560B1 (en) 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
JP2014038675A (ja) 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
CN105378959A (zh) * 2013-03-03 2016-03-02 Adesto技术公司 可编程的阻抗储存元件和相应的方法
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
WO2014146003A1 (en) 2013-03-15 2014-09-18 Adesto Technologies Corporation Nonvolatile memory with semimetal or semiconductors electrodes
US9076723B1 (en) * 2014-03-10 2015-07-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
TWI623086B (zh) * 2014-03-17 2018-05-01 愛德斯托科技有限公司 具半金屬或半導體導電路徑非揮發記憶體元件
JP6684224B2 (ja) 2014-04-02 2020-04-22 サイモン エドワード グランビル 希土類窒化物を含む磁性材料およびデバイス
JP6618481B2 (ja) 2014-04-02 2019-12-11 フランク ナタリ ドープト希土類窒化物材料および同材料を含むデバイス
JP6444066B2 (ja) * 2014-06-02 2018-12-26 キヤノン株式会社 光電変換装置および撮像システム
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
EP3046155B1 (en) * 2015-01-15 2019-11-20 IMEC vzw Conductive bridging memory device with cation supply electrode comprising cu-si-te
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI645400B (zh) 2016-09-13 2018-12-21 東芝記憶體股份有限公司 Semiconductor memory device
TWI688131B (zh) 2016-09-14 2020-03-11 日商東芝記憶體股份有限公司 半導體裝置
KR20180057763A (ko) * 2016-11-21 2018-05-31 포항공과대학교 산학협력단 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
JP6808668B2 (ja) 2018-03-13 2021-01-06 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
TWI771597B (zh) 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
US10879313B2 (en) 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US10991761B2 (en) 2019-05-13 2021-04-27 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US12324204B2 (en) 2020-09-25 2025-06-03 Intel Corporation Transistors including two-dimensional materials
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials
CN115224190B (zh) * 2022-06-17 2025-10-17 电子科技大学 一种基于单质碲薄膜的非易失性存储器及其制备方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1413431U (zh)
JPS4917184Y1 (zh) 1968-08-22 1974-05-02
US3611063A (en) * 1969-05-16 1971-10-05 Energy Conversion Devices Inc Amorphous electrode or electrode surface
US3656029A (en) * 1970-12-31 1972-04-11 Ibm BISTABLE RESISTOR OF EUROPIUM OXIDE, EUROPIUM SULFIDE, OR EUROPIUM SELENIUM DOPED WITH THREE d TRANSITION OR VA ELEMENT
DE2215878A1 (de) 1972-03-30 1973-12-06 Siemens Ag Magnetisch steuerbares festkoerperschaltelement
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
JPH0917184A (ja) 1995-06-29 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US6418049B1 (en) 1997-12-04 2002-07-09 Arizona Board Of Regents Programmable sub-surface aggregating metallization structure and method of making same
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
ATE361530T1 (de) * 1999-02-11 2007-05-15 Univ Arizona Programmierbare mikroelektronische struktur sowie verfahren zu ihrer herstellung und programmierung
JP4118500B2 (ja) * 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) * 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
WO2003032392A2 (en) * 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6894338B2 (en) * 2002-01-11 2005-05-17 International Business Machines Corporation Rare earth metal oxide memory element based on charge storage and method for manufacturing same
JP4427261B2 (ja) * 2002-03-05 2010-03-03 三菱化学メディア株式会社 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体
DE60309232T2 (de) * 2002-03-05 2007-09-06 Mitsubishi Kagaku Media Co. Ltd. Phasenwechselaufzeichnungsmaterial für ein Informationsaufzeichnungsmedium und ein Informationsaufzeichnungsmedium dieses verwendend
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
AU2003233406A1 (en) * 2002-03-15 2003-09-29 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
JP3802831B2 (ja) * 2002-03-28 2006-07-26 三星電子株式会社 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
JP4332881B2 (ja) * 2002-04-30 2009-09-16 独立行政法人科学技術振興機構 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
JP4438275B2 (ja) 2002-09-19 2010-03-24 シャープ株式会社 抵抗変化機能体の動作方法
US8073782B2 (en) * 2002-12-23 2011-12-06 United States Postal Service Advanced crypto round dater
TWI245288B (en) * 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子

Also Published As

Publication number Publication date
EP2161750A2 (en) 2010-03-10
JP4792714B2 (ja) 2011-10-12
US20100135060A1 (en) 2010-06-03
CN1697195A (zh) 2005-11-16
US7719082B2 (en) 2010-05-18
TW200541055A (en) 2005-12-16
EP1536474A2 (en) 2005-06-01
US8884397B2 (en) 2014-11-11
US20110073825A1 (en) 2011-03-31
DE602004026983D1 (de) 2010-06-17
CN1697195B (zh) 2010-08-18
US8981325B2 (en) 2015-03-17
EP1536474A3 (en) 2007-06-27
US20050226036A1 (en) 2005-10-13
EP1536474B1 (en) 2010-05-05
EP2161750B1 (en) 2014-09-10
JP2005197634A (ja) 2005-07-21
EP2161750A3 (en) 2010-08-18
KR101078541B1 (ko) 2011-11-01
KR20050052394A (ko) 2005-06-02

Similar Documents

Publication Publication Date Title
TWI278099B (en) Memory device and storage apparatus
TWI330880B (en) Programmable resistive ram and manufacturing method
TWI376800B (en) A heating center pcram structure and methods for making the same
TWI255035B (en) Nonvolatile semiconductor memory device
TWI311797B (en) Self-align planerized bottom electrode phase change memory and manufacturing method
US9818939B2 (en) Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
TW200834911A (en) Memory element with reduced-current phase change element
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP4815804B2 (ja) 記憶素子及び記憶装置
TWI245288B (en) Semiconductor memory element and semiconductor memory device using the same
US20060126423A1 (en) Memory element and memory device
TW200921908A (en) Programmable resistive memory with diode structure
US20130306931A1 (en) Sidewall Thin Film Electrode with Self-Aligned Top Electrode and Programmable Resistance Memory
TW200828637A (en) Method for making a self-converged memory material element for memory cell
TW201001679A (en) Phase change memory cell having top and bottom sidewall contacts
TW200834912A (en) Memory cell device with coplanar electrode surface and method
TW201027714A (en) Polysilicon plug bipolar transistor for phase change memory
JP5724651B2 (ja) 記憶素子および記憶装置
CN101359677B (zh) 相变化存储桥
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
CN100593858C (zh) 具有二极管隔离元件的相变化存储单元
US7897954B2 (en) Dielectric-sandwiched pillar memory device
JP5434967B2 (ja) 記憶素子及び記憶装置
TW200840021A (en) Phase change memory devices and fabrication methods thereof
TW200832679A (en) Multilevel-cell memory structures employing multi-memory layers with tungsten oxides and manufacturing method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees