[go: up one dir, main page]

TWI277131B - Semiconductor device and method for forming the same - Google Patents

Semiconductor device and method for forming the same Download PDF

Info

Publication number
TWI277131B
TWI277131B TW094122346A TW94122346A TWI277131B TW I277131 B TWI277131 B TW I277131B TW 094122346 A TW094122346 A TW 094122346A TW 94122346 A TW94122346 A TW 94122346A TW I277131 B TWI277131 B TW I277131B
Authority
TW
Taiwan
Prior art keywords
layer
forming
semiconductor device
stress
metal
Prior art date
Application number
TW094122346A
Other languages
English (en)
Other versions
TW200603251A (en
Inventor
Pi-Tsung Chen
Keng-Chu Lin
Hui-Lin Chang
Lih-Ping Li
Tien-I Bao
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200603251A publication Critical patent/TW200603251A/zh
Application granted granted Critical
Publication of TWI277131B publication Critical patent/TWI277131B/zh

Links

Classifications

    • H10W20/47
    • H10W20/071
    • H10W20/074
    • H10W20/075
    • H10W20/077
    • H10W20/081
    • H10W20/096
    • H10W74/121
    • H10W74/147

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1277131 【發明内容】 仏於此’本發明之目的在於提供一種防脫層之半導體装置及直形成 方法,其包括改善材料層之_附著強度、降低晶片中及晶片雜 的機械應力及不匹配的熱應力、以及克服習知技術中其他存在的缺點。 勺括根目的’本發明提供一種防脫層之半導體裝置之形成方法, 二夂⑥―卞導體晶81 ’其包括-具有補錄終止層之金屬化層。在 電ί 至少—附著促進層。在附著促進層上形成一金屬層間介 扩例為月之上述目的、特徵和優點能更明顯易懂,下文特舉較佳實 把例,亚配合所附圖式,作詳細說明如下: 只 【實施方式】 以她_作_心本發日輸之綱終止層 全屬屏(動)縣赫衫祕含有麵料線結構之 = 雖然本實施例以銅鐵歲製程作為說明,然而其他 '請參照trr ^、ΐ__於上述金屬鑲«程。 石夕材二例如㈣二一金屬層間介電層12 ’其包括一多孔氧化 之有機侧(⑽)或是辦=輔力^相沉積㈣刪形成 卿,如麵_⑼G)。形成之概無機氧化 知製程形成於第-金屬層間介電層12^。’ ’例如-内連線,係藉由習 接著,如第1A圖所示,在第—金屬層間 層(ESL) 16,其較佳為氮化石夕(siN) 曰· 12上沉積一侧終止 (SiCO或Si〇C) K (SlC)、摻雜氧之碳化矽 侧終止i 16MSi⑼轉如pe⑽形成之。 至 700 埃(A)_。 W目,购f靖電層 0503^313021^ Ϊ277131 度梯度),其朝向附著促進層1δ/金屬層間介電層2〇界 ,終止層16之材質為碳一),附咖 白、破^ (Sl0C或Si0CH),其具有一氧濃度梯 隹 層V金屬層間介電層20界面方向漸增。 如附者促進 言,附著促進層18中的氧濃度可自低於跡。的原子濃度的 曰π N於33〇/〇的原子濃度的上部,或是具有單_的中氧原子濃声苴 湖在龜33%之_著_ 18亦可_的二構成原 :=不_氧原子濃度,例如具有二或多層逐步朝附著促進層 層㈣電層2〇界面方向漸增的氧原子濃度(階梯式濃度梯度)。上述= 附者促進層(山傳遞層)的方法同樣可應用於由氮化石夕^叫、氮氧化石夕 、碟化石夕、摻雜氮的石炭化石夕、或摻雜氧的碳化石夕所構成的钱刻欲 ^上方軸-傳遞層。另外,若侧終止層ΐό為職、咖或是 N,附者促進層ι8具有_相_刚子濃度,其包括—朝向附著促 U 18/金屬賴介電層Μ界面方向漸增的氧濃度。 、”生附著促進層18之沉積對於侧終止層Μ及/或金屬層間介電層2〇之 %可為原位(m-咖)沉積或是非原位(ex_situ)沉積。舉例而 2麟㈣採用原位的PECVD形成於由pECVD戶斤形成之綱終止層 或疋金屬層間介電層20採用原位的pEcv〇形 附著促進層18。 听办成之 舉例而言,形成Si⑺㈣程條件包括-有機魏前驅物,例如f某石夕 =祕碳吻),以及—惰性載氣或稀釋氣體,例如氦氣㈤或是 栽^ ^為喊。電將操作條件如下:甲基魏氣體、氦氣及二 乳化碳等_物電裝源之流量分別為1〇〇至·咖、至及 400 至 800 seem。電漿n厭士士,γ。 乍2力在1至8 torr的範圍。沉積溫度在孙此到 C的範圍。射頻(RF)功率在至5〇〇输的範圍。 在其他實施例中,附著促進層18之形成係藉由對侧終止層16表面
0503-A31302TWF 8 1277131 免里例如對細終止層i6表面進行濕氧化化學處理或氧電漿處理。 :例而言’在m處理製程中,係供應—或多個含氧電漿源氣體,例如_、 2、CO及c〇2 ’以形成一電槳’其使則終止層】6表面粗化並在直上形 。此魏處理包括由—或多個氦氣、氬氣及氮氣所構成之第一 月电水处理’以將蝕刻終止層表面微粗化(疏赃 2氧電漿處翻在侧終止層表面形成—薄氧化層。魏化化學處3=包由 括任何習知之氧硫學溶液,較佳為未受污染之溶液,· H2〇2或是臭氧 (〇3)飽和去離子水。 請I照第1C圖’在形成金屬層間介電層之後,形成—内連線結構r, 結構,其藉由絲成—介層開口以及之後在其上形成溝槽開 之傳統衣_从之。阻障層(未响,例如TaN,係順應性地形成 ^ Ο^Φ 〇 (electrochemical deposition, ECD) 2填該開口,之後再藉由CMp去除金屬層間介電層上方多餘的銅。此結 '、可應用於半導體晶圓之金屬化層,其上方可製作如第2圖所示之 頂層金屬層間介電層3〇。 /附著促進層可央②於金屬層介電層/侧終止層界面,舉例而言,可 在形=爾_祕止層之前,係於金顧介電層上軸附著促進層。 ,請參照第2圖’其緣示出多層半導體裝置之頂部,該裝置具有純曰化層 似、通及沉形成於_了頁層金屬層間介電層%上方,且具有 34 ’例如銅接合墊,形成_層金屬層間介電層%内,以構成—頂層:屬 化層^合墊係'藉由内連線結構,例如介層窗35A、35b及现而電性 連接於下方的多層導線。触層似、逃及现包括至少_可調應^之 材料層及/或一可調應力之傳遞層。 舉例而言’―中級應力的可調應力之傳遞層32A,其應力大小介於仗 ,下方且具有累增應力的金屬化層(包括頂層金屬化層)與可調應力之材 料層32B之間。舉例而言,可調應力之材料層32β為藉由傳統pE⑽々製
0503-A31302TWF 9 1277131 程所形成之氮切而形成_壓_力層,其_應力大何藉由該層之戶 f而調整至㈣之應力大小。較佳由混合頻率pecvd製程來形成該氮化石夕 而”中氮化石夕層之應力類型可基於沉積條件與鈍化層32b厚度兩者而 被调整至具有所需的伸張或壓縮應力。 應力傳遞層32A可為一氮氧化石夕層,其具有一選定的中級應力,或是 具有朝向可調應力之材料層32B方向漸增的應力梯度。舉例而言,應力傳 遞層3M具有朝向可調應力之材料層逃方向漸增的氮濃度梯度以及漸減 的氧濃度梯度’以在金屬層間介電層3〇與可調應力之材料層32β之間 一中級應力層。在形成傳縣S2A之後,接著形成可調應力之氮化石夕層 .,其具有壓縮或伸張應力,以抵鎖餘留於下方金屬化層之累增應力 力傳遞層32A可為摻雜氧的碳切(默或si〇cH)、摻雜氮或氧的碳^ 石夕⑽c或Sl0CN)及摻雜氧的氮化石夕(si〇N),而可調應力層迦可 由相同材料構成之且包括未摻雜的碳切⑽)及氮切⑽)。 在所使用的混合頻率PECVD製程中,較佳為使用雙射頻(則功率 源’其頻率在50KHZ至13.56麻的範圍。舉例而言,混合頻率法包括在 ^mTorr至DTorr的壓力以及⑽至3〇〇〇 _的奸功率下提供一傳統的 前驅物。-姆伸張或_的PECVD膜,例如沉、歐、聊⑶、伽 或&ON ’可精由控市;|沉積頻率及^/或招對的前驅物總量來形成之。例如, 形成具有lGPa伸張或壓縮應力之膜層。 形成的可調應力之纯化層32B是否具有伸I视縮應力係取決於下方 金屬化層麵應力_,喊應力_麻胁不_素,齡金屬化層 的層數以及下方金屬層間介電層與包含傳遞層的侧終止層材質之選用。 可調應力之純化層32B最好與下方金屬化層整體的應力類型相反。舉例而 言,若下方金屬化層的整體應力為壓縮類型,可調應力之躲層細較佳 為伸張應力_且錢力別、至何部純料在於τ转屬化層中糾 的塵縮應力。傳遞層似可具有伸張或壓縮應力,其應力值介於下方全屬
0503-A31302TWF 10 1277131 ^〜尔乓應力與可調應力之純化層32B之應力大小的中間。 声可Γ成多於兩層鈍化層32B及沉的鈍化層’且可調應力純化 二^、中間層或71層。在本實施例中,係繪示出兩層1%化層,一 :Ί周應力之氮切或碳切層32B,另一為頂層鈍化層32C,其可為 枋:,如聚酿亞胺(PGlyimide)。之後,在接合墊34上方形成開口%, 亚接者將-晶®切割成個別的半導體晶心之後,進行電子 以封膠材料包圍晶片。 接下來,請參照第 圖
其繪示出具有封膠40之晶片42,該晶片42 ,括了上述較佳實施例之附著促進層以及可調應力之舰層。為了在製造 曰曰片的過u㈣附著促進層以及可調應力之献層而獲得最大的效益, 用方、曰曰片封裝的封膠材料具有至少兩封膠材料層44a及補鄰近設置於曰 片42表面。内層封膠層似係鄰近於晶片&表面,且其熱膨股係= (C〇effiCient〇fthe^l expansi〇n,CTE)低於外層封膠層權, 内層封膠層楊由傳鱗_旨所誠,例如祕魏傾 職0以及填充材料。内層封膠層之填充材料包括高鱗性材料,例如含 有長形、圓形或三角形纖_高熱導性材料,即摻雜的玻璃或碳化石夕,對 於外層補而言,可相對降低其CTE。另外,内層封膠層權可由高於外 層44B之孔隙體積(v〇Wp〇r〇sity)(即獨立或連通孔洞的體積對於任意 材料體積之體積比)之材料所構成。 多層積體電路脫層醜可藉由結合不_方式獲得最佳的解決之道, 例如错由形成本發明實施力之附著促進層以改善附著性,以及;肖除層與層 之間大量的應力傳遞,如提供應力傳遞層及/翻整鈍化層之應力,以降 低多層積體電路整體應力。最後加人—傳遞封膠層,以將不匹配_ 雜應力最小㈣衫層顏電路製造愤善_促進之效㈣及強化降 低應力的手段。而熟習此記狀人是可輕易了解上述在侧終止層與金屬 層間介電層之鄉成附著促進層之狀_促料實施例、用以降低應力 0503-A31302TWF 11 Ϊ277131 貫施例中相關的鈍化層以及CTE傳遞 用於麟積體電路脫層現象。 办層寻減于扠可各自或是共同應 来成方4圖’其繪不如艮據本發明實施例之多層積體電路 开=方法_。進行步驟·,提供—半導_,其具有—了_刻级 止層。進仃步驟4〇3,依據上述實施例一 _ ^ 、 名盆卜古射一入P 〜丨仃者促進居進仃步驟405, /、 /至屬層間介電層。進行步驛407,形成金屬内連線 |
琢409 ’依據上述實施例在一頂層全屬作g l七 丨丁 Y 帰貝層孟屬化層上方形成一可調應力之鍊化芦, 。括-非必須的應力傳遞層。進行步驟411,軸―晶片。進行 曰, 猎由至少兩層輯膠材料對該晶片進行封I,其包括—cte低^, 層之内層CTE傳遞封膠層。 _、 “封膠 雖然本翻已以較佳實施·露如上,然其並翻職定本 何熟習此項雌者,在减縣M之精神和範#可作更動與抵任 因此本發明之保護範圍當視後附之巾請專纖圍所界定者為準。、“飾’
0503-A31302TWF 12 1277131 【圖式間單說明】 階段剖面示意圖%切出根據本發明實施例之多層積體電路部分的製造 • 第2圖係繪示出扭掩丄 面示意圖。^據本發明實施例之多層積體電路部分的製造階段剖 弟3圖係修+山 第^一、出拫據本發明實施例之晶片封裝階段之剖面示意圖。 '病不出根據本發明實施例之多層積體電路形成方法流程圖。 【主要元件符號說明】 12〜第一金屬層間介電層 16〜刻終止層; 20〜第—金屬層間介畲 w /日 〇頂層金屬層間介電層 〜接合墊; 36〜開α ; 42〜晶片; 14〜導電結構; 18〜附著促進層; 22〜内連線結構; 32Α、32Β、32C〜純化層; 35Α、35Β、35C〜介層窗; 40〜封膠; 44Α、44Β〜封膠材料層。 0) 〇3-A313 〇2了卿 13

Claims (1)

1277131 十、申請專利範圍: 1. 一種半導體裴置之形成方法,包括·· 提供一半導體晶圓,其包括一具有頂層蝕刻終止層之金屬化層; 在該蝕刻終止層上形成至少一附著促進層;以及 在該附著促進層上形成一金屬層間介電層。 2. 如申請專利範圍第1項所述之半導體裝置之形成方法,其中該附著促 進層包括一置換原子,其為該金屬層間介電層及該蝕刻終止層所共有。
3·如申請專利範圍第2項所述之半導體裝置之形成方法,其中該置換原 子之濃度梯度係依朝該金屬層間介電層之方向而增加。 4·如轉翻範圍f 2賴述之半導體裝置之職方法,其找附著促 進層為多層結構’且每-層中的該置換原子之濃度係依序朝該金屬層間介 電層之方向而增加。 /如申請專利範,2項所述之半導體裝置之形成方法,其中該置換原 子係擇自矽、氮及氧之一種。 6·如申請專利範圍第丨項所述之轉體裝置之形成方法,其中該附著促 進層除了包括-漸增晚原孩度之外,還包括_侧終止層相同之置 、7:如巾請專利範圍第!項所述之半導體裝置之形成方法,其中 進層係擇自氮氧化秒、摻雜氧之碳化碎、及摻雜氮之碳切之—種。4 8·如申請專利範圍第丨項所述之半導體裝置之 止層係擇自氮化^氮氧切、娜^、摻雜氧之中該侧終 化石夕之-種。 a%切、及摻雜氮之石炭 9.如申请專利範圍第1項所述之半導體裝置之形成方 止層及該附著促進層係藉由原位電漿輔助化學氣相沉積而步卢、中ϋ亥蝕刻以 10·如申請專利範圍第1項所述之半導體襞置之形 =乂之。 著促進層及該金屬層間介電層係藉由原位電漿編/其中該該附 ▲積而形成 刀化學氣相沉: 0503-A31302TWF 14 Ϊ277131 之。 ιι·如申請專利範圍第 層介電層包括氧化矽。 項所逑之铸體裝置之形成方法 其中該金屬
12. 如申請專利細第丨項所述 m 層間介電層係擇自摻雜碳之氧 、"衣政軸方法,其中該金屬 平H物及有機石夕玻璃「 13. 如申請專利範圍第i項 士、 —矛一。 促進層解㈣抑驗置之形成方法,其中該附著 促猎由對祕刻終止層實施氧化電_程而。 寸者 14. 如申請專利辆f丨項 促進層係勤對祕_止p祕jv邮置之形鼓法,其中該附著 m由…/ 學桃電漿製程而形成之。 •如申,專利範圍第1項所述之丰邕蝴壯班 ,ο % ^ ^ , 丁、。版衣且之形成方法,其中該附著 促進層匕括一中介金屬層間介電芦,i 抑、杜@ 入 B ,、形成衣该蝕刻終止層上,且該附著 k進層之η電常數高於該金屬層間介電層。 16. 如申請專利範圍第丨項所述之半導體裝置之形成方法,更包括: 在邊金屬層間介電層上方形成一具有接合塾之頂層金屬化層;以及 在該頂層金屬化層上形成一可調應力之鈍化層。 17. 如申請專利範圍第16項所述之半導體裝置之形成方法,其中該可調 應力之鍊化層具有-伸張或壓縮應力,以抵消下方該等金屬化層中的應力。 18. 如申請專利範圍第16項所述之轉體裝置之形成方法,更包括在該 頂層孟屬化層與該可έ周應力之鈍化層之間形成_應力傳遞層,且其應力大 小介於該頂'層金屬化層與該可調應力之鈍化層之間。 说如申請專利範圍第!8項所述之半導體裝置之形成方法,其中該可調 應力之鈍化層與該應力傳遞層係擇自氮化矽、氮氧化矽、碳化矽、掺雜氧 之碳化矽、及摻雜氮之碳化矽之一種。 20.如申請專利範圍第1項所述之半導體裝置之形成方法,更包括: 切割該晶圓以形成複數晶片; 在鄰近每一該等晶片處形成一第一封膠材料層,其具有一第一熱膨脹 0503-A31302TWF 15 1277131 係數;以及 在該第-封膠材料層上形成-第二封膠材料層,其具有大於該第一熱 膨脹係數之一第二熱膨脹係數。 21. 如申請專利範圍第2〇項所述之半導體裝置之形成方法,其中該第一 封膠材料層包括㈣,錢導性高_第二封騎料層之填充材料。 22. 如申請專利範圍第20項所述之半導體裝置之形成方法,其中該第一 封膠村料射所佔·體積躺於該第二封雜梅巾郝的孔隙體積。 23. —種半導體裝置之形成方法,包括: 、
提供一半導體晶圓,其包括一具有頂層蝕刻終止層之金屬化層; 在該蝕刻終止層上形成至少一附著促進層; 在5亥附著促進層上形成一金屬層間介電層; 在該金屬層間介電層上方形成_具有接合墊之顧金屬化層; 在該頂層金屬化層上形成一可調應力之鈍化層,· 切割該晶圓以形成複數晶片; 其具有一第一熱膨脹 其具有大於該第一熱 在鄰近每一該等晶片處形成一第一封膠材料層 係數;以及 在該第-封膠材料層上形成一第二封膠材料層 膨脹係數之一第二熱膨脹係數。 24·—種半導體裝置,包括·· 一蝕刻終止層與一金屬層間介 一晶片,包括一附著促進層,其夾設於 電層之間。 “5·如申明專利範圍弟24項戶斤述之半導^ # 一 ^ 、又千V肢叙置,其中該附著促進層包括 -置換原子,其為該金屬相介電層及該糊終正層所共有。 26·如申明專—]乾圍第25項所述之半導體裝置 梯度係依_金屬層間介電層之方向而增加。 子之/辰度 27·如申請專利範圍第25工音你:、十、+止…、, 一、处之丰導體裝置,其中該附著促進層為多 0503-A31302TWF 16 1277131 層結才蓋 >> 向而°増加且母—層中的該置換原子之濃度係依序朝該金屬相介電層之方 ~8.如申清寻利範圍第乃項之 i 矽、氮及氧之-種。 Y m亥i換原子係擇自 包括ΪΓ巾請翻範圍第24項所述之半導魏置,其中_著促進層除了 心的減子濃度之外’還包括與該侧終止層相同之置換原y 自氮範幽項所述之半導體裝置,其中該鳴進層係擇 >本隹氧之叙化矽、及推雜氮之碳化矽之一稀。 自氮3_=職24項所述之半導體裝置,其中祕刻終止層係擇 種。似切、、摻純之碳切、及摻賊之碳化石夕之— 括氧物贿24項所述之半導繼,其中竭層介電層包 係擇=3=圍第24項所述之半導體裝置,其中該金屬層間介電層 目谷之虱化物及有機矽玻璃之一種。 -中㈣24項職之铸體健,射該附敎進層包括 介電層,其形成於該勤j終止層上,且g 電常數高於該金麟電層。. 祕進層之介 ^如申請專利細第24項所述之半導體裝置,更包括·· -具有接合墊之頂層金屬化層,形成於該金屬層間介電層上方; —可调應力之統層,形成於該頂層金屬化層上。 =·如fw纖_35俩敎轉财置,射該 層具有—伸張或_應力,以抵消下方該等金屬化層中_力。 37.如申請專利範圍第35項所述之半導體裝置,更包括—應 形成於該頂層金屬化層與該可調應力之鈍化層之間,且.^曰 頂層金屬化層與該可調應力之鈍化層之間。 ,、α大小w於遠 0503-A31302TWF 17 1277131 專利娜35項所述之半_置,其中該可調應力之_ 層與該應力傳遞層贿自氮切、氮氧切、碳化石夕及 一種 摻雜 氧之碳化秒之 39.如申請專利範圍第24項所述之半導體裝置,更包括: If Γ鱗材觸,鄰近轉w且具有—第—_彡脹係數;以及 執 臉肝層,位於該第—封膠材料層上,其具有大於該第- 恥脹係數之一弟二熱膨脹係數。 2申4專纖圍第39項所述之铸體裝置,其中該第—封膠材料層 填充#料,其熱導性高於該第二封膠材繼之填充材料。 曰 41.如申請翻第39顿述之铸體《,其中該第-封膠材料層 中所佔孔隙版積係焉於該第二封膠㈣層中所佔的孔隙體積。 42·—種半導體裝置,包括: 曰曰片包括附者促進層,其夾設於一蝕刻終止層與一金屬層間介 電層之間; 具令接合塾之頂層金屬化層,形成於該金屬層間介電層上方; :凋應力之鈍化層,形成於該頂層金屬化層上; 封膠材料層,鄰近該等晶片且具有-第-熱膨脹係數;以及 冰^膠材氣層’仅於該第一封膠枋料層上,其具有大於該第一熱 膨脹係數之一第二熱膨脹係數。 0503-A31302TWF 18
TW094122346A 2004-07-03 2005-07-01 Semiconductor device and method for forming the same TWI277131B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/884,719 US7456093B2 (en) 2004-07-03 2004-07-03 Method for improving a semiconductor device delamination resistance

Publications (2)

Publication Number Publication Date
TW200603251A TW200603251A (en) 2006-01-16
TWI277131B true TWI277131B (en) 2007-03-21

Family

ID=35514560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122346A TWI277131B (en) 2004-07-03 2005-07-01 Semiconductor device and method for forming the same

Country Status (2)

Country Link
US (1) US7456093B2 (zh)
TW (1) TWI277131B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2006216809A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20060264042A1 (en) * 2005-05-20 2006-11-23 Texas Instruments, Incorporated Interconnect structure including a silicon oxycarbonitride layer
US7972521B2 (en) * 2007-03-12 2011-07-05 Semiconductor Components Industries Llc Method of making reliable wafer level chip scale package semiconductor devices
US7615482B2 (en) * 2007-03-23 2009-11-10 International Business Machines Corporation Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength
US20100260992A1 (en) * 2007-04-11 2010-10-14 Wei-Chih Chen Multi cap layer
US20090283310A1 (en) * 2007-04-11 2009-11-19 Wei-Chih Chen Multi cap layer and manufacturing method thereof
US8197913B2 (en) * 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9086553B2 (en) 2011-06-27 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical communications device having electrical bond pads that are protected by a protective coating, and a method for applying the protective coating
CN102610556A (zh) * 2012-01-18 2012-07-25 上海华力微电子有限公司 减小双层前金属介电质层开裂现象的方法
US9559651B2 (en) 2013-03-29 2017-01-31 Apple Inc. Metadata for loudness and dynamic range control
CN104124199B (zh) * 2013-04-27 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9343357B2 (en) * 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
KR102351411B1 (ko) * 2014-09-26 2022-01-17 인텔 코포레이션 포토리소그래피 포이즈닝을 감소시키기 위한 산화 플라즈마 후처리를 위한 기술 및 연관된 구조체들
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US10491943B1 (en) 2018-06-22 2019-11-26 Rovi Guides, Inc. Systems and methods for automatically generating scoring scenarios with video of event
CN112567495B (zh) * 2018-06-29 2023-04-11 长江存储科技有限责任公司 半导体结构及其形成方法
CN115265608A (zh) * 2021-04-30 2022-11-01 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570337A (en) * 1982-04-19 1986-02-18 Olin Corporation Method of assembling a chip carrier
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6417112B1 (en) * 1998-07-06 2002-07-09 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
US6294836B1 (en) * 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization

Also Published As

Publication number Publication date
TW200603251A (en) 2006-01-16
US20060003572A1 (en) 2006-01-05
US7456093B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
TWI277131B (en) Semiconductor device and method for forming the same
TWI307519B (en) Copper demascene integration scheme for improved barrier layers
US8258627B2 (en) Group II element alloys for protecting metal interconnects
TWI246117B (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
TWI402887B (zh) 用以整合具有改良可靠度之超低k介電質之結構與方法
TWI278962B (en) Semiconductor device
US8822331B2 (en) Anchored damascene structures
TWI275145B (en) Semiconductor device fabrication method
TW201041112A (en) Structure and method of forming metal interconnect structures in ultra low-k dielectrics
TWI228794B (en) Method of selectively making copper using plating technology
JP2007081113A (ja) 半導体装置の製造方法
TW200536051A (en) Reliability improvement of sioc etch stop with trimethylsilane gas passivation in cu damascene interconnects
TWI232539B (en) Method for forming intermetal dielectric
TW200525633A (en) Multi-step plasma treatment method to improve cu interconnect electrical performance
US11756913B2 (en) Semiconductor device structure and methods of forming the same
TW200411765A (en) Improved etch stop layer
TWI478283B (zh) 藉由使用裂痕抑制材料層而提升半導體裝置之金屬系統中的低k介電體的結構整體性
US20080188074A1 (en) Peeling-free porous capping material
TWI278968B (en) Method for forming a multi-layer low-k dual damascene
TW200539391A (en) Method for fabricating low resistivity barrier for copper interconnect
CN102693958A (zh) 一种采用新型扩散阻挡层的铜互连结构及其制备方法
KR100703968B1 (ko) 반도체 소자의 배선 형성 방법
JP2007027347A (ja) 半導体装置およびその製造方法
JP2009188101A (ja) 半導体装置及びその製造方法
JP2010080606A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent