TWI276211B - Board member and method for making semiconductor device - Google Patents
Board member and method for making semiconductor device Download PDFInfo
- Publication number
- TWI276211B TWI276211B TW090103569A TW90103569A TWI276211B TW I276211 B TWI276211 B TW I276211B TW 090103569 A TW090103569 A TW 090103569A TW 90103569 A TW90103569 A TW 90103569A TW I276211 B TWI276211 B TW I276211B
- Authority
- TW
- Taiwan
- Prior art keywords
- plate
- pattern
- convex portion
- conductive
- semiconductor device
- Prior art date
Links
Classifications
-
- H10W70/042—
-
- H10W72/00—
-
- H10W70/421—
-
- H10W72/90—
-
- H10W74/014—
-
- H10W74/016—
-
- H10W74/017—
-
- H10W90/00—
-
- H10W90/811—
-
- H10P72/7438—
-
- H10W72/0198—
-
- H10W72/29—
-
- H10W72/536—
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/932—
-
- H10W72/934—
-
- H10W74/00—
-
- H10W74/127—
-
- H10W90/736—
-
- H10W90/753—
-
- H10W90/754—
-
- H10W90/756—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(1 ) 【背景技術】 【發明之技術領域】 本發明係關於一種板狀體及半導體裝置之製造方法, 尤其係關於一種可解決習知混合式1C之種種問題的板狀 體。 【相關技術之說明】 過去,由於裝設在電子機器内的電路裝置係用在行動 電話、攜帶型電腦等,因此要求小型化、薄型化以及輕量 化。 這種電路裝置大多係採用混合式1C,基板方面則主要 係採用陶瓷基板、金屬基板、印刷配線基板或可撓性薄片 基板。 第17圖即顯示其一例,以下說明其具體之構造。 首先,有一片前述之基板1,於此基板1上則由鋼(Cu) 形成有導電圖案。此導電圖案包含晶片座2、銲墊3、外部 取出用電極4、用來連接晶片電阻或晶片電容器等被動元 件9的固定襯墊5、以及與該等襯墊形成一體之配線6等, 且係根據混合式1C之電路,經過圖案化而形成所希望的形 狀。 而且,在前述晶片座2上固定有半導體元件7,半導 體元件7上的接合電極與前述銲墊3係利用金屬細線8而 電性連接。前述被動元件9則係透過銲錫等銲材、銀(Ag) 膠等固定於固定襯墊5上,襯墊4則透過前述銲材或銀膠 等固定有外部引線1 〇。然後,考慮到耐環境性而利用樹脂 -H ^1 ϋ i— I n I flu ϋ ϋ ϋ I ϋ I ^fi ϋ 一 ·ϋ ϋ · (請先閱讀背面之注意事項再填寫本頁)
線J 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1 312055 1276211 經濟部智慧財產局員工消費合作社印製
312055 A7 _______B7_ —__ 五、發明說明(2 ) 密封等方法予以密封。在此係利用塑模成形法於基板1之 全面形成絕緣性樹脂11。 此外,也有使用引線框架(lead f rame)20而實現混合 式iC者。第18圖即係以引線框架20實現第17圖之圖案 者。 於孤島(island) 21上固定有半導體元件22,配置在孤 島21附近的銲墊23與前述半導體元件22係透過金屬細線 24而電性連接。 此外,銲墊23當中也有與配線25 —體構成者,而與 例如引線端子26電性連接。該引線端子26係例如沿著引 線框架20之侧邊設有複數個。而符號27係被動元件,符 號28係用來固定前述被動元件27的固定襯墊。 然而’前述第17圖之混合式1C由於係採用基板1, 使得混合式1C的厚度多了基板的部份,其重量亦因此增 加’因而成本之降低有其限度。尤其在基板形成由銅箔所 構成的前述導電圖案2至6時,係於貼上鋼箔後再進行圖 案化處理’因此形成有此銅圖案的基板1之成本便提高了 混合式1C之價格。此外,為了形成導電圖案2至6,而將 基板1作為保持基板來使用,因此基板1即成為必要的裝 置。 而且’由於使用基板,因此在所安裝的半導體元件、 被動元件等之散熱性方面有其問題存在。例如,印刷配線 基板、陶瓷基板以及可撓性薄片基板係由絕緣材料構成, 卩使▲由基板而散熱至安裝基板,也由於其熱傳導性不 si· n n ·ϋ ·ϋ ϋ I I ϋ ϋ 0 ϋ ϋ ·ϋ I ^1 一备 1 · ϋ n n ΚΛΨ I (請先閱讀背面之注意事項再填寫本頁) 1276211 A7 五、發明說明(3 ) 佳’而無法有效地將所密封的半導體元件、被動元件的熱 排散至外部。而且,即使係散熱性良好的金屬基板,為了 避免其與導電圖案間發生短路,在金屬基板的表面仍塗覆 有絕緣性樹脂,這將會產生熱阻。尤其係儘管降低半導體 元件的溫度可更為提高驅動能力,但由於前述散熱性的不 良狀況,並無法充分活用半導體元件的功能。 此外,混合式1C與經過封裝的離散(discrete)元件以 及經過封裝的半導體晶片不同,其係搭載有多數個主動元 件及被動元件,並且大量採用使該等元件電性連接之配 線。而且’雖然與所安裝的元件數目也有關係,但如果基 板之尺寸大,裝設於其上的配線長度會變得非常地長,因 此必須顧慮到配線翹曲等的變形。此外,即使依輕薄短小 的目杯而實現導電圖案的微細化’然而為了保持此又細又 長的配線使其不發生翹曲等變形,仍有需要保持基板的問 題存在。 再從製造步驟來看,由於係混合式1C製造業者將預定 的圖案資料傳送至基板製造業者,而由基板製造業者加以 圖案化而製成基板,再由混合式1C製造業者買進該完成的 基板,所以有到製成混合式1C為止需花費許多時間的問 題。因此,也有混合式1C製造業者無法在短期内向使用者 供應前述混合式IC的問題。 第18圖之採用引線框架20的混合式1C除了第17圖 所述之問題以外,還有以下的問題。 ------,——2----·% (請先閱讀背面之注咅?事項再填寫本頁)
-----,--訂--------••線 IJ 經濟部智慧財產局員工消費合作社印製 引線框架20係利用沖壓及蝕刻,由表面穿透至背面而
312055 1276211 經濟部智慧財產局員工消費合作社印製
A7 五、發明說明(4 ) 开> 成。因此引線端子2 6及孤島21係經過處理以避免散亂。 亦即,於引線端子26設有聯結桿(t i e bar ) 2 9,而孤島2工 设有架設用引線30。此聯結桿29及架設用引線3〇係原本 不需要的裝置,因而產生在塑模成形後需要去除步驟的問 題。 而且,由於配線25係又細又長地延伸,為了防止該配 線亦發生翹曲等變形,因而需要架設用引線31。因此如上 所述,即需要架設用引線31之去除步驟。而且,該等架設 用引線30、31也會對於其他配線、襯墊或孤島等的形成造 成妨礙。尤其為了避免配線的交又,便需要複雜的圖案。 此外,由於引線框架20係利用蝕刻及沖壓由表面穿透 至背面,因此也有引線圖案的微細化有其限度的問題。此 問題在第1 7圖之導電圖案亦相同。 例如以沖壓形成引線框架20的情況下,可謂沖出的引 線的間隔係以與弓|線框架之厚度大致相同的長度為其界限 值。而利用蝕刻形成的引線框架也是只要朝縱向蝕刻多少 量,朝橫向也會蝕刻該厚度的量,因此可謂引線框架的厚 度為引線之間隔的界限。 因此為了使弓|線框架之圖案微細化,必須使引線框架 之厚度變薄。但是如果使引線框架2〇本身的厚度變薄,其 強度又會降低,而有引線框架20發生翹曲、使引線端子 26變形、或弓|起位置偏移等問題。尤其是與金屬細線24 連接的銲墊23並未受到保持,因此有會發生變形、翹曲等 問題的存在。 312055 — — — — — — — — — — - — — — — 111 111111(1 _ (請先閱讀背面之注意事項再填寫本頁) 1276211 A7 五、發明說明(5 此外第18A圖之箭頭符號所示之部分係引線端子別 從封裝體侧面突出的部位’而引線端子26與引線端子託 間的空間並無法抵接於上缚模32與下鱗模⑽,因而亦有 無法避免產生溢料的問題。 如以上所述’引線框架在微細加工上有其限度,因而 無法更為縮小整個封裝體的尺寸,而且從製程來看由於 需要用來防止弓丨線框架翹曲的對策、去除溢料的步驟或 必須切除架吸用引線7及聯結桿8,因此製程即變得複雜, 此外,在聯結桿之切除步驟令,引線之變形及脫落等問題 亦成為半導體裝置之可靠性降低的原因。 【發明之概要】 本發明係馨於前述諸多課題而研創者,其目的在於提 供一種進行微細化時可靠性極高且易於製造之引線框架用 板狀體及使用該板狀體之半導體裝置。 本發明之第一態樣係具有:由平坦面構成的第丨表 面;以及相對向於前述第!表面而設,且由平坦面構成的 第2表面之板狀體, 且係於前述第2表面形成相當於設在半導體元件搭載 區域或其附近之複數個第丨襯墊的圖案之遮罩,藉此解決 習知問題者。 、 根據此種構成,使用者僅經由已形成之遮罩進行蝕 刻,即可容易地形成引線框架。而且在搬運過程中,由於 其係一般的板狀體,所以不太會受到損傷,因此不會有翹 曲或變形的情形,而可提供一種極易於處理的引線框架。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) 5 312055 一 -------— ------- (請先閱讀背面之注意事項再填寫本頁) i· 1276211 A7 五、發明說明(6 ) 本發明之第二態樣中,前述遮罩係導電被臈。 本發明之第三態樣中’前述遮罩係光㈣卜此外兮 板狀體亦可為兩層構造。在此種情況下,藉由在第一次: =後去除半導體元件搭载區域等一部分的光阻劑,再進 灯第-次賴刻’便可極為容易地使晶片座(半導體元件搭 載部)與引線前端之銲墊形成不同的水平。 ,本發明之第四態樣中,前述遮罩係形成至相當於連續 形成在前述第1襯墊之配線的區域。 本發明之第五態樣,係將前述第i襯塾活用為鲜塾或 銲球固定用的襯墊,藉此解決習知問題者。 本發明之第六態樣,係於前述半導體元件搭載區域設 置實際上與晶片座為同一圖案之導電被膜或光阻劑,藉此 解決習知問題者。 g 本發明之第七態樣,係於前述第2表面形成實際上與 被動元件用的固定襯墊及/或外部取出用電極為同一圖案 之導電被膜或光阻劑,藉此解決習知問題者。 對板狀體上所形成的導電圖案進行半厚度蝕刻,可形 成由板狀體保持的導電圖案。因此混合式IC製造業者若具 有微影設備,即可獨立地以從板狀體到混合式IC之一貫作 業進行製造。 而且,半導體元件的固定、使用金屬細線之電性連接、 以及使用絕緣性樹脂之密封步驟可採用該板狀體作為保持 基板,而不再需要過去般之基板來作為保持基板。尤其雖 然銲墊、晶片座(孤島)係形成孤島狀,而以不穩定的狀態 ---------.----¾ (請先閱讀背面之注意事項再填寫本頁) 訂----- 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 6 312055 1276211 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(7 配置,然而由於其係與板狀體形成一體,因此可避免翹曲 等的變形。此外,配線雖為長長地延伸而會發生翹曲、扭 曲等If况者,但由於其係與板狀體形成一體,因此可解決 這些問題。 而且,經由導電被臈從表面至背面沖壓及蝕刻板狀 體但不穿透板狀體,而在中途停止,可縮小襯墊或配線 等的間隔,以形成更微細的圖案。再者,在使絕緣性樹脂 密封而完全固定之後,藉由研磨或蝕刻板狀體之第1面, 可使晶片座及配線分開,以配置在預定之位置而無任何的 位置偏移,而且即使配線長長地延伸,也可亳無變形地加 以配置。 本發明之第八態樣中,前述被動元件係晶片電阻或晶 片電容器。 本發明之第九態樣,係於前述板狀體之相對向侧邊形 成有與導銷為實質同一圖案或可插入前述導銷之導孔。 本發明之第十態樣中,前述板狀體係由壓延金屬所構 成。 本發明之第十一態樣,係使前述板狀體由導電箔構 成,前述導電被膜則由不同於前述導電箔的材料所構成, 藉此解決習知問題者。 藉由以不同於導電箔之材料構成導電被膜,可採用前 述導電被膜作為蝕刻遮罩。而且可使導電被膜形成雨擔突 出部’使導電圖案具有錨定(anchor )的效果。 本發明之第十一態樣係具有:由平坦面構成的第1表 ------1 、----------.—訂--------^-線-jjj (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 312055 1276211 A7 -------- —__B7___ 五、發明說明(8 ) 面;以及具有形成所希望之高度的凸部,且相對向於前述 第1表面而形成的第2表面之板狀體, 而前述凸部係於半導體元件搭載區域及其附近構成複 數個第1襯墊,藉此解決習知問題者。 本發明之第十三態樣中,前述凸部係構成與前述第玉 襯墊一體而設之配線,藉此解決習知問題者。 本發明之第十四態樣中,前述凸部係構成與前述配線 一體而設之第2襯墊,藉此解決習知問題者。 本發明之第十五態樣,係將前述第丨襯墊及/或第2 襯墊活用為銲墊或銲球固定用的襯墊,藉此解決習知問題 本發明之第十六態樣中,前述凸部係構成前述半導體 元件搭載區域所設置之晶片座,藉此解決習知問題者。 本發明之第十七態樣中,前述凸部係構成被動元件用 的固定襯墊及/或外部取出用電極,藉此解決習知問題者。 由凸部構成導電圖案之板狀體係可利用半導體製造業 者之後段步驟的設備’進行半導體元件之安裝、與襯塾之 電性連接以及密封等。因此,可與習知之引線框架同樣地, 由例如引線框架製造業者供應板狀體,再由半導體製造業 者製造混合式1C。 而且,半導體元件之固定、使用金屬細線之電性連接、 以及使用絕緣性樹脂之後封可採用該板狀體作為保持基 板’因此不需要過去般之基板來作為保持基板。尤其雖然 銲墊、晶片座(孤島)係形成孤島狀,或以不穩定的狀態配 -----U——、----¾ (請先閱讀背面之注意事項再填寫本頁) ------—訂-------·線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 8 312055 1276211 經濟部智慧財產局員工消費合作社印製 9 A7 —------B7___ 五、發明說明(9 ) 置’然而由於其係與板狀體形成一體,因此可避免翹曲等 的變开/此外’配線雖然長長地延伸而會發生麵曲、扭曲 等情況者,然而由於其係與板狀體形成一體,因此可解決 這些間題。 而且’由於係經由導電被膜從表面至背面沖壓及蝕刻 板狀體,但不穿透板狀體,而以半厚度蝕刻的方式構成, 因此可縮小概塾或配線等的間隔,以形成更微細的圖案。 此外,襯墊、電極或晶片座係與板狀體構成為一體,因此 可避免變形及翹曲等,而可不需要聯結桿、架設用引線。 再者,在使絕緣性樹脂密封而完全固定之後,藉由研磨或 蝕刻板狀體之背面,可使晶片座及配線分開,以配置在預 定之位置而無任何的位置偏移。 本發明之第十八態樣中,前述被動元件係晶片電阻或 晶片電容器。 本發明之第十九態樣中,於前述板狀體之相對向側邊 形成有與導銷為實質同一圖案、或可插入前述導銷之導 孔。 本發明之第二十態樣中,於前述板狀體使以前述凸部 所構成的圖案為1單位之單元配置成矩陣狀。 本發明之第二十一態樣,係於前述凸部的上面形成其 材料與構成前述凸部之材料不同的導電被膜,藉此解決習 知問題者。 本發月之第一十一癌樣,係於前述凸部之侧面具有錯 定構造,藉此解決習知問題者。 本紙張尺度適用中國國家標準(CNS)A4規格⑵〇 x 297公髮)" ----- 312055 .-------------^-------h (請先閱讀背面之注意事項再填寫本頁) 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(10 ) 本發明之第二十三態樣中,前述導電被膜係在前述凸 部的上面構成雨檐突出部,藉此解決習知問題者。 本發明之第二十四態樣,係使前述導電被膜由鎳 (Ni)、金(Au)、銀(Ag)或|£(Pd)所構成,藉此解決習知問 題者。 例如,若採用N i、Au、Ag或Pd作為導電被膜,則此 導電被膜可代用為蝕刻遮罩,而可在凸部之側面形成彎曲 構造,並且在其表面由前述導電被膜形成雨檐突出部。再 者,可利用此材料一次實現金屬細線之連接、半導體元件 之固定。 本發明之第二十五態樣,係具有第1面及第2面之板 狀體,第1面係對應於樹脂密封區域的全面為平坦狀者, 第2面則係從前述第丨面起以預定之厚度形成薄片狀,且 在與上鑄模之抵接區域所包圍的區域形成有凸部,而該凸 部成為半導體元件搭載區域或其附近所設置之複數個第1 襯塾以及與前述第1襯墊一體而設的配線者, 而至少與前述上鑄模之抵接區域所包圍的區域係以前 述第2面及前述上鑄模構成密閉空間,藉此解決習知問題 者。 本發明之第二十六態樣之半導體裝置之製造方法,具 有以下步驟: 準備板狀體之步驟,該板狀體具有··由平坦面構成之 第1表面;以及相對向於前述第丨表面而設,且由平坦面 所構成的第2表面, ------1---.----------i--訂-------Γ線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 10 312055 12 A7 B7
76211 五、發明說明(11 ) =前述第2表面形成有相當於半導體元 或其附近所設置之複數個第1襯塾的圖案之遮罩; 經由前述遮罩對前述第2表面之一部分進行蚀刻以 降低相當於前述第1襯墊之區域以外的前述第2表面的水 平’而在相當於前述第i襯塾之區域形成凸部之步辣,· 將半導體元件搭載於前述半導體元件搭載區域,同時 經由前述第1概塾進行電性連接之半導體元件搭載步驟; 、將前述板狀體搭載於鑄模,並且在前述板狀體及前述 述上鑄模所構成的空間填充樹脂之步驟,以及 將露出於前述所填充之樹脂之背面的板狀體加以去 除,而使前述凸部各自分開的步驟^ 本發明之第二十七態樣,係在形成前述凸部之步驟 後,還有一藉由去除前述半導體元件搭載區域之遮罩,再 進行蝕刻’以降低前述半導體元件搭載區域之水平,使其 水平在前述凸部表面與前述凸部以外之區域的水平之間的 步驟’而使前述半導體元件搭載面低於銲墊的水平。 為了防止接合導線(bonding wire)與晶片接觸所導致 的短路’習知有一種降低晶片座水平的構造,此方法係可 藉由選擇性地去除遮罩,而極為容易地達成。 本發明之第二十八態樣,係具有以下步驟: 準備板狀體,該板狀體具有第1面及第1面係對應於 樹脂密封區域的全面為平坦狀之第1面,以及從前述第1 面起以預定之厚度形成薄片狀,且在與上鑄模之抵接區域 所包圍的區域設有凸部之表面,該凸部成為設在半導體元 ---------W----------.--^-------l· 1^ . (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 11 312055 1276211 A7 ___________B7 _ 五、發明說明(12 ) " ^~ 件搭載區域或附近之複數個第1襯墊以及與前述第丨概壑 一體而設之配線; ί請先閱讀背面之注意事項再填寫本頁) 將半導體元件搭載於前述半導體元件搭載區域,同時 使前述第1襯墊與前述半導體元件電性連接; 將前述板狀體搭載於鑄模,並且於前述板狀體及前逑 上鑄模所構成的空間填充樹脂;以及 將露出於前述所填充之樹脂之第1面的板狀體加以去 除’而使前述凸部各自分開,藉此解決習知間題者。 本發明之第二十九態樣中,對應於前述樹脂密封區域 的前述板狀體之第丨面所有區域係抵接於下鑄模,藉此解 決習知問題者。 由於板狀體係形成薄片狀,因此板狀體之第1面係全 面抵接於下鑄模,而且襯墊等導電圖案係配置於前述密閉 空間内’因此完全不會有發明所欲解決之課題中所述的溢 料的產生。 經濟部智慧財產局員工消費合作社印製 此外’藉由這些製造方法,可由導電圖案、半導體元 件及密封該等之絕緣性樹脂構成半導體裝置,而不需要基 板’因此可實現半導體裝置之薄型、輕量化,且由於埋入 有導電線路’因此也不會有導電線路從絕緣性樹脂脫離的 情形。而且’藉由在導電箔的表面形成導電被膜,可形成 在表面具有雨檐突出部的引導、孤島,以產生錨定效果。 本發明之第三十態樣中,前述下鑄模之抵接區域分散 配置有真空吸引機構。 而且以使用壓延體作為導電線路為佳。 本紙張尺度適用中國國冢標準(CNS)A4規格⑵0 χ 297公爱) 12 312055 1276211 A7 B7 五、發明說明(I3 ) 本發明係以一片板狀體為原始材料而作為導電線路圖 案形成用的導電性平板,藉由對此進行穿孔加工或半厚度 蝕刻加工以形成分離凹槽,並且形成導電線路_案,因此 可形成薄膜電阻小,細緻且表面平坦度高的導電線路。所 以即使在安裝高接合精密度、高集積化電路裝置時,仍可 達到高精密度及高可靠性。 而且,特別使用金屬之壓延體,使晶界形成不規則狀 配置,因而可形成薄膜電阻小,細緻且從微觀角度來看, 表面平坦度高的導電線路。 而在電鍍膜的情況下,若形成可獲得充分模厚之程度 的厚度以作為導電線路時,膜厚參差不齊的情況會增加, 而無法獲得表面之充分平坦性。例如形成20至35微米左 右的電鍍膜時,膜厚參差不齊的情況會增加,而大幅降低 接合強度。相對於此,如本申請案之發明,藉由蝕刻銅等 壓延金屬來形成導電線路的情況下,可獲得極為平坦,且 接合強度及接合精密度高的電路裝置。 然而,在電鍍膜的情況下,使電鍍成長面形成鏡面, 以去除支持體,並且使用成長面側作為接合面,則可稱稍 改善平坦性。但是與使用銅等金屬之壓延體的情況相較, 其精密度會大幅降低。 【圖式之簡單說明】 第1A圖及第1B圖係本發明之板狀體的說明圖。 第2圖係採用本發明之板狀體的半導體裝置之製造方 法說明圖。 I.ill· ——.----¾ (請先閱讀背面之注意事項再填寫本頁) 訂----- 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 13 312055 1276211 A7 五、發明說明(U ) 第3A圖及第3β圖係採用本發明之板狀體的半導體裝 置之製造方法說明圖。 第4圖係板狀體上所形成的導電圖案之說明圖。 第5Α圖及第5Β圖係本發明之板狀體的說明圖。 第6Α圖及第6Β圖係本發明之板狀體的說明圖。 第7Α圖及第7Β圖係採用本發明之板狀體的半導體裝 置之製造方法說明圖。 第8Α圖及第8Β圖係採用本發明之板狀體的半導體裝 置之製造方法說明圖。 第9Α圖至第9C圖係採用本發明之板狀體的半導體裝 置之製造方法說明圖。 第10Α圖至第i〇c圖係採用本發明之板狀體的半導體 裝置之製造方法說明圖。 第11圖係採用板狀體作為引線框架之示意圖。 第12Α圖至第12D圖係本發明之板狀體的又一說明 圖。 第13圖係本發明之板狀體的說明圖。 第14圖係本發明之板狀體的說明圖。 第15圖係本發明之板狀體的說明圖。 第16圖係本發明之板狀體的說明圖。 第17圖係習知混合式1C之安裝構造的說明圖。 第18Α圖及第18Β圖係使用習知之弓丨線框架實現混合 式1C的示意圖。 【符號之說明】 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 312055 ------1---W------- (請先閱讀背面之注意事項再填寫本頁) ^TJ I .1 1 ϋ -ϋ 線· 1276211 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(b ) 1基板 3銲墊 5固定襯塾 7半導體元件 9被動元件 11絕緣性樹脂 21孤島 23銲墊 2 5配線 27被動元件 29聯結桿 32上鑄模 50板狀體 53第2表面 55第1襯墊 55A,55B 襯蟄 57半導體元件 57B 1C元件 5 9晶片座 61固定襯墊 63導孔 71金屬細線 73半導體裝置 2晶片座 4外部取出用電極 6配線 8金屬細線 10外部引線 20引線框架 22半導體元件 24金屬細線 2 6引線端子 28固定襯墊 30, 31架設用引線 33下鑄模 52第1表面 54半導體元件搭載區域 5 5配線 56導電被膜 57A電晶體 58絕緣性樹脂 60配線 62外部取出用電極(外部引線 銲墊) 70凸部 7 2被動元件 80板狀體 -----l·——..----务 (請先閱讀背面之注意事項再填寫本頁) J.、I ϋ ·1 n ·ϋ 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 15 312055 1276211 A7 B7 五 (請先閱讀背面之注意事項再填寫本頁) -^1 ·ϋ ϋ ϋ ·ϋ ·ϋ^-OJ H Βϋ ϋ ·ϋ 線: 經濟部智慧財產局員工消費合作社印製 、發明說明(I6 ) 81第1襯墊 82晶片座(孤島) 84鑄模抵接區域 85A,86A對準標記 88第2圖案 91第1表面 93第2表面 94配線 100分離凹槽 102金屬細線 104鑄模 104B上鑄模 106樹脂存放加熱筒 108板狀體之配置區域 111凸部 113半導體裝置 150絕緣性樹脂 153電路裝置 159彎曲構造 203, 204半導體元件 210, 211晶片座 216至220第1襯墊 230第1襯墊 233至235半導體元件 81外部取出用電極 83圖案單元 85,86位置對準標記 87第1圖案 90板狀體 92凸部 93第1襯塾 95半導體元件搭载區域 1 〇1半導體元件(電晶體) 1 〇 3絕緣性樹腊 104A下鑄模 105模穴 107樹脂流道 109引線框架 112絕緣被臈 130導銷 151導電圖案(導電線路) 154分離凹槽 2 0 0晶片座 205至207電極 212至215半導體元件 221配線 231,232晶片座 240至242晶片座 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 16 312055 1276211 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 社 印 製 五、發明說明(口) 243〜至245半導體元件246, 247第1襯墊 V真空吸引孔 【發明之實施形態】 說明板狀體之第1實施形態 第1A圖顯示一種可實現可靠性佳,且更為薄型的封裝 體之板狀體,而該板狀體較習知型之混合式1(:及採用弓I線 框架之混合式1C更為微細化。 此板狀體50係如第u圖所示,由導電被膜56形成習 知之混合式IC的圖案。 亦即’該板狀體50具有:由平坦面構成的第1表面52; 以及相對向於前述第1表面52而設,並且由平坦面構成的 第2表面53。於前述第2表面53則形成有第1導電被膜56,第1 導電被膜56實質上與半導體元件搭載區域54或其附近所 "*又置的複數個第1襯墊55為同一圖案。 此板狀體50亦可形成光阻劑等耐蚀刻遮罩,以取代前 述導電被膜56。在此種情況下,至少在對應於鲜塾的部分 形成導電被臈’所有圖案再由光阻劑所覆蓋。 本發月之特徵在於則述板狀體。如後文之說明所述, 經由板狀體50之導電被膜56或光阻劑進行半厚度錄刻, 2且於板狀體50搭載半導體元件57,再以絕緣性樹脂58 在封。然後對露出絕緣性樹脂58背面的板狀體5〇以餘刻、 :磨或研削等方法進行加工,直至前述第i襯塾冗分開為 °二^用此製造方法,可由半導體元件57、第i概塾 Ϊ紙張尺度翻cp g隊鮮(CNS)A4職⑵心 17 312055 (請先閱讀背面之注咅?事項再填寫本頁) 線: ^76211 Α7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 55、及將此第!襯墊55埋入之絕緣性樹脂58三種材料構 成板狀體。而此板狀體最後即可發揮混合式1C之功能。 本構造最大的特徵係:於板狀體5()之表面形成有耐蝕 刻遮罩,而可進行半厚度蝕刻。 一般來說’所謂蝕刻係朝縱向進行蝕刻,朝橫向也會 同時進行餘刻。例如在等向性蝕刻的情況下,此種現象相 當明顯’即縱向之蝕刻深度與朝橫向蝕刻之長度實際上相 等。此外’在各向異性的情況下,朝橫向蚀刻的長度雖然 遠比等向性之情形為少,但仍會朝前述橫向蝕刻。 換言之’以從表面至背面穿透引線框架的方式形成圖 案時’導電圖案之間會朝橫向姓刻,第1襯蟄55與相鄰的 導電圖案之間隔並無法縮小至比某界限值為小,因而不易 形成微細圖案。 然而’如果於板狀體50形成導電被膜56或光阻劑, 然後進行半厚度蝕刻,縱向的蝕刻深度會變淺,因此可抑 制橫向的餘刻量,而可實現更微細的第i襯墊55。 此在其他導電圖案,例如晶片座59、配線60、固定襯 塾61及外部取出用電極62亦相同。配線6〇係例如用來連 接固定襯墊61與外部取出用電極62之間。以下將這些總 稱為導電圖案。 例如’在2盘司(70私m)厚度之板狀體50上,形成鎳 (Ni)、銀(Ag)、金(Au)或鈀(Pd)等的導電被膜56,以作為 經過圖案化的導電被膜,並且以其作為遮罩對板狀體 進行餞刻直至完全貫穿為止,此時導電圖案的間隔最為狭 --I---丨丨丨----------^--訂----- (請先閱讀背面之注意事項再填寫本頁) 線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 18 312055
1276211 A7 ----- B7 五、發明說明(I9 ) 窄’實際上會成為7〇#m。然而,若將導電被膜56活用為 耐蝕刻遮罩’而對板狀體50進行蝕刻至35 /z in的深度,則 導電圖案的間隔實際上可加卫至35 的狹窄程度。亦即 可實現兩倍的安裝效率。此微細圖案係對於板狀體進行半 厚度蝕刻的深度越淺,越可實現更微細的圖案。 而且,有關本發明之板狀體5〇,若考慮到蝕刻設備、 量產及装造成本,則最好進行濕式蚀刻。然而濕式儀刻 係非各向異性,所以橫向的㈣比較多。因此,採用導電 被膜56或光阻劑之半厚度蝕刻,對於形成更微細的導電圖 案來說較為有利。 此外,導電圖案係經由導電被膜56或光阻劑進行半厚 度蚀刻而出現’且與薄片狀之板狀體5()為―體構成所以 不需要形成聯結桿、架設用引線。因此在以絕緣性樹脂^ 密封之後’亦可不需要去除聯結桿的步驟 線的步驟。 1 而且本發明之板狀體5G中,導電圖案係與板狀體50 體’因此只要板狀體5G固定,導電圖案便不會偏移 因此,具有亦可對第i襯塾61穩定地進行接合的特 2。再者’由於不需要架設用引線’所以不需顧慮到與架 设用引線之交叉,因而且右河將導雷 、 的優點。 ^议置 此外’如果在板狀體50設置導孔63, 50搭載於鑄模時非常方便。 孜狀體 本紙張厂度適用中國⑷豕標準(CNS)A4規格咖x 297 /i¥y * > tv * Γ I ϋ —ϋ an im I MM§ n ·1__ ϋ n I 0 I— an —Bi 1- n mma§ n a— n MmmmB emmt (請先閱讀背面之注咅?事項再填寫本頁) 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(20 ) ' 此導孔63與導銷實際上為相同形狀,亦可由導電被膜 或光阻劑經過圖案化成為圓形而形成在對應的位置,並且 在塑膜成形前,利用鑽孔((11^11)、穿孔(1)1111叻1叫)或麵刻 等沿著此圖案形成開口。此外亦可準備事先即形成有開口 者。藉由在此導孔63插入鑄模之導銷,可進行位置精密声 高的塑模成形。 如前所述,導電圖案係經由導電被膜56或光阻劑進行 半厚度蝕刻而出現,這種方法在習知之引線框架亦可採 用。 半導體裝置製造業者通常具有前段步驟及後段步驟兩 個工廠,在採用本板狀體50而進行塑模成形的後段步驟 中,通常並未設置蝕刻設備。因此半導體製造業者可麟買 引線框架製造業者藉由設置導電被膜的成膜設備及蝕刻設 備以形成導電被膜或光阻劑之板狀體,而製造一種利用該 板狀體之混合式1C。 說_明板狀體之第2實施形態 此板狀體50係如第1B圖所示,經由前述導電被膜56 進行半厚度餘刻,而使導電圖案形成凸起狀者。此外,亦 可使用光阻劑取代導電被膜,以進行半厚度蚀刻。 亦即,此板狀體50具有:由平坦面構成的第i表面52 ; 以及具有預定高度的凸部70,且與前述第1表面52相對 向而形成的第2表面53。 前述凸部70則係於半導體元件搭載區域54或其附近 構成複數個第1襯墊55。 本紙張尺度適用中國國家標準(CNS)A4規格⑵G x 297公髮) ------^ 2〇 312055 C請先閱讀背面之注音?事項再填寫本頁)
1276211 A7 B7 五、發明說明(2!) 本板狀體50實際上與第1實施形態所說明之板狀體的 構成、效果皆相同。不同點在於導電圖案經過半厚度蝕刻。 所以在此,對於經過半厚度蝕刻之點加以說明。亦即, 半導體製造業者、尤其在後段步驟並未設置由銅(Cu)構成 的板狀體之電鍍設備、蝕刻等微影設備。因此只要購買利 用半厚度#刻形成有由凸部構成的導電圖案之板狀體 5G,即可對板狀體進行與習知之引線框架相同的處理,而 可利用既有的後段步驟之設備加以製造。 說明採用板狀體之半導體裝置的製造方法之第3 利用第1圖至第3圖,對於採用前述板狀體50製成半 導體裝置73之步驟加以說明。 首先準備如第1圖所示之板狀體50。此板狀體50之 第1表面52、第2表面53皆為平坦面,且在第2表面上 形成有成為導電圖案的導電被臈56或光阻劑。此外,導電 圖案係以斜線畫有剖面線的部分。而在採用光阻劑以取代 導電被膜的情況下,於光阻劑之下層,至少在對應於銲蟄 的部分形成有導電被膜。(以上請參照第1A圖) 繼之,經由前述導電被膜5 6或光阻劑對板狀體5 0進 行半厚度蝕刻。蝕刻的深度係只要比板狀體50之厚度淺即 可。而且,蝕刻的深度越淺,越能形成微細圖案。 然後利用半厚度蝕刻,如第1B圖所示,使導電圖案成 為凸起狀而出現在板狀體50之第2表面上。此外,板狀體 50亦可以是鋼-銘(Cu_Ai)的積層體或銘-鋼—銘(人卜Cu-Al ) 的積層體。尤其板狀體若為A卜Cu-Al的積層體,可防止因 (請先閱讀背面之注意事項再填寫本頁)
I 線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度過用中國國家標準(CNS)A4規格(210 X 297公釐) 21 312055 1276211 A7 五、發明說明(22 熱膨脹係數之差所導致的翹曲。 例如在半導體製造業者方面,若於後段步驟中具有儀 刻設備’則由引線框架製造業者購買第1A圖之板狀體5〇, 若於後段步驟中無蝕刻設備,則購買進行過半厚度蝕刻而 使導電圖案形成凸起狀之板狀體5〇,藉此即可利用既有的 設備,容易地進行以下的步驟,而不需導入任何設備。(以 上請參照第1B圖) 繼之,將半導體元件57固定於半導體元件搭載區域54 上,並且使半導體元件5?之接合電極與第i襯墊55電性 連接。圖ft中係以面朝上方式安裝半導體元# 57,因此係 採用金屬細線71作為連接機構。 此接合步驟中’第1襯墊55與板狀體50係為-體, 而且板狀體50之背面呈平坦狀,因此可面接觸於接合裝置 之基台上。所以如果板狀體50完全地固定在接合基台上, 即可有效地將接合能量傳達至金屬細線與第ι概塾55,而 不會使第1襯墊55有任何的位置偏移,而可提高金屬細線 之接口強纟#口基台的固定係可藉由例如在基台全面設 置複數個真空吸引孔來完成。 此外採用面朝下方式之半導體元件的情況下,半導 體元件5 7上的電極可开彡士、# Α ^ 7成銲球、Au或銲錫等凸點,並且 使第1襯墊55位在其正下方,兩者即可固定。 而且於口疋概塾61上,透過銲錫等壤材銀膠等導 電膠狀物等固定有被動开杜79 件72。而在此所採用的被動元件 係晶片電阻、晶片雷交哭 or _ €备器、印刷電阻、線圈等。 &尺度翻巾關家鮮 312055 ----l· — — —----¾ (請先閱讀背面之注意事項再填寫本頁) 訂-------Γί 經濟部智慧財產局員工消費合作社印製 22 1276211 A7 B7 五、發明說明(23 ) 然後形成絕緣性樹脂58,以覆蓋前述導電圖案、半導 體元件57以及連接機構。 例如在使用鑄模加以密封的情況下,在此階段使導孔 63形成開口,並且於此插入鑄模之導銷,可實現精密度高 的板狀體50之配置。板狀體50之第1表面52由於係平坦 面,因此下鑄模之面亦形成平坦面。 接著注入絕緣性樹脂58。絕緣性樹脂無論是熱可塑性 或熱硬化性者皆可。 而且,可藉由傳送模塑法(transfer molding)、注入 模塑法(in ject ion molding)、浸潰法或塗布來達成。樹脂 材料中,環氧樹脂等的熱硬化性樹脂可藉由傳送模塑法達 成,液晶聚合物、聚亞苯基硫化物等的熱可塑性樹脂則可 藉由注入模塑法來達成。 本實施形態中’絕緣性樹脂之厚度係調整成從金屬細 線71之頂部上方覆蓋大致l〇〇//m的厚度。此厚度可視半 導體裝置之強度而形成較厚,或形成較薄。 此外’在注入時’由於導電圖案係與薄片狀之板狀體 50形成一體’因此只要板狀體50沒有偏移,導電圖宰即 完全不會發生位置偏移。 在此,下鑄模與板狀體50背面之固定亦可利用真空吸 引來達成。 如上所述,於絕緣性樹脂58内埋入成為凸部之導電圖 案、半導體元件,並且使位在凸部下方的板狀體50露出在 背面。(以上請參照第2圖) (請先閱讀背面之注意事項再填寫本頁) -----L--訂-------hi 線; 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 23 312055 1276211 A7 五、發明說明(24 ) 接著將露出在前述絕緣性樹脂58背面的板狀體5〇去 除’使導電圖案各自分開。 在此之分開步驟有各種方法,可利用蝕刻去除背面, 或利用研磨及研削來磨削背面。而且亦可採用兩者。例如, 進行磨削直至絕緣性樹脂58露出為止,會有板狀體5〇之 切削屑或薄薄地朝外側延伸的毛邊狀金屬侵入絕緣性樹脂 58的問題。因此,在絕緣性樹脂58即將露出前停止磨削, 然後利用蝕刻使導電圖案分開,則可使板狀體50之金屬不 致侵入位在導電圖案之間的絕緣性樹脂。藉此可防止兩 個僅保持微細間隔的導電圖案間之短路。 而且在半厚度蝕刻的情況下,由於蝕刻深度的不同會 使絕緣性樹脂之厚度產生參差不齊。因此,在使導電圖案 構成的引線分開冑’利用研磨或研削磨削⑨緣性樹脂至目 標之厚度’可精密度良好地形成固定厚度之封裝體。 而在形成有複數個以半導體裝置73為1單元之情況 下’在該分開步驟後還有㈣步驟,以形成各自分離的半 導體裝置60。 在此係採用切割裝置使各個半導體裝置分離,然而亦 可利用巧克力折斷法、沖壓法或切斷法。(以上請參照第3 圖) 藉由以上之製造方法,可由複數個導電圖案、半導體 元件57及絕緣性樹脂58三種要件,實現輕薄短小的封裝 體。 繼之說明以上之製造方法所產生的效果。 ---------.----% (請先閱讀背面之注意事項再填寫本頁) 訂-------Γ線此 經濟部智慧財產局員工消費合作社印製 本紙張尺度刺中關家 24 312055 1276211 A7 五、發明說明(25 首先第1點,由於導電圖案係經過半厚度蝕刻,並且 與板狀體形成一體而受到保持,因此可不需要習知用來作 為保持基板的基板。 第2點,由於板狀體係經過半厚度蝕刻而形成有成為 凸部的導電圖案,因此可實現導電圖案的微細化。所以可 縮小導電圖案的寬度、導電圖案的間隔,以形成平面尺寸 更小的封裝體。 第3點,由於係由前述三種要件構成半導體裝置,因 此能以所需最小限度構成半導體裝置,而可盡量減少無用 的材料,以實現大幅降低成本的薄型半導體裝置73。 第4點,晶片座59、配線60、襯墊55、61由於係以 半厚度蝕刻而形成凸部,個別分開則係在封裝後才進行, 因此不需要聯結桿及架設用引線。所以在本發明中,完全 不需要形成聯結桿(架設用引線)、及切斷聯結桿(架設用引 線)的步驟。 第5點,由於係在絕緣性樹脂埋入成為凸部的導電圖 案之後,從絕緣性樹脂之背面去除板狀體,而使弓丨線分開, 因此可防止如習知之引線框架,在引線與引線之間產生樹 脂溢料。 第6點,由於係使半導體元件之背面從絕緣性樹脂58 之背面露出,因此可將本半導體裝置73所產生的熱有效地 從本半導體裝置之背面排出。 第4圖係說明導電圖案之一例者。混合式ic係為了使 主動元件及被動元件發揮1C電路的功能,而設有金屬細線 ^氏張尺度適用中關家標準(CNS)A4規格(21G x 297公爱) 312055 (請先閱讀背面之注意事項再填寫本頁) ------1--訂-------l· — 線. 經濟部智慧財產局員工消費合作社印製 25 1276211 經濟部智慧財產局員工消費合作社印製 26 A7 _____B7 __ 五、發明說明(26 ) 及配線者。 在此,形成有電晶體57A、1C元件57B等複數個半導 體元件,亦可視需要形成被動元件72。且在此半導體元件 周圍,為了相互電性連接而形成有襯墊5 5 A…、5 5B·.·。此 外,配線55係形成各種型態。例如與第1襯墊55B —體而 設的配線6Q係沿著所希望的電路長長地延伸,以從半導體 裝置之一端至另一端,或是圍繞著孤島57。 如上所述’配線55中有短的、長的、寬度較粗以作為 電源用的、又細又長以作為信號輸出入用的各種形式。然 而’這些配線與引線框架不同,其係與板狀體一體構成, 且係在德、封之後分開’因此具有不會發生翘曲等變形的特 徵。而且,可使側面彎曲,或可利用導電圖案上的導電被 膜形成雨檐突出部,因此具有可避免配線從絕緣性樹脂脫 落的特徵。 說明板狀體之第4竇施形象| 第5圖顯示與第1實施形態同樣由導電被膜CF形成有 圖案的板狀體80 此外,亦可形成光阻劑以取代導電被膜 C卜在此種情況下’於光阻劑之下層’且對應於銲塾的部 分形成導電被膜。而詳細的形狀會在第12圖中加以說明, 因而在此僅說明其概要。 第5圖之圖案係將第丨圖更為具體化者具體而言, 係使圖案單元83形成矩陣狀’其中圖案單元83係以线 所包圍之導電圖案構成-個半導體裝置者,並且使禱模抵 接區域84形成具有預定寬度之環狀而包圍住形成矩陣狀 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)~' ------- 312055 (請先閱讀背面之注咅?事項再填寫本頁)
1276211 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(27 ) 之圖案單兀83。亦即,第5圖之圖案顯示一個模穴(cavity) 内所形成的圖案。 於此鑄模抵接區域84内側,設有位置對準標記85、 86。連結對準標記85A與86a的線表示橫向的切割線,而 連結對準標記85B與86B的線表示縱向的切割線。此外, 各對準標記係由至少一條短的直線所形成,並且以此直線 為基準,而可調整切割裝置之刀片方向。在此,對準標記 係保持所希望的間隔(界限)而由兩條直線所構成,使刀片 以所希望的精密度進行切割。 再者,於前述鑄模抵接區域84之外侧,形成有用來形 成導孔之第1圖案87、第2圖案88。第2圖案88的十字 係以鑽具形成導孔時之中央標記。此外,亦可不形成此圖 案而事先設有與第1圖案相同形狀之導孔。 如以上所述,除了切割線之標記、鑄模抵接區域84之 外,其餘皆與第1實施形態相同,因此省略說明本實施形 態之特徵及效果。 狀體之第5膏旅揪能 本板狀體90係第6圖所示之形狀,係經由第4實施形 態所不之導電被臈或光阻劑進行過半厚度蝕刻後的板狀 體。 而本板狀體90可適用於習知之引線框架,例如SIp、 DIP、QIP等,且係使導電圖案、鑄模抵接區域84以外的 區域進行過半厚度蝕刻者。然而,並不一定需要形成晶片 座’亦可在顧及散熱性之後而予以省略。此外,第1圖案 ------〆--訂-------hi 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 27 312055 經濟部智慧財產局員工消費合作社印製 1276211 A7
五、發明說明(28 ) 87、第2圖案88亦可藉由半厚度蝕刻形成凸起狀。 亦即’本板狀體90具有:由平坦面構成的第】表面Μ. 以及具有形成所希望之高度的凸部92,且相對向於前述第 1表面91而構成的第2表面93。 前述凸部92係構成設在半導體元件搭载區域95 是設在靠近半導體元件搭載區域95之複數個第i襯墊 93。 本板狀體90係使各圖案經過半厚度蝕刻後的狀態,而 可在此狀態下進行半導體元件的固定、電性連接及密封 者,並且具有能利用後段步驟之既有設備加以製造的特 徵。 ’ 此外,其效果在第1實施形態、第4實施形態已作說 明,因而在此予以省略。 1明.半導體裝置之芻造方法的第6實施形錐 其次利用第5圖至第12圖,說明半導體裝置之製造方 法。 首先如第5圖所示,準備一板狀體80。此板狀體 係考慮錫材的附著性、接合性及電鍍性來選擇其材料,此 板狀體之材料可採用以Cu為主要材料的導電箔、以A1為 主要材料的導電箔或鐵-鎳(Fe-Ni)等合金所構成的薄片狀 導電箔、Cu-Al的積層體、A卜Cu-Al的積層體等。而且在 此板狀體80之表面,由導電被膜或光阻劑形成有第1固定 襯墊93、晶片座82、配線94、鑄模抵接區域84、對準標 記 85、86、圖案 87、88。 ------:--訂-------Γ線龜 (請先閱讀背面之注咅?事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 28 312055 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(29 ) 若考慮到之後的蝕刻,導電箔的厚度係以1〇以m至3〇〇 从m左右為佳,在此係採用7〇vm( 2盎司)的鋼箔。然而, 基本上也可以是3〇〇#m以上或l〇em以下。(以上請參照 第5圖) 接下來係以較板狀體80之厚度還薄的厚度,除去板狀 體80上至少成為第!固定襯墊93、晶片座82、配線94、 鑄模抵接區域84、對準標記85、86、圖案87、88之區域 以外的區域之步驟。 在此係將導電被膜CF或光阻劑作為耐餞刻遮罩來使 用,並且進行蝕刻,藉此如第6圖所示,形成比板狀體8〇 之厚度還淺的分離凹槽100。 本製造方法係以濕式蝕刻或乾式蝕刻非各向異性地進 行蝕刻,因此具有分離凹槽100的侧面會成為粗糙面,而 且形成彎曲的特徵。 在濕式餘刻的情況下,蝕刻液一般係採用氣化鐵或氣 化銅,前述導電箔則係浸潰在該蝕刻液中或是淋浴該蝕刻 液。 尤其在成為餘刻遮罩的導電被膜CF或光阻劑正下方 並不容易進行橫向的蝕刻,但比其更深的部分可朝橫向進 行蝕刻。因此,從分離凹槽100的一側面逐漸往上,對應 於該位置的開口部之開口直徑會變小,因而會形成倒圓錐 構造’而成為具有錨狀(anchor)構造的構成^而且採用淋 浴法,可朝深度方向進行蝕刻,並且抑制橫向的蝕刻,因 此該錨狀構造會更為明顯。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) — — 29 312055 ----------------- (請先閱讀背面之注意事項再填寫本頁) ----:--訂-------*^|線齡 1276211
、而在乾式蝕刻的情況下,能以各向異性、非各向異性 進行蝕刻。目前雖然無法以反應性離子蝕刻去除Cu,但可 利用濺射法予以去除。而且可依濺射條件的不同,以各向 異性、非各向異性進行蝕刻。 (請先閱讀背面之注意事項再填寫本頁) 此外,可作為導電被膜的材料有Ag、Au、鉑(?1:)或pd 等。而這些耐蝕性之導電被膜具有可直接活用為晶片座、 銲墊的特徵。 例如Ag被臈係與Au接合,亦與銲材接合。因此若於 晶片背面覆蓋Au被膜,則可將晶片直接熱壓接在晶片座 82上的Ag被膜,而且可透過銲錫等銲材固定晶片。此外, 於Ag的導電被膜可接合Au細線,因此亦可進行引線接合 (wire bonding) 〇所以具有可將這些導電被膜直接活用為 晶片座、銲墊的優點。(以上請參照第6圖)。 接著如第7圖所示,係在形成有分離凹槽〗〇〇的晶片 座82上安裝半導體元件ιοί的步驟。 經濟部智慧財產局員工消費合作社印製 半導體元件101係指電晶體、二極體、1C晶片等。此 外’也可安裝厚度較厚的晶圓尺寸(wafer scale)型之 CSP、BGA等SMD(包含面朝下之半導體元件)及倒裝片(fHp chip)等。 在此’使裸(bare)電曰曰體1〇1晶片接合(die bonding) 於晶片座82上,並且透過金屬細線1 〇2,以利用熱壓接之 球形接合或利用超音波之楔形接合等,固定電晶體1〇1上 的銲墊及第1襯墊93。 而且,如圖所示之第1襯塾93,其尺寸雖然非常地小, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 30 312055 1276211 A7
五、發明說明(31 ) 但與板狀體90係為一體。因此具有可傳達接合工具之能 量,亦可提高接合性的優點。而在接合後的金屬細線切斷 中’有採用拉斷(pull cut)金屬細線的方式者。此時,由 於第1襯墊與板狀體90成為一體,因此可避免銲墊浮動的 現象,而亦可提高拉斷性。(以上請參照第7圖) 再者,如第8圖所示,係使絕緣性樹脂1〇3附著於側 面彎曲的分離凹槽100的步驟。此可藉由傳送塑模法注 入塑模法、浸潰法或塗布等來達成。樹脂材料中,環氧樹 脂等熱硬化性樹脂可由傳送塑模法達成,而液晶聚合物、 聚亞苯基硫化物等熱可塑性樹脂可由注入塑模法達成。 請 先 閱 讀 背 面 之 注 意 事 項 再
本實施形態中,絕緣性樹脂之厚度係調整成從金屬細 線102之頂部上方覆蓋大致1〇〇/zm。此厚度可視半導體裝 置之強度而形成較厚,或形成較薄。 本步驟之特徵在於··覆蓋絕緣性樹脂103,並且在其 硬化刖以板狀體g 0作為保持基板。習知的混合式IC需 要玻璃環氧基板、可撓性薄片或陶瓷基板等保持基板,但 在本發明並不需要。
1T
經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 再者’由於係在具有彎曲構造的分離凹槽1〇〇填充絕 緣性樹知103’因此在該部分會產生錨定效果,而可防止 前述導電圖案從絕緣性樹脂1〇3脫離。 此外’在覆蓋此處之絕緣性樹脂丨前,為了保護例 如半導體晶片及金屬細線之連接部,亦可灌注(p〇tting) 矽樹脂等。 第9圖顯不該塑模成形方法。第9A圖係於鑄模丨04内
312055 1276211 A7 B7 五、發明說明(32) 之模穴105内填充有樹脂之狀態的剖視圖。可知板狀體9〇 的背面係以所有區域與下鑄模1〇4Α抵接,上鑄模1〇4β則 係抵接於鑄模抵接區域。而符號V係真空吸引孔。第9Β 圖顯示在下鑄模1〇4Α安裝有板狀體90之狀態。符號ι〇5 係安裝於下鑄模104Α之導銷130,係經由在板狀體9〇形 成開口的導孔而露出導銷13〇。 第9C圖係說明鑄模上所形成的模穴ι〇5、樹脂流道 1〇7、及樹脂存放加熱筒1〇6的關係圖。如圖面所示,設計 成朝橫向排列有複數個模穴1〇5,而可由一個引線框架獲 得多數個半導體裝置。虛線所示之符號108顯示板狀體之 配置區域,係以相同於習知引線框架的處理方式安裝例如 第11圖所示之板狀體i09。此即一體形成複數個第6圖之 板狀體者。由此板狀體製成的半導體裝置本身不僅尺寸 小,且可在一個模穴内獲得多數個,因而可大量生產,而 具有降低製造成本的特徵。(以上請參照第8圖、第9圖) 接著’係取出由鑄模1〇4密封的板狀體,並且將露出 在絕緣性樹脂103背面的板狀體90去除,而使第1襯墊、 晶片座等導電圖案分開的步驟。 第10A圖係顯示分離線的俯視圖,第1〇β圖顯示絕緣 性樹脂103背面與第1襯墊背面,或是絕緣性樹脂丨〇3背 面與晶片座背面一致者。此係可利用研磨裝置削去板狀體 直至勿離凹槽100露出為止。此外,亦可於背面形成銲錫 阻劑(resist)等的絕緣被膜,並且僅露出需要電性連接的 部分。 (請先閱讀背面之注咅?事項再填寫本頁) ------:--訂-------Γ I . 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 32 312055 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(33 ) 而第10C圖係在中途停止該研磨,並且於第1襯塾81 之另一端形成凸部111者。此係可藉由在對應於凸部111 之部分形成光阻劑,並且對其他部分進行蝕刻而達成。然 後以使凸部11露出的方式形成絕緣被膜112。藉此可防止 其與通過晶片座82下方的安裝基板侧之導電體發生短 路。而且透過銲材來固定,也不會再發生第1襯墊上的銲 錫延伸而與相鄰的襯墊81及孤島82接觸的情形。尤其越 是形成微細圖案,此絕緣被膜就越為有效。 而在最後,將此經過塑模成形的引線框架90配置於切 割機台上,並且以對準標記85、86為基準來調整刀片的位 置’然後沿著虛線所示的線進行切割,而完成半導體裝置 113 〇 此外’本製造方法僅係於孤島82安裝電晶體,然而亦 可以是二極體、1C。而且,依構造的不同,亦可於一個孤 島固疋複數個半導體晶片,或是個別設置孤島,以固定各 個半導體晶片。 繼之,參照第12圖,再對於本實施形態所採用的半導 體裝置加以說明。 本構造形成有配線LI、L2以作為導電圖案151 ,且形 成有環狀電極151B、C、E至J,以作為第1襯墊及/或外 部取出用電極,又形成有151A、151D以作為晶片座。 1C電路中有大規模的電路以至小規模的電路^然而, 在此也是為了圖面顯示之方便,而將小規模的電路顯示於 第12A圖。此電路係連接有大多用來放大音頻之差動放大 --------.—-------—訂-------Γ 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(21G χ 297公爱) 33 312055 1276211 經濟部智慧財產局員.工消費合作社印製 A7 B7 五、發明說明(34 ) 電路以及電流反射鏡電路者。前述差動放大電路係如第 12A圖由TR1及TR2構成,前述電流反射鏡電路則主要由 TR3及TR4構成。 第12B圖係於本半導體裝置實現第12A圖之電路時的 俯視圖’第12C圖係第12B圖之a-A線剖視圖,第12D圖 係B-B線剖視圖。在左侧設有可安裝tri及TR3的晶片座 151A’在右側則設有可安裝TR2及TR4的晶片座151D。在 此晶片座151A、151D的上侧設有外部連接用的電極iglB、 151E至151G’在下側則設有151C、151H至151J。而且, 由於TR1之射極與TR2之射極為共通連接,因此配線l2 係與電極151E、151G成為一體。此外,由於TR3之基極與 TR4之基極、TR3之射極與TR4之射極為共通連接,因此配 線L1係與電極151C、155J形成一體,配線[3則與電極 155H、1551 形成一體。 本發明之特徵在於此配線L1至L3。若以第4圖加以 說明’配線6 0即相當於此。這些配線雖然依本混合式I c 之集積度而異,但其寬度非常狹窄,僅25以m。此外,此 25/zm的寬度係採用濕式蝕刻時的數值,若是採用乾式餘 刻,則其寬度可更為縮小。 從第12D圖可知,配線L1係僅露出背面,其他的側面 係全部由絕緣性樹脂150所保持。若以其他觀點來看,由 於配線為埋入於絕緣性樹脂150 ’因此可防止配線的脫落 及翹曲。尤其’由於使導電線路之侧面形成粗輪面、或彎 曲、或使導電線路之表面形成雨檐突出部等,會產生錫定 (請先閱讀背面之注意事項再填寫本頁) ------1--訂-------Γ線於 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 34 312055 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(35 ) 效果,而可成為前述導電線路不易從絕緣性樹脂脫落的構 造。 此外,外部連接用電極151B、151C、151E至151J係 如前所述,埋入絕緣性樹脂,因此可成為即使從所固定的 外部引線施加外力,也不容易脫離的構造。 繼之’參照第13圖至第16圖,對於採用複數個電晶 體而構成簡單電路之半導體裝置的圖案加以說明。而最外 侧所顯示之矩形係半導體裝置之外形。 第13圖係於各個晶片座200、201固定半導體元件 203、204’並且在兼用為第1襯蟄及外部取出用電極的電 極205至207連接有金屬細線6而電極206係使兩條金屬 細線成為相同電位者,且省略了設在電極間之配線。亦即, 電極206係用來使銲墊、外部取出用電極及兩個電極成為 相同電位的配線。 第14圖係於晶片座210、211固定半導體元件212、 213、214、215,並且於第1襯墊216至220連接有金屬細 線。而電極220係與晶片座210成為一體,其間設有連接 用的配線221。此外,與第丨3圖不同,係使銲墊形成散佈 狀者。 第15圖係於一侧邊形成一列第1襯墊23〇…,於晶片 座231、232則固定有半導體元件233至235者。而晶片座 232具有半導體元件之固定用孤島及銲墊的功能。 再者,第16圖係於晶片座240至242固定有半導體元 件243至245者。而且配置有第1襯墊246···、247。此外, ----------—------^—訂— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 35 312055 !276211 A7 ----— B7 _____ 五、發明說明(36 ) 襯墊247係使三個電極形成相同電位者。 從以上的說明可知,金屬細線係使半導體元件之電極 與銲墊之間電性連接,且可活用為在原本使用配線後會交 又之部位的交叉跨越物(Cr〇SS 〇Ver)。 此外’所有實施例可謂皆可藉由在板狀體上覆蓋蝕刻 率小的導電被膜,並且經由該導電被膜進行半厚度蝕刻, 來實現雨檐突出部及彎曲構造,而具有錨定效果。 例如在Cu箔上黏附Ni時,可由氯化鐵或氣化鋼等同 時钱刻Cu及Ni,而且可利用蝕刻率的差形成雨檐突出部, 所以非常合適。 此外,由於係使半導體晶片的背面直接露出,或使孤 島露出,因此可與安裝基板之導電線路熱結合,以提高半 導體裝置之散熱性。因而可降低半導體晶片之溫度,並且 以該溫度降低部分提高半導體晶片之驅動能力。 例如功率MOS、IGBT、SIT、大電流驅動用電晶體、大 電流驅動用IC(MOS型、BIP型、Μ-CMOS型)記憶體元件等 即相當合適。 如以上說明可知,本發明之板狀體具有可隔著導電被 膜或光阻劑對導電圖案進行半厚度蝕刻的構造^而且,亦 可开> 成一種以沖壓或餘刻不從板狀體的表面穿透到背面, 而係在中途停止的混合式1C之導電圖案。由於可採用此半 厚度餘刻,因而可縮小導電圖案的間隔,以實現更微細之 混合式1C用的圖案。而且第1襯塾、晶片座、及配線係與 板狀體構成為一體,因此可避免變形及翹曲,而可不需要 (請先閱讀背面之注音?事項再填寫本頁) 訂,丨 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 36 312055 1276211 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(37) 聯、、’"桿、架設用引線。再者,在密封絕緣性樹脂而完全固 疋後’可藉由研磨或蝕刻板狀體之背面,使導電圖案分開, 以將導電圖案配置於預定位置而不會有位置偏移。此外, 也可毫無變形地配置混合式1C中繞得很長的特有配線。 而且’由於係在樹脂密封區域内配置所有區域之導電 圖案,因此可防止習知引線與引線間所產生的塑模溢料。 此外’由於形成有與導銷相同的圖案,因此在以絕緣 性樹脂密封時,可使該圖案形成開口而作為導銷。而且藉 由事先使導銷形成開口,即可固定於密封用鑄模之導銷, 以進行精密度高的樹脂密封。 若以Cu為主要材料構成板狀體,以Ni、Ag、Au或pd 等構成導電被膜,則可將導電被膜活用為蝕刻遮罩,更可 在進行半厚度蝕刻時,使其侧面形成彎曲構造,或在導電 圖案的表面形成導電被膜所構成的雨檐突出部,以形成具 有錨疋效果的構造。因此,可防止位在絕緣性樹脂背面的 導電圖案脫落或翹曲。 而且晶片座本身亦與板狀體構成為一體,因此可不採 用架設用引線而構成。 此外’由板狀體製造而成的半導體裝置係由半導體元 件、導電圖案等的導電線路及絕緣性樹脂之所需最小限度 所構成,因而可形成不浪費資源的半導體裝置。所以可實 現能大幅降低成本的半導體裝置。而且使絕緣性樹脂之覆 蓋膜厚、導電箔的厚度最適當化,可實現非常小型化、薄 型化且輕量化的半導體裝置。 (請先閱讀背面之注意事項再填寫本頁) 訂--------Γ線· 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) 37 312055 1276211 A7 五、發明說明(38 ) 此外’由於係使導電圖案的背 ra 杀扪貧面從絕緣性樹脂露出, 因此可使導電圖案的背面直接 要如習知構造的可撓性薄片基板之穿孔:因::有不需 双牙札等加工的優點。 而且,透料材、Au、Ag^電㈣直接將 w片座時’晶片座的背面會露出,因此可透過 晶片座將半導體元件所產生的熱直接傳達至安裝基板。特 別是因為該散熱性,所以亦可安裝功率元件。 此外,本半導體裝置中,分離凹槽的表面與導電圖案 的表面實際上係具有一致的平坦表面的構造,即使將狹窄 腳距QFP等安裝於安裝基板上,仍可直接水平地移動半導 體裝置本身,因此極易於進行外部取出用電極的偏移修 正。 而且,導電圖案的側面係形成彎曲構造,而可於表面 再形成雨檐突出部。因此可產生錨定效果,以防止導電圖 案的翹曲、脫落。 再者’在黏附絕緣性樹脂前,係以板狀體保持所有組件, 而在導電圖案的分開、切割時,絕緣性樹脂即成為保持基 板。因此不再需要習知例中所說明的保持基板,而具有在 成本上也可較為廉價的優點。 (請先閱讀背面之注咅?事項再填寫本頁) -----:--訂-------線松 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 38 312055
Claims (1)
1276211 弟9 Ο 1 Ο 3 5 6 9號專利申請案 申請專利範圍修正本 年 ’士乇;: Liii 8丹、遍曰 1 · -種板狀體’係具有:由平坦面構成的帛i表面; 吒及具有形成所希望之高度的凸部,且相 斤 、月1J域 弟1表面而形成的第2表面者, 其特徵為:構成一個半導體裝置之圖案·單元係 由複數個前述凸部所構成’,前述第2表面形成有包 圍住配置成矩陣狀的前述圖案單元之塑模成形鑄模 抵接區域且對應於前述圖案單元間之切割線形成 有位置對準標記。 ’ 2.如申請專利範圍第i項之板狀體,其中,前述凸部 係構成與前述第1襯墊一體而設之配線。. 3·如申請專利範圍第2項之板狀體,其中,前述凸部 係構成與前述配線一體而設之第2襯墊。 4.如申明專利|巳圍第(項之板狀體,其中,前述第1 襯墊及/或第2襯墊係銲墊或銲球固定用的襯墊。 經濟部中央標準局員工福利委員會印製 5·如申請專利範圍第1項之板狀體,其中,前述凸部 係構成設在前述半導體元件搭載區域之晶片座。 6·如申請專利範圍帛1項之板狀體,其中,於前述板 狀體之相對向側邊形成有與導銷為實質同一圖案、 或可插入前述導銷之導孔。 7_如申請專利範圍第1項之板狀體,其中,前述板狀 -係由銅、鋁、鐵_鎳合金之積層體或鋁—銅—鋁之積
1 (修正版) 312055 1276211 H3 層體所構成。 8.如申請專利範圍第】項之板狀體,其中,於前述凸 』的上面形成有其材料與構成前述凸部t材料不同 的導電被膜。 9·如申睛專利範圍第1項之板狀體,其中,前述凸部 之側面具有錯狀構造。 I 0 ·如申請專利範圍第8項之板狀體,其中,前述導電 被膜係在前述凸部的上面構成雨擔突出部。 II · 一種半導體裝置之製造方法,具有以下步驟: 準備板狀體之步驟,該板狀體具有:由平坦面 構成之第1表面;以及具有形成所希望之高度的凸 部,且相對於前述第1表面而形成之第2表面,且 構成一個半導體裝置之®案單元係由複數個前述凸 部所構成’ w述第2表面形成有包圍住配置成矩陣 狀的前述圖案單元之塑模成形鑄模抵接區域,且對 應於前述圖案單元間之切割線形成有位置對準標 記; ^ 經濟部中央標準局員工福利委員會印製 在各4述圖案單元之前述凸部電性連接電路 元件之步驟; 使塑模成形鑄模抵接於前述抵接區域,以絕緣 性樹脂成形而密封複數個前述圖案單元之步驟· 及 , 以刖述位置對準標記為|準而士刀害j前述絕緣 性樹脂,以使各前述圖案單元分離之步驟。 張尺度朝中關家標準(CNS ) __ ------- 2 (修正版)312055
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135283A JP3778773B2 (ja) | 2000-05-09 | 2000-05-09 | 板状体および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI276211B true TWI276211B (en) | 2007-03-11 |
Family
ID=18643390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090103569A TWI276211B (en) | 2000-05-09 | 2001-02-16 | Board member and method for making semiconductor device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7220921B1 (zh) |
| EP (1) | EP1154473A3 (zh) |
| JP (1) | JP3778773B2 (zh) |
| KR (1) | KR100374278B1 (zh) |
| CN (1) | CN1237610C (zh) |
| TW (1) | TWI276211B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI899857B (zh) * | 2024-02-23 | 2025-10-01 | 大陸商東莞市康祥電子有限公司 | 柔性基材電路板電性導通結構(一) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10153615C1 (de) * | 2001-10-31 | 2003-07-24 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von elektronischen Bauteilen |
| US6774470B2 (en) | 2001-12-28 | 2004-08-10 | Dai Nippon Printing Co., Ltd. | Non-contact data carrier and method of fabricating the same |
| CN1331220C (zh) * | 2002-04-11 | 2007-08-08 | 皇家飞利浦电子股份有限公司 | 制造电子器件的方法和电子器件 |
| DE10315438A1 (de) * | 2003-04-03 | 2004-10-14 | Conti Temic Microelectronic Gmbh | Anordnung von elektrischen und/oder mechanischen Komponenten auf einer großen, flexiblen Folienleiterfläche |
| JP4353853B2 (ja) * | 2004-05-20 | 2009-10-28 | 三洋電機株式会社 | 回路装置の製造方法および板状体 |
| DE102005051036A1 (de) * | 2005-10-25 | 2007-04-26 | Infineon Technologies Ag | Verfahren zum Aufbau eines integrierten Bausteins sowie integrierter Baustein |
| US7927920B2 (en) | 2007-02-15 | 2011-04-19 | Headway Technologies, Inc. | Method of manufacturing electronic component package, and wafer and substructure used for manufacturing electronic component package |
| KR100831593B1 (ko) * | 2007-04-23 | 2008-05-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법, 비아홀 천공 장치 |
| US9545009B2 (en) * | 2007-05-23 | 2017-01-10 | Spectra Logic, Corporation | Passive alterable electrical component |
| CN101662912B (zh) * | 2008-08-29 | 2012-01-11 | 英业达股份有限公司 | 电路板旋转定位结构 |
| JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
| EP2194571A1 (en) * | 2008-12-08 | 2010-06-09 | TNO Nederlandse Organisatie voor Toegepast Wetenschappelijk Onderzoek | Preparation of moulded body with electric circuit |
| JP5529494B2 (ja) * | 2009-10-26 | 2014-06-25 | 株式会社三井ハイテック | リードフレーム |
| US20110115067A1 (en) * | 2009-11-18 | 2011-05-19 | Jen-Chung Chen | Semiconductor chip package with mold locks |
| JP5625340B2 (ja) * | 2009-12-07 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US8384231B2 (en) * | 2010-01-18 | 2013-02-26 | Semiconductor Components Industries, Llc | Method of forming a semiconductor die |
| US9054417B2 (en) * | 2011-07-25 | 2015-06-09 | Auden Techno Corp. | Manufacturing method of antenna structure |
| JP2016072606A (ja) * | 2014-09-30 | 2016-05-09 | 日本特殊陶業株式会社 | 配線基板および多数個取り配線基板 |
| US9491867B2 (en) * | 2014-09-30 | 2016-11-08 | Ngk Spark Plug Co., Ltd. | Wiring substrate and multi-piece wiring substrate |
| CN109417041A (zh) * | 2016-02-01 | 2019-03-01 | 欧克特沃系统有限责任公司 | 用于制造电子器件的系统和方法 |
| CN108882519A (zh) * | 2018-08-27 | 2018-11-23 | 惠科股份有限公司 | 电路板及其制造方法、驱动电路板、显示设备、显示系统 |
| WO2021241654A1 (ja) * | 2020-05-29 | 2021-12-02 | 三井化学株式会社 | 異方導電性シート、異方導電性シートの製造方法、電気検査装置および電気検査方法 |
| FR3133482B1 (fr) * | 2022-03-11 | 2025-02-28 | St Microelectronics Grenoble 2 | Substrat d’interconnexion et procédé de fabrication d’un tel substrat |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4447857A (en) * | 1981-12-09 | 1984-05-08 | International Business Machines Corporation | Substrate with multiple type connections |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US5177591A (en) * | 1991-08-20 | 1993-01-05 | Emanuel Norbert T | Multi-layered fluid soluble alignment bars |
| EP0751561A4 (en) * | 1994-03-18 | 1997-05-07 | Hitachi Chemical Co Ltd | PRODUCTION METHOD OF A SEMICONDUCTOR PACK AND SEMICONDUCTOR PACK |
| US5493075A (en) * | 1994-09-30 | 1996-02-20 | International Business Machines Corporation | Fine pitch solder formation on printed circuit board process and product |
| JPH08204103A (ja) | 1995-01-30 | 1996-08-09 | Mitsui Toatsu Chem Inc | 多端子半導体パッケージ |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
| US5796590A (en) * | 1996-11-05 | 1998-08-18 | Micron Electronics, Inc. | Assembly aid for mounting packaged integrated circuit devices to printed circuit boards |
| JP3094948B2 (ja) * | 1997-05-26 | 2000-10-03 | 日本電気株式会社 | 半導体素子搭載用回路基板とその半導体素子との接続方法 |
| JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
| JPH11126952A (ja) | 1997-10-22 | 1999-05-11 | Sanyo Electric Co Ltd | 混成集積回路装置およびその製造方法 |
| US6329605B1 (en) * | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
| US6377464B1 (en) * | 1999-01-29 | 2002-04-23 | Conexant Systems, Inc. | Multiple chip module with integrated RF capabilities |
-
2000
- 2000-05-09 JP JP2000135283A patent/JP3778773B2/ja not_active Expired - Fee Related
- 2000-10-03 EP EP00308679A patent/EP1154473A3/en not_active Ceased
- 2000-10-03 US US09/678,142 patent/US7220921B1/en not_active Expired - Fee Related
-
2001
- 2001-02-05 CN CNB011032138A patent/CN1237610C/zh not_active Expired - Fee Related
- 2001-02-12 KR KR10-2001-0006676A patent/KR100374278B1/ko not_active Expired - Fee Related
- 2001-02-16 TW TW090103569A patent/TWI276211B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI899857B (zh) * | 2024-02-23 | 2025-10-01 | 大陸商東莞市康祥電子有限公司 | 柔性基材電路板電性導通結構(一) |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1323064A (zh) | 2001-11-21 |
| EP1154473A2 (en) | 2001-11-14 |
| KR20010103567A (ko) | 2001-11-23 |
| JP3778773B2 (ja) | 2006-05-24 |
| JP2001320011A (ja) | 2001-11-16 |
| CN1237610C (zh) | 2006-01-18 |
| KR100374278B1 (ko) | 2003-03-03 |
| US7220921B1 (en) | 2007-05-22 |
| EP1154473A3 (en) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI276211B (en) | Board member and method for making semiconductor device | |
| JP3883784B2 (ja) | 板状体および半導体装置の製造方法 | |
| US6909178B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW535462B (en) | Electric circuit device and method for making the same | |
| TW544823B (en) | Semiconductor device, its manufacturing method, and electronic apparatus | |
| JP3567219B2 (ja) | チップスケールパッケージ | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| US20030160317A1 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| TW201021186A (en) | Lead frame board, method of forming the same, and semiconductor device | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP2010238693A (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| TW201019446A (en) | Lead frame board, method of forming the same, and semiconductor device | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP5672652B2 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP4679000B2 (ja) | 板状体 | |
| JP3691335B2 (ja) | 回路装置の製造方法 | |
| JP5092424B2 (ja) | リードフレーム、およびその製造方法 | |
| JP4751585B2 (ja) | 半導体装置の製造方法 | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JP4121582B2 (ja) | 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| KR101168414B1 (ko) | 리드 프레임 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |