TWI273605B - Programmable memory controller and operation method thereof - Google Patents

Description

1273605 95-11-1 08219twf2.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種記憶體驅動電路，且特別是有關於一 種可控制記憶體位址位址及命令驅動控制電路。 【先前技術】 目前個人電腦（以下簡稱PC)系統中，對於記憶體控制 的方式，係為回應於其系統中之記憶體控制晶片所送出之一個 觸發信號，也就是晶片選取(Chip Select，CS)信號之下降緣來 作為記憶體控制的起始，再藉由此記憶體控制晶片所送出之命 令信號，並配合亦是記憶體控制晶片所送出之記憶體位址信號 來決疋對s己丨思體的控制動作，例如讀取記憶體的某一位址或是 寫入記憶體的某一位址等…。不過記憶體本身就是用來儲存資 料並加以讀取，因此pc中之記憶體控制晶片所送出之信號 中，負荷量最大的也是命令信號以及記憶體位址信號。一般而 言，對記憶體作資料存取時，記憶體控制晶片是同時將以信 5虎送至同一 '思體核組中的每個記憶體中，而命令信號之傳送 卻是先送到一個離記憶體控制晶片較近的記憶體，再送至一個 較遠的記憶體中，以此類推。因此，對於較近的記憶體來說， 當CS信號之下降緣來觸發此較近記憶體讀取此命令信號時， 此較近的記憶體較容易讀取到與CS信號相同的時序下之命令 信號。但對較遠的記憶體來說，因為命令信號傳送距離二& 係’當CS仏號之下降緣觸發此較遠的記憶體去讀取此命令_ 號時，由於命令信號可能不穩定且產生飄移之現象，而使二車= 遠的記憶體可能無法讀取到與CS信號相同的時序下之命令^ 1273605 〇8219twf2.doc/〇〇6 95-11-1 號’進而導致此較遠的記憶體產生誤動作。因此，對應於主機 板己丨思體裝置線路的佈局，就必須考慮到記憶體控制晶片推 ，命令信號以及記憶體位址信號的能力。也就是要考慮到命令 信號週期維持時間、以及控制晶片拉線到記憶體間距離的長 短。 由於此CS信號之週期維持時間為熟悉此技藝者所能了解 的1T週期時間，因此習知的作法為將命令信號以2T週期時 間形式提前在此CS信號送出前送出。由於2Τ週期時間較長， 因此即使在較長的傳送距離下，記憶體較能在接受cs信 觸發時，讀取到與CS信號相同時序下之此命令信號。 但就市面主要的兩種記憶體，動態隨機存取記情體 (synchronous dynamic rand〇m ac_ ，以下 ^ ^DRAM)以及雙倍資料速率同步動態隨機存取記憶體恤ubie ata rate synchronous dynamic random access memory 稱DDR SDRAM)來看。其工作時脈都已達到1〇〇MHz以上。曰 ::苡ί ΪΓΤ下，SDRAM與DDR SDRAM之記憶體 =取才曰也就是記㈣控制晶片送給記憶體之命令信 號均使用2T職時間，於是使得電腦纽的速度與效能大; 折扣’尤以使用DDR SDRAM之電腦系統影響較大。 【發明内容】 有鑑於此，本發贿出—種記憶體健 或是2丁週期時間的命令= t又崎於繼敝存取效能 1273605 〇8219twf2.doc/〇〇6 95-11-1 —種可程式化之記憶魅㈣，包括：如㈣ $襄置、命讀碼裝置、職設絲置、命令;^置己= 命令信號輸出奘菩甘+ ^ P 7钾斤衣置以及 出複心 之週期設定命令信號並接受週期設定裝置所輸出 令信號輸令信號並纽X輸出之。最後，命 期設定裳置戶陳二已排序過之命令信號，且依據週 域^期於輪出至記憶體時之維持時間。。排序之中令 存取ϊΓϋ出數之程式化之記憶體控制器之記憶體 …、、口構主要包括··控制晶片組以及記情體抚揭甘士制 片組内建有可程式化之記憶體控^ ‘片、中:控制晶 作資料存取時，此控制晶片組控制曰片，記憶體 f輪出_命令域職體控 收這些命令信號以輸出至記憶體。f 丁門而3己體插槽則接 在本發明較佳實施例中， =令信號之傳送轉以=== 命令仏號之傳送距離，係與 崎叶間。而廷些 佈線距離相關。 工aa 、、、/、圮憶體插槽腳位間之 响種不同 (2T)。且通如定輯作纽第 1273605 08219twi2.doc/〇〇6 95-11-1 一週期時間之使用依據。例如，當 時，使用第-週期時間作為其週期維於此就距離 I弟—週期日_乍為其週期維持時間。至於預 疋距離可以是記憶體插槽之于丁门主㈣ delen_。 H曰片組間的佈線長度 為讓本發明之上述和其他目的 椹，〕导寸徵、和優點能更明顯易 «，下文4寸舉較佳實施例，並配合所附 【圖式簡單說明】 4附圖式’作詳細說明如下： 之日^ 會示的是根據本發明較佳實施例記憶體接收信號 之叶序不思圖； ^第2晴補是減本發明之—紐實侧之可程式化 之记憶體控制器之電路方塊圖； 第3A圖緣示的是根據本發明之另—較佳實施例之使用可 程式之記㈣控制i之記舰存取結構之·找圖；以及 第3B圖繪示的是^艮據本發明之又另一較佳實施例之另一 較佳實施例之使用可程式之記憶體控制器之記紐存取結構 之電路方塊圖。 第4圖繪示的是根據本發明之再另一較佳實施例之可依 據纪憶體與圮憶體控制器的距離以決定所傳送命令信號之 維持時間的控制方法之流程圖。 ~ 【主要元件符號說明】 210 ··記憶體主控裝置 220 ··命令解碼裝置 230 ··命令排序裝置 1273605 08219twf2.doc/006 95-11-1 240 :週期設定裝置 250 :命令信號輪出裝置 305 ’ 307 ’ 355，357 :記憶體控制器 310 ’ 360 :控制晶片組 320，330，340，350，370，380，390，395 ·•記憶體插槽 410 ’ 420 ’ 430，440，450 :流程圖步驟 【實施方式】 個人電腦系統對於記憶體的使用，通常是採取以主機板上 之一個控制晶片組(例如北橋晶片）中之記憶體控制器以送出 命令信號（command signa卜以下簡稱CMD信號）以及記憶 體位址信號（memory address signal，以下簡稱MA信號），來 對έ己憶體作資料的存取。一般來說，當控制晶片組存取記憶體 時，會使用其内建之記憶體控制器送出一個晶片選擇信號 (chip select signal，以下簡稱CS信號）、CMD信號以及μα 信號給記憶體，CS信號用以選擇使用記憶體上的其中一個晶 片以為資料存取。記憶體並受此CS信號之下降緣觸發而去讀 取在相同的時序下送至記憶體的命令信號，如列位址選擇信號 (row address select，簡稱RAS信號）、行位址選擇信號(c〇lumn address select，簡稱CAS信號）以及寫入致能信號（write enable，簡稱WE信號）等·…，以及ΜΑ信號以作為位於此記 憶體上之此晶片之資料存取。基於記憶體控制器拉線到記憶體 的距離，往往會使得記憶體受CS信號之下降緣觸發時，讀取 不到此CMD信號。 因此，針對CS信號以及CMD信號，請參考第1圖，第 1273605 〇8219twf2.doc/0〇6

95-1M H，，曰不的是根據本發·佳實施例記㈣接收信號 不思圖。故_接收到CS信餅，就會在CS信號下緣 a到b的時間内，去讀取在相同時序下的CMD信Ϊ。 i送=3較CS信號從記憶體控制器到每個記憶體‘ 耻，在綱轉下（虛線部分），c= L唬了此會向右飄移，也就是來不及抵達。 r於較遂，己憶體而言，便必須使用較大週期維持時間 口 ·一個日樣週期，_ 2T)之CMD j言號提前較cs _ 送出確使記憶體能在CS信號觸發時： 丁达疏體以供讀取。對於較近的記憶體 間”時脈週期，簡細之_號與= 達^谈。己體控制益达出，即可在CSjf號觸發記憶體時到 憶====之⑽信號，使得對於記 考第2圖，其♦示的是根據本發明之—較佳實施例之 告丨曰:己_控制15電路方塊圖。此可程式化之記憶體控 入括有：記憶體主控裝置210、命令解碼裝裝置220、 二' ^ ^置^30、命令信號輪出裝置250以及週期設定裝置 杆描f/當兄憶體主控裝置21〇需要使用到插置於記憶體 2?0曰。^己憶體時，便會發出一個請求信號給命令解碼裝置 nΡ 7解碼裝置220收到此請求信號後，便會將其請求 角午碼成複數個命令信號以輸出至命令排序裝置230中。然 1273605 °8219twi2.doc/〇〇6 裝置240所輪出f些命令信號、以及由週期設定 (設定這些命外^4奴錢，隨後娜此勒設定信號 定之週期轉相之錢，纽是依照此所設 已排序之命命令^號加轉序綱。當這些 令信號輪出裝置^令信號輪出裝置250中時，命 it期設定作接收由週期設定裝置所輪出之 命令信號置23G所送達之排序後 ，號之週期維持時 意:=== ==，，通常此週期維持二= 在二迷：:：:透而過編上程，、並將相關程式瑪儲存 至記憶體 的是佈當:求信號發出時’可因應於記憶趙=槽』： r之時間。另—方™碼裝用=命:= =0、週期設定裝置240、以及命令信號輪出裝置 ^ ·=!控制H(DRAM c。—㈣中現成的知 :者亦可依據實際之需求加以變更、或另行構築以 10 1273605 08219twf2.doc/006 95-11- 陳ft上述且就主敵巾之㈣“ _記㈣插槽之實 rtn錄顧之料四個記髓_之域板來說 明，睛同時茶考第Μ以及犯圖。在第M目中，此控制晶 片組310具有兩個記憶體控制器3〇5以及3〇7，其曰 控制器305分別串接離抑告丨丨曰y 4 〇 〜脰 物W 制0片組31G較近之記憶體插槽 而另一個記憶體控制器307則分別串接離控制晶片 組31〇較遠之記憶體插槽34〇，35〇。且記憶體控制器3〇5所 送至記憶體插槽320，33〇之命令信號之週期維持時間為汀 週期時間，而記憶體記憶體控制器307所送記至憶體插槽 340，350之命令信號之週期維持時間為2了週期時間。另一種 接法’請參考第犯圖，控制晶片組36〇同樣也具有兩個記憶 體控制器355，357 ’其中，記憶體控制器355只串接離控制 晶片組360較近之記憶體插槽37〇。而另一個記憶體控制器 則分別串接離控制晶片組360較遠之記憶體插槽38〇，39〇以 及395。且記憶體控制器355所送至記憶體插槽370之命令信 號之週期為it週期，而記憶體記憶體控制器357所送記至憶 體插槽380，390以及395之命令信號之週期維持時間為2τ 週期時間。事實上，在主機板中使用1Τ與2Τ之記憶體插槽 數量可以依實際之應用而定。然而當記憶體插槽之腳位與控制 晶片組310或360間的佈線長度(Trace length)小於2500mils 時’可設定該記憶體使用IT週期命令信號，至於其他的佈線 長度大於2500mils之記憶體則使用2T週期命令信號。是以， ¥知技術者可依據實際之需求來設定各記憶體所接收命令信 號的維持時間。 11 1273605 08219twf2.doc/006 95-11. 此外^為使用1T週期維持時間之命令信號對記憶 夕筆貧料存取控制所花的整體時間自錄使用2Τ週期維持日士 間之命令信號對記憶體作多筆資料存取控制所花的整= 來的^。因此，使用1Τ週期維持時間之命令信號對於工作ς 脈較=記憶體而言是較合適的，而使用2Τ職維持時間之 命令，號部對於工作時脈較低之記憶體而言是較合適的。因 此’若能使用較高工作時脈搭的記憶體，像是雙倍資料速率同 data rate synchronous dynamic random access memoly，以下簡稱DDR sdram)插置於使用 it乂期命令㈣的記憶體插槽上，更較使關步動態隨機存 取纪憶體(synchronous dynamic random access memory，以下簡 稱SDRAM)能將本發明之特徵加以凸顯。因此，在第3a ^ 以及弟3B圖中，可將§己憶體插槽wo、330以及370設計為 支援DDR SDRAM之記憶體插槽。而將記憶體插槽34〇、35〇、 380、390、395設計為支援SDRAM之記憶體插槽，為最佳。 以因應目前主機板使用之主記憶體多以DDR sdram與 SDRAM並存的情況。 ^ 一綜上所述，本發明提出一種可程式化之記憶體控制晶片， 藉由週期設定裝置設定控制記憶體存取時之命令信號週期之 維持時間（1T/2T)，並配合主機板上控制晶片組與記憶體插槽 位置以選擇使用。使得電腦系統在存取記憶體時，能發揮其最 大效能。 除了上述之可程式化之記憶體控制晶片，本發明亦提出 一種對應之可依據記憶體與記憶體控制器的距離以決定所 12 1273605 08219twi2.doc/〇〇6 95-11-1 3达^信，維持時間的控制方法，其流程如第4圖所 _進行資信號，這個請求信號是對 態㈣卢:科存產生。上述的記憶體可為同步動 動 號，其二士此驟420解碼請求信號以產生多個命令信 二：狳7: 信號為送往記憶體以執行資料存取之操 这個解碼控制信號以產生週期設定信號。 驟4= ΓΓ 來控制命令信號的維持時間。然後在步 且輸出排命令錢以及職奴錢，用以排序 侍之_ ^錄。最後，在㈣450铺週期設定 ΐίΪ 在維持時間中控制已排序之命令信號輸出至 .田ί述的維持時間為根據命令信號之傳送㈣來決定， =傳运轉驗生請求錢之㈣^組 iength) 〇 離低^ =可在_週期時間當中選擇其—。若傳送距 預定距離（例如25GGmils)時，使用第—種較短 則使用：間：為維持時間;若傳送距離高於預定距離時， 二 時間作為維持時間。上述的第- 間轉力令信號—個時脈週期，而第二種週期時 間、准持中令信號二個時脈週期。 ，、守 本私f發日犯峨佳實_鑛如上，«並_以限定 x壬何力習此技*者，在不脫離本發明之精神和範圍 13 1273605 08219twf2.doc/006 95-11-1 内，當可作各種之更動與潤飾，因此本發明之保護範圍當視後 附之申請專利範圍所界定者為準。

14

Claims (1)

1273605 08ii9twe.d〇c/〇〇6 95-Π-ΐ 十、申請專利範圍： 程式化之記憶體控制器，包括： °己fe體主控裝詈，田 器對一記情體之資# u ^該可程式化之記憶體控制 一請求^ 存料，崎記憶社控裝置送出 命令ϋίΐ解碼衫’用崎骑請求錢以產生複數個 設定制=碼-控制信號以產生-週期 持時間；，、中雜㈣㈣命令信號的維 ;命:鱗裝置’因應於該些 疋㈣鱗且輸出料命令錄；以及 排序之二C出裝置’命令信號輪出裝置接收該些已 域以，設定信號，用以依據該週期設 信號以輸出維持時間中控制該些已排序之命令 制哭2:如复申:青專利範圍第1項所述之可程式化之記憶體控 (SvLl/、錢憶體為—同步動態隨機存取記憶體 ronous Dynamic Random Access Memory，SDRAM)。 3.如申請專利範圍第旧所述之可程式化之記憶體控 b，、中該記憶體為-雙倍資料速率(DQuble⑽ Rate ’ DDR)之同步動態隨機存取記憶體。 .4.t中請專利範圍第1項所述之可程式化之記憶體控 1為、巾根據該些命令信狀—傳送㈣來紋該維持 15 I273l 一 95-11-1 時間。 制器’其所述之可程式化之記憶體控 組與安置該記恃體之含該記憶體控制器之控制晶片 岫她)。歲咖插槽腳位間之佈線距離(Trace 制器纽之記憶體控 制器，其中==項 使用====高於峨距離時， 制器8.如其:=:=r程式化之記憶體控 構，使9用_如種二可:二=控制 制哭— 軌圍弟1項所述之可程式化之記情體抑 體^=憶體存取結構係為以複數個命令信號對-記ί 體作貝料存取之控制，其結構包括： ^ 一控制晶片組，該控制晶片組内建該 體控制器，且當該控制晶片組對該 ^ =憶 =制晶片組控制該可程式化之記憶體控 些命令信號一維持時間；以及 ㈣出之該 —記憶體插槽，該記憶體插槽接收該些命令信號以輪 16 1273605 08219twf2.doc/006 95-11-1 出至該記憶體，其中該些命令信號個應於—控制信號以 決定該維持時間，且該維持時間係隨該記憶體控制器與該 記憶體插槽之距離相關。 10·如申請專利範圍第9項所述之使用可程式化之記憶 體控制器之記賴存取結構，其巾該記紐為—同步動態 隨機存取記憶體（Synchronous Dynamic Rand〇m Acce二 Memory，SDRAM)。 11·如申請專利範圍第9項所述之使用可程式化之記憶 體控制器之記憶體存取結構，其巾該記憶體為—雙倍資料 速率(Double DataRate)之同步動態隨機存取記憶體。、 12·如申請專利範圍第9項所述之使用可程式化之記憶 體控制器之記憶體存取結構，其中根據該些命令信號之一 傳送距離來決定該維持時間。 13.如申請專利範圍第12項所述之使用可程式化之記 ，體控制ϋ之記憶體存取結構，其中該傳送距離為該控制 晶片組與該記憶體插槽之腳位間的佈線距離⑶ length) 〇 Η·如申請專利範圍第13項所述之使用可程式化之記 憶體控制器之記憶體存取結構，其中該維持時間可為第一 週期時間或第二週期時間，其中該第一週期時間係維持該 命令信號一個時脈週期，且該第二週期時間係維持該命令 信號二個時脈週期。 15·如申請專利範圍第14項所述之使用可程式化之—己 憶體控制器之記憶體存取結構，其中該傳送距離低於一預 17 1273605 08219tw2.doc/〇〇6 95-J Μ 定距離時，使用該第一週 距離高於該預定距離時，二^為該維持時間，該傳送 時間。 /弟一週期時間作為該維持 16·如申請專利範圍第15 憶體控制器之記憶體存取έ士構用可程式化之記 2500mils。 。冓’，、中該預定距離係 17·—種可依據記憶體 所傳送命^號制=距離以決定 資料:時’其中該請求信號係對該記憶體進行 解碼該請求信號以產生複數個 信號係送往該記憶體以執行該詩存取^作〔、以中々 仲生—週期設定信號，其中該控制 u虎係用咕繼命令錢的維持時間，· 輸』該週期設定信號，排序且 此該週期設定信號之指示，在該維持時間中控制該 二已排序之命令信號輸出至該記憶體。 18·如申請專利範圍第17項所述之方法，其中該記憶體 同步動悲隨機存取記憶體（Synchronous Dynamic Random Access Memory，SDRAM)。 、I9·如申請專利範圍第17項所述之方法，其中該記憶體 為雙倍資料速率(Double Data Rate，DDR)之同步動態隨 機存取記憶體。 〜 12736说 9twf2.doc/006 95-11-1 20·如申請專利範圍第17項所述之方法， 間係根據該命令錢之傳送距離來決定該料# ^維持時 21.如申請專利範圍第2〇項所述之方法，t ::轰、， 離為產生該請求信號之控制晶片組、與安置^二达距 憶體插槽腳位間之佈線距離(Trace le_。°"疏體之記 22·如申請專利顧㈣項所述之方法， 間可為第—週期時間或第二週 、K維持化 維持 該第 命令信號-個時脈週期，且該第間係 時脈週期，其料第—時間__ 23.如申請專利範圍第22項所述之方法， Η低ΐ:預定距離時’使用該第-週期時間作為該唯： 間 作為該維持時間。 〗便㈣弟一週期時 =4.如中專利範圍第23項所述之方法 雔係250〇miis。 八預定距

19 1273605

日修正/ 8219TY/

440

第4圖 1273605 08219twf2.doc/006 95-11-1 五、中文發明摘要： 種可程式化之圮憶體控制器，其有·· 體 置:命令解碼裝置、週期設定裝置、命令排序3、= ^錢出裝置。其中，可程式化之記憶體控制器對一記憶 體之貧料作存取時，記憶體主控裝置送出一往 八 裝置接收請求信號並進行解瑪，用以產生複數°個^ #號。週期設定裝置接收一控制信號並進行 ^-職設定㈣，其中該控能號係Μ $維持相。命令排縣置減命令錢叹週期狀 =二f命令信號進行排序。命令錢輪㈣置接收已 令信號以及職設定錢，Μ依據該週期設定 不’以在該維持時間中控制該些已排序之命令信 琥以輪出至該記憶體。 六、 英文發明摘要： 七、 指定代表圖： (一)本案指定代表圖為：圖（）。 (一)本代表圖之元件符號簡單說明： ^化^若有化學式時，請揭示最能顯 示發明特徵