TWI273365B - Boost circuit with a voltage detector - Google Patents

Description

1273365 九、發明說明： 【發明所屬之技術領域】 本發明係提供一種昇壓電路，尤指一種内含一電壓偵測 器之昇壓電路。 【先前技術】 請參閱第1圖，第1圖為習知一昇壓電路10之電路 圖。昇壓電路10包含一第一 PMOS電晶體12、一第二PMOS 電晶體16、一主要電晶體14、以及一電壓轉換電路(level shift circuit) 18。昇壓電路10可將適用於快閃記憶體中字元 線(word line)所需之三伏特參考電壓Vdd提昇至五伏特輸 出電壓VQUt。 在昇壓電路10中，主要電晶體14係充作一電容，而 第一 PMOS電晶體12、連同受控於電壓轉換電路18之第 二PMOS電晶體16，係用來對主要電晶體14預充電 (pre-charge);電壓轉換電路18係受控於一開關電壓Vsw， 以選擇性地將輸出電壓V_輸出至第二PMOS電晶體16。 舉例來說，若開關電壓Vsw為一邏輯高（logic high)電壓， 如圖二所示，電壓轉換電路18將輸出電壓輸出至第二 PMOS電晶體16(電壓轉換電路18所輸出之控制電壓Vc係 等於輸出電壓Vout)，以關閉（turn off)第二PMOS電晶體 1273365 16，反之，若開關電壓Vswg_邏輯低(1〇gicl〇w)電壓，電 壓轉換電路18轉而將一零伏特電壓輸出至第二刚〇8電晶 體16(電壓轉換電路18戶斤輸出之控制電壓％係等於該零伏 特電壓），以開啟(扣加〇11)第二1>14〇8電晶體16 昇壓電路10之運作過程略述如后：當用以控制電壓 轉換電路18運作之開關電壓等於該邏輯低電壓、而用 以控制主要電晶體Η運作之提昇電壓U於該零伏特 電壓時’如第2圖所示’第二PM()S電晶體16係開啟的， 而昇壓電路1 〇係處於一預充電狀態(pre-charge state);當 開關電壓vsw等於該邏輯高電壓、而提昇電壓I·等於參 考電壓Vdd時，第二PMOS電晶體16係關閉的，而昇壓 電路10係處於一昇壓狀態（boost state)。為了確保昇壓電路 10運作於该昇壓狀態時，先前於該預充電狀態時充入至主 要電晶體14内之電荷不致從第二PM〇s電晶體16流失， 開關電壓Vsw之昇緣係略領先於昇壓電壓Vkiek之昇緣，以 於昇壓電路10由該預充電狀態轉換至該昇壓狀態前，先行 關閉苐'一 PM0S電晶體16。 由於PM0S電晶體具有較低的載子遷移率（carrier mobility)，所以，為了增加充電至主要電晶體14之速率， 習知昇壓電路10中之第一 PM0S電晶體12及第二PM0S 電晶體16通常需占據較大的面積。然而，占據較大面積之 !273365 :PMOS兔晶體12及第二pM〇s電晶體w不僅會增加 =電路〜製造成本，因占據較大面積之第一蘭§ :曰曰體^及第二卿s電晶體16所引致之基體效應(b〇dy ect)遂會.昇壓電路1()之臨限電壓dh()ld 讀age)，並從而相應地降低昇壓電路ι〇之運作效率。 …此外’在昇壓電路10昇壓輸出電壓v_之過程中， 右’考電I Vdd南於-預^電廢，昇壓電路1G極有可能 產生過高之輪出電壓v_’而過高之輸出電壓極有可 能對於其所供紅電料成無可_之财。 【發明内容] 、因此本發明之主要目的在於提供—種昇壓電路，以解決 習知技術之缺點。 、 根據本發明之申請專利範圍，本發明係揭露一種用來將 -參考電壓昇壓成-輸出電壓之昇壓電路，該昇壓電路包 含-電連接於該輸出電壓之主要電晶體、—電連接於該輪 出電壓之預備電晶體、-電連接於該主要電晶體及該預: 电晶體且用來預充電該主要電晶體及該預備電晶體之預充 電電路(pre-charge circuit)、以及—電連接於該參考電壓及 該預備電晶體且用來依據該參考電壓控制該預備電晶體之 運作之電壓偵測器。 1273365 在本發明之較佳實施例中，該預充電電路包含一第一 PMOS電晶體、一第二PMOS電晶體、以及一電連接於該 第二PMOS電晶體及該輸出電壓且用來依據一開關電壓將 該輸出電壓傳送至該第二PMOS電晶體之電壓轉換電路 (level shift circuit) 〇 在本發明之第二實施例中，該昇壓電路另包含一電連接 於該主要電晶體且用來於對該主要電晶體充電之充電模 組，該充電模組包含一穩定電晶體、一用來依據該穩定電 晶體之電壓值對該主要電晶體回充電之主要充電電晶體、 以及一用來依據該主要電晶體之電壓值對該穩定電晶體回 充電之穩定充電電晶體。 本發明之昇壓電路中之電壓偵測器可於偵測到該參考 電壓係高於一預定電壓時，失能該預備電晶體，如此一來， 該昇壓電路便不致於產生過高之輸出電壓，當然，該輸出 電壓也不會對於其所供應之電路造成任何無可彌補之損 害。 【實施方式】 請參閱第3圖，第3圖為本發明之較佳實施例中一昇壓 電路50之電路圖。昇壓電路50包含一第一 PMOS電晶體 1273365 52、-第二PMOS電晶體54、—電連接於第二pM〇s電晶 體54之電壓轉換電路56、一主要電晶體％、一預備電晶 體68、及一電連接於主要電晶體58及預備電晶體砧之電 壓偵測器60。主要電晶體58及預備電晶體68可為具有三 重井(triple-welled)結構之NM0S，其三重井皆接地。 電壓偵測器60係用來偵測參考電壓vdd是否高於該 預定電壓，並據以輸出用以分別控制主要電晶體58及預備 電晶體68運作之主要提昇電壓VKMAIN及預備提昇電壓 VKAUX。詳言之，當偵測到參考電壓Vdd仍低於該預定電 壓時，電壓偵測器60輸出皆等於提昇電壓％以之主要提 幵電壓VKMAIN及預備提昇電壓VKAUX ;反之，當偵測 到參考電壓Vdd已超出該預定電壓時，電壓偵測器60輸 出刀別等於提昇電壓vkick之主要提昇電壓VKMAIN、及等 零伏特電壓之預備提昇電壓VKAUX。換言之，在本 ^月之昇壓電路5〇中，當參考電壓vdd已超出該預定電 壓日寺，兀上入担曰

— 順提昇電壓vkick之值為何，預備提昇電壓VKAUX ㈠亥零伏特電壓，而預備電晶體68相應地恒停止運作 (disable) 〇 汁壓電路5〇之運作過程說明如后：（ 壓轉拖φ 让巾J甩 、包路56運作之開關電壓V·等於該邏輯低電壓、 ^ kiek等於該零伏特電壓時（此時，無論參考電壓 1273365

Vdd是否超過該預定電壓，用 π M少別控制主要電晶體58万 預備電晶體68運作之主要提戽+ 及 奴歼电壓VKMAIN及預備提異 廷壓VKAUX皆等於該零伏特電句，此時，第二 晶體54係開啟的，而昇壓雷敗ςΑ °屯 ^ μ係處於該預充電狀能· ⑶)反之，當開關電壓Vsw等於 一 心， 、 、μ邏輯咼電壓、提昇電壓

Vkick專於參考電壓Vdd、而來老+ 号電壓vdd尚未超過該預宕 電壓時，第二PMOS電晶體54係心 預疋 係關閉的，而昇壓電路50 係處於一全部昇壓狀態，換古 a ^ 兴。之主要電晶體58及預備帝 日日體68係同時運作著·（儿、a ^ 中「 者，（2b)當開關電壓Vsw等於該邏輯高 電壓、提昇電壓Vkiek#於參考 、輯问 乂 1私座Vdd、但茶考電爆v⑹ 已超過該預定電壓時，第二pM〇電曰 /e曰两㊉μ 兒日日體54仍係關閉的， 仁外£电路5Θ已由該全部昇壓肤 丨幵^狀恕、轉而處於一部分昇壓 狀怨，換言之，在昇壓帝玖 歼i私路50中，僅餘下主要電晶 仍在運作著，而預備雷曰 ^ “曰曰體68已文控於電壓偵測器60所 :；轉伏特f壓之預備提昇霞νΚΑυχ 運作。 T儿 3圖所顯示之昇壓電路％中，主要電晶體58係 、工电則器60間接地電連接至提昇電壓Vkick，缺而， 本=之昇壓電路中之主要電晶體58也可直接地電連接 於提昇電壓W.，上 之參考電壓v:，匕一來，不論電壓偵測器60所偵測到 αα疋否超過該預定電壓，該昇壓電路中 要電晶體58惶運作著。 11 1273365 請參閱第4圖，第4圖為昇壓電路50中參考電壓Vdd 與輸出電壓V-之關係圖。當參考電壓Vdd尚未超過該預 定電壓時，輸出電壓係沿著一第一曲線1^漸漸增加， 一旦參考電壓Vdd超過該預定電壓時，輸出電壓VQUt之電 壓值會因預備電晶體68之停止運作而突然從一第一電壓 減小為一第二電壓，並轉而沿著一第二曲線L2漸漸增加， 第二曲線L2之斜率係小於第一曲線L!之斜率。如此一來， 即便參考電壓Vdd超過該預定電壓，昇壓電路50也不致 於產生過高之輸出電壓V〇ut，所以，本發明之昇壓電路50 所產生之輸出電壓VQut不會對於其所供應之電路造成任何 無可彌補之損害。 請參閱第5圖，第5圖為本發明之第二實施例中一昇壓 電路70之電路圖。昇壓電路70除了第一 PMOS電晶體52、 第二PMOS電晶體54、電壓轉換電路56、主要電晶體58、 預備電晶體68及電壓偵測器60外，另包含一穩定電晶體 78、一主要充電電晶體72、及一穩定充電電晶體74。主要 充電電晶體72及穩定充電電晶體74係分別受控於穩定電 晶體78及主要電晶體58，而用來對主要電晶體58及穩定 電晶體78回充電。 在本發明之昇壓電路70中，主要電晶體58及穩定電晶 12 1273365 體78係分別受控於互斥之主要提昇訊號VKMAIN及穩定 提昇訊號VKICKB，主要提昇訊號VKMAIN及穩定提昇訊 號VKICKB之波形請分別參閱第6圖及第7圖。詳言之， 在主要電晶體58受控於主要提昇訊號VKMAIN而昇壓輸 出電壓之同時(相當於第6圖中所顯示之昇壓狀態）， 除了輸出電壓會被提昇外，主要電晶體58上之電壓尚 足以導通穩定充電電晶體74,以對穩定電晶體78回充電， 並漸漸地提昇穩定電晶體78之電壓；交替地，當主要電晶 體58受控於主要提昇訊號VKMAIN而停止昇壓輸出電壓 時(相當於第6圖中所顯示之回充電狀態），穩定提昇訊 號VKICKB連同穩定電晶體78上之電壓足以導通主要充 電電晶體72，以對主要電晶體58回充電。 在本發明之第二實施例中，由於主要充電電晶體72連 同穩定電晶體78及穩定充電電晶體74可回充電主要電晶 體58,所以，不同於昇壓電路50(10)中用以控制第二PMOS 電晶體54(16)之電壓轉換電路56(18)係受控於開關電壓 Vsw之控制，時而開啟或時而關閉，昇壓電路70中之電壓 轉換電路56僅於昇壓電路70開始運作前（即產生輸出電壓 Vout前），開啟第二PMOS電晶體54，如第8圖所示，以預 充電主要電晶體58及預備電晶體68，俟昇壓電路70開始 產生輸出電壓乂_後，電壓轉換電路56即行關閉第二 PMOS電晶體54。如此一來，第一 PMOS電晶體52及第 13 1273365 二PMOS電晶體54之充電速率 運作效率，換言之，即便是 /左右昇壓電路7〇的 電速率之第一 PMOS電晶體乂第、的:積，具有較低充 不會對昇壓電路川之運作速率造成電晶體Μ也 第5圖所顯示之昇壓電路7〇 ^ 7S，, ^

PMOst?^ " ^ ^ 5 ^ M 預借二 —PM〇S電晶體、-主要電晶體、- 參考:J:體、及，電壓偵測器，該電壓偵測器可於#測到 /曰體以超過該預定電壓時，失能(Me)該預備電 =之==電，t高之輸_V-。在本 ^ '^幵壓電路另包含m晶體、 主要充電電晶體、及一籍中亡 電路開始產生輸出電壓“後，二用來於該昇壓 取代該第一削S電晶體Γΐ第電要電晶體，以 水 曰曰體及5亥弟二PMOS電晶體。如此一 即便4第-PM0S電晶體及該第：pM〇s電晶體採用 =的面積，具有較低充電速率之第—觸S電晶體及第 :響。〇S電晶體也不會賴昇壓電路之運作料造成任何 14 1273365 以上所述僅為本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範 圍。 【圖式簡單說明】 第1圖為習知一昇壓電路之電路圖。 第2圖為第1圖所顯示之昇壓電路中一開關電壓Vsw、一 提昇電壓 Vkick 及一輸出電壓vout之波形圖。 第3圖為本發明之較佳實施例中一昇壓電路之電路圖。 第4圖為第3圖所顯示之昇壓電路中一參考電壓Vdd與一 輸出電壓之關係圖。 第5圖為本發明之第二實施例中一昇壓電路之電路圖。 第6圖為第5圖所顯示之昇壓電路中一主要提昇訊號 VKMAIN之波形圖。. 第7圖為第5圖所顯示之昇壓電路中一穩定提昇訊號 VKICKB之波形圖。 第8圖為第5圖所顯示之昇壓電路中一開關電壓Vsw、一 提昇電壓vkick及一輸出電壓vout之波形圖。 【主要元件符號說明】 10、50、70 昇壓電路 12、52 第一 PMOS電晶體 15 1273365 14 主要電晶體 16、54 第二PMOS電晶體 18、56 電壓轉換電路 58 主要電晶體 68 預備電晶體 72 主要充電電晶體 74 穩定充電電晶體 78 穩定電晶體 80 電晶體 16

Claims (1)

1273365 十、申請專利範圍： 1. 一種用來將一參考電壓昇壓成一輸出電壓之昇壓電 路，該昇壓電路包含： 一主要電晶體，電連接於該輸出電壓； 一預備電晶體，電連接於該輸出電壓； 一預充電電路(pre-charge circuit)，電連接於該主要電晶 體及該預備電晶體，用來預充電該主要電晶體及該 預備電晶體；以及 一電壓偵測器，電連接於該參考電壓及該預備電晶體， 用來依據該參考電壓控制該預備電晶體之運作。 2. 如申請專利範圍第1項所述之昇壓電路，其中該主要 電晶體為一具有三重井結構之NMOS。 3. 如申請專利範圍第1項所述之昇壓電路，其中該預備 電晶體為一具有三重井結構之NMOS。 4. 如申請專利範圍第1項所述之昇壓電路，其中該電壓 偵測器係於偵測到該參考電壓高於一預定電壓時，失 能（disable)該預備電晶體。 5. 如申請專利範圍第1項所述之昇壓電路，其中該預充 1273365 電電路包含： - 一第一 PMOS電晶體； 一第二PMOS電晶體，電連接於該第一 PMOS電晶體 與該主要電晶體及該預備電晶體之間；以及 一電壓轉換電路(level shift circuit)，電連接於該第二 PMOS電晶體及該輸出電壓，用來依據一開關電壓 將該輸出電壓傳送至該第二PMOS電晶體。 6. 如申請專利範圍第1項所述之昇壓電路，其另包含一 回充電模組，電連接於該主要電晶體，用來於對該主 要電晶體回充電。 7. 如申請專利範圍第6項所述之昇壓電路，該回充電模 組包含： 一穩定電晶體； 一主要充電電晶體5電連接於該穩定電晶體及該主要電 @ 晶體之間，用來依據該穩定電晶體之電壓值對該主 要電晶體回充電；以及 一穩定充電電晶體9電連接於該穩定電晶體及該主要電 - 晶體之間，用來依據該主要電晶體之電壓值對該穩 ' 定電晶體回充電。 8. —種用來將一參考電壓昇壓成一輸出電壓之昇壓電 18 1273365 路，該昇壓電路包含： 一主要電晶體，電連接於該輸出電壓； 一預充電電路，電連接於該主要電晶體，用來預充電該 主要電晶體； 一穩定電晶體； 一主要充電電晶體’電連接於該穩定電晶體及該主要電 晶體之間’用來依據該穩定電晶體之電壓值對該主 要電晶體回充電；以及 一穩定充電電晶體’電連接於該穩定電晶體及該主要電 晶體之間，用來依據該主要電晶體之電壓值對該穩 定電晶體回充電。 9. 如申請專利範圍第8項所述之昇壓電路，其另包含： 一預備電晶體，電連接於該輸出電壓；以及 一電壓偵測器，電連接於該參考電壓及該預備電晶體， 用來依據該參考電壓控制該預備電晶體之運作。 10. 如申請專利範圍第9項所述之昇壓電路，其中該電壓 偵測器係於偵測到該參考電壓高於一預定電壓時，失 能該預備電晶體。 十一、圖式： 19