[go: up one dir, main page]

CN206211825U - 电源控制器 - Google Patents

电源控制器 Download PDF

Info

Publication number
CN206211825U
CN206211825U CN201621105679.1U CN201621105679U CN206211825U CN 206211825 U CN206211825 U CN 206211825U CN 201621105679 U CN201621105679 U CN 201621105679U CN 206211825 U CN206211825 U CN 206211825U
Authority
CN
China
Prior art keywords
latch
comparator
controller
power
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621105679.1U
Other languages
English (en)
Inventor
Z·普夫奥夫
J·布巴拉
I·韦切扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN206211825U publication Critical patent/CN206211825U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本实用新型涉及电源控制器。电源控制器包括：电路，被配置成在电源控制器在锁存状态时提供开关模式电源的电源控制器的电源电压的重复电压陡变，包括第一、第二、第三和第四比较器，各比较器具有与电源电压耦接的输入；多路复用器，具有分别与第一和第二比较器的输出耦接的第一和第二输入；第一锁存器，具有与多路复用器的输出耦接的第一输入和与第三比较器的输出耦接的第二输入；第二锁存器，具有与第四比较器的输出耦接的输入；重启控制器，具有与第一锁存器的输出耦接的输入；以及开关，由重启控制器在闭合和打开状态之间切换以交替地分别降低和增加电源电压以生成重复电压陡变。解决的技术问题是减小复位时间，实现的技术效果是缩短复位时间。

Description

电源控制器
技术领域
本文件的各方面整体涉及电源控制器。本文件的具体方面涉及开关模式电源控制器。
背景技术
电源向负载提供电能。电源可用控制器控制，并且电源和控制器均可形成于单一封装的半导体设备中或者可单独封装。开关模式电源(SMPS)是电源的一个例子。
实用新型内容
本实用新型解决的一个技术问题是减小电源控制器的复位时间。
电源控制器的实施方式可包括：电路，该电路被配置成在电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，该电路包括：第一比较器、第二比较器、第三比较器和第四比较器，四个比较器中的每个具有与电源控制器的电源电压耦接的输入；多路复用器，该多路复用器具有与第一比较器的输出耦接的第一输入，该多路复用器还具有与第二比较器的输出耦接的第二输入；第一锁存器，该第一锁存器具有与多路复用器的输出耦接的第一输入，该第一锁存器还具有与第三比较器的输出耦接的第二输入；第二锁存器，该第二锁存器具有与第四比较器的输出耦接的输入；重启控制器，该重启控制器具有与第一锁存器的输出耦接的输入；以及开关，该开关由重启控制器在闭合状态和打开状态之间切换以交替地分别降低和增加电源电压，以创建重复电压陡变。
电源控制器的实施方式可包括以下各项中的一者、全部或任何项：
电路可不包括与电源控制器的电源电压耦接的齐纳二极管。
多路复用器可由第二锁存器的输出信号控制。
第二锁存器可具有接收latch_in信号的第二输入，该latch_in信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
高电压启动晶体管可包括在内并且可被配置成响应于来自重启控制器的信号而将高电压源与电源电压耦接。
电源控制器的实施方式可包括：电路，该电路被配置成在电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，该电路包括：第一比较器、具有内置滞后的第二比较器和第三比较器，三个比较器中的每个具有与电源控制器的电源电压耦接的输入；多路复用器，该多路复用器具有与第一比较器的输出耦接的第一输入，该多路复用器还具有与第二比较器的输出耦接的第二输入；第一锁存器，该第一锁存器具有与多路复用器的输出耦接的第一输入，该第一锁存器还具有与第二比较器的输出耦接的第二输入；第二锁存器，该第二锁存器具有与第三比较器的输出耦接的输入；重启控制器，该重启控制器具有与第一锁存器的输出耦接的输入；以及开关，该开关由重启控制器在闭合状态和打开状态之间切换以交替地分别降低和增加电源电压，以创建重复电压陡变。
电源控制器的实施方式可包括以下各项中的一者、全部或任何项：
电路可不包括与电源控制器的电源电压耦接的齐纳二极管。
多路复用器可由第二锁存器的输出信号控制。
第二锁存器可包括接收latch_in信号的第二输入，该latch_in信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
高电压启动晶体管可包括在内并且可被配置成响应于来自重启控制器的信号而将高电压源与电源电压耦接。
多路复用器的第二输入可通过反相器与第二比较器的输出耦接，该反相器接收来自第二比较器的信号并且向多路复用器输出反相信号。
电源控制器的实施方式可包括：电路，该电路被构造为在电源控制器处于锁存器状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，该电路包括：第一比较器、第二比较器、第三比较器和第四比较器，四个比较器中的每个具有与电源控制器的电源电压耦接的输入；多路复用器，该多路复用器具有与第一比较器的输出耦接的第一输入，该多路复用器还具有与第二比较器的输出耦接的第二输入；第一锁存器，该第一锁存器具有与多路复用器的输出耦接的第一输入，该第一锁存器还具有与第三比较器的输出耦接的第二输入；第二锁存器，该第二锁存器具有与第四比较器的输出耦接的输入；重启控制器，该重启控制器具有与第一锁存器的输出耦接的输入；以及电压启动晶体管，该电压启动晶体管由重启控制器在导通状态和关断状态之间切换以可选地将电压源与电源电压耦接和解耦以可选地分别增加和降低电源电压，以创建重复电压陡变；其中当电压启动晶体管关断时，电源电压经由电源控制器的内部电阻通过内部电流消耗降低。
电源控制器的实施方式可包括以下各项中的一者、全部或任何项：
电路可不包括与电源控制器的电源电压耦接的齐纳二极管。
多路复用器可由第二锁存器的输出信号控制。
第二锁存器可包括接收latch_in信号的第二输入，该latch_in信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
电源控制器的实施方式可包括：电路，该电路被构造为在电源控制器处于锁存器状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，该电路包括：第一比较器、具有内置滞后的第二比较器和第三比较器，三个比较器中的每个具有与电源控制器的电源电压耦接的输入；多路复用器，该多路复用器具有与第一比较器的输出耦接的第一输入，该多路复用器还具有与第二比较器的输出耦接的第二输入；第一锁存器，该第一锁存器具有与多路复用器的输出耦接的第一输入，该第一锁存器还具有与第二比较器的输出耦接的第二输入；第二锁存器，该第二锁存器具有与第三比较器的输出耦接的输入；重启控制器，该重启控制器具有与第一锁存器的输出耦接的输入；以及电压启动晶体管，该电压启动晶体管由重启控制器在导通状态和关断状态之间切换以可选地将高电压源与电源电压耦接和解耦以可选地分别增加和降低电源电压，以创建重复电压陡变；其中当电压启动晶体管关断时，电源电压经由电源控制器的内部电阻通过内部电流消耗降低。
电源控制器的实施方式可包括以下各项中的一者、全部或任何项：
电路可不包括与电源控制器的电源电压耦接的齐纳二极管。
多路复用器可由第二锁存器的输出信号控制。
第二锁存器可具有接收latch_in信号的第二输入，该latch_in信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
多路复用器的第二输入可通过反相器与第二比较器的输出耦接，该反相器接收来自第二比较器的信号并且向多路复用器输出反相信号。
对于本领域的普通技术人员而言，通过具体实施方式以及附图并通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
本实用新型实现的一个技术效果是缩短了电源控制器的复位时间。
附图说明
将在下文中结合附图来描述各实施方式，其中类似标号表示类似元件，并且：
图1为电源控制器的实施方式的透视图；
图2为电源控制器的外部电路的实施方式的示意图；
图3为电源控制器的内部电路的实施方式的示意图；
图4为示出图3的电路的行为的曲线图；
图5为示出图3的电路的行为的曲线图；
图6为示出图3的电路的行为的曲线图；
图7为电源控制器的内部电路的实施方式的示意图；
图8为示出图7的电路的行为的曲线图；
图9为电源控制器的外部电路的实施方式的示意图；
图10为电源控制器的内部电路的实施方式的示意图；
图11为示出图10的电路的行为的曲线图；
图12为电源控制器的内部电路的实施方式的示意图；
图13为示出图12的电路的行为的曲线图；
图14为电源控制器的内部电路的实施方式的示意图；
图15为示出图14的电路的行为的曲线图；
图16为电源控制器的内部电路的实施方式的示意图；以及
图17为示出图16的电路的行为的曲线图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期电源控制器及相关方法的许多额外部件、组装工序和/或方法元素将显而易见地与本公开的特定实施方式一起使用。因此，例如，尽管本实用新型公开了特定实施方式，但此类实施方式和实施部件可包括符合预期操作和方法的针对此类电源控制器的本领域已知的任何形状、尺寸、样式、类型、型号、版本、量度、浓度、材料、数量、方法元素、步骤等和相关方法，以及实施部件和方法。
与电力系统和控制器相关的系统和器件的例子可见于至少早在2015年9月24日由伊利诺伊州绍姆堡的半导体部件工业有限公司(Semiconductor Components Industries,LLC,Schaumburg,IL)在线公布的“NCP1256Low Power Offline PWM Current ModeController with Brown-Out Protection(具有欠压保护的NCP1256低功率离线PWM电流模式控制器)”，(NCP1256/D)，第1版(2015年8月)中，该文献的公开内容据此以引用方式全文并入本文中。
现在参见图1，在实施方式中，电源控制器(控制器)2是具有多个引线或引脚(诸如接地引脚4、驱动器引脚6、电源电压引脚(VCC引脚或VDD引脚)8等)的封装半导体设备。控制器也可具有无引线设计，而不是具有引脚。VCC引脚与电源电压VCC或VDD耦接。电源可为任何类型的电源，诸如开关模式电源，并且实施方式中的控制器2可为脉冲宽度调制(PWM)控制器。作为非限制性例子，控制器2可控制功率金属氧化物半导体场效应晶体管(MOSFET)。
图2示出了用于为控制器2供电的电路10的代表性例子。在稳态操作期间，用示于图2中的辅助绕组为控制器供电。在稳态操作之前，如下进行启动过程。启动电阻器14与输入电源26一起使用以为电容器18(CVCC20)充电。在启动期间，控制器可汲取最小量的电流。电容器CVCC的充电可见于图4中，该图示出了电压VCC稳定线性上升直到其达到VCC(导通)值。当CVCC两端的电压达到指定VCC(导通)阈值时，控制器开始脉冲并且其消耗增加，这可通过与示于图4的曲线图的最低部分上的DRV引脚的脉冲同时发生的曲线图上的VCC的突然下降看出。地24也示于图2中。
虽然经由DRV引脚传送的信号的脉冲似乎表示为图4中的实心黑块，但近距离视图将显示一系列脉冲。为了便于图示，它们在图4中被示为单个黑块，但是图6、图8、图11、图13、图15和图17中的版本更清楚地示出了DRV引脚上的脉冲。一旦脉冲开始，来自电阻器14的电流变得可忽略不计，并且控制器由CVCC电容器供电直到稳态操作，在此期间，通过一个或多个二极管16与CVCC耦接的辅助绕组向控制器充分提供能量。
如果在某一时刻，电源变得过热、过载、经历过电压，或者以任何其他方式进入故障状态，则控制器2被配置成进入锁存状态以通过停止DRV脉冲来保护电源。在锁存状态期间，重复电压陡变在电源电压(VCC)12线路上实现，这在实施方式中是在不存在来自辅助绕组的能量时(由于丢失DRV脉冲)对控制器进行自供给的方式。这是以各种实施方式中的多种方式实现的，如将在下文中所描述的。为了退出锁存状态，VCC电压需要降低到复位电平VCC(reset)。这通常在电源从电源插座或其他电源拔出时实现，但是由于电容器CVCC和/或CAUX 22需要充分耗尽以使VCC值降至VCC(reset)，在常规电源控制器中，复位时间有时已超过几秒(在一些情况下，高达或超过十秒，这取决于在拔出时VCC的电压电平以及CVCC和CAUX的配置)。在CVCC电容为4.7微法的一些情况下，如果设备在VCC接近18V时拔出，则复位时间可大于7秒。当CAUX电容器存在时，其电容可为47微法，这可将复位时间增加超过额外的2秒(这样加起来超过上文十秒估值)。复位时间可不仅取决于电容值，而且还取决于放电电流值。
当然，常规电源控制器之间有所不同。在一些情况下，CAUX电容器具有比CVCC电容器大得多的电容，并且这两者必须从VCC(min)放电至VCC(reset)。在一些情况下，CVCC与CAUX的电容的比率为1至10或为约1至10。该比率可导致更长的复位时间。在具有此类配置的常规电源控制器中，如上所述，复位时间可能非常长(超过10秒)。
如果控制器已进入锁存状态并且使用者拔出电源，然后在电容器已充分耗尽之前将电源插回以使VCC达到复位值(如果需要超过几秒，便相当可能发生)，则在电源被插回时控制器将保持在锁存状态。由于控制器未能尽快退出锁存状态，所以使用者可能因为控制器即使在其拔出并插回之后仍然不工作而感到沮丧。本文所公开的电源控制器实施方式被设计为允许在拔出电源之后迅速达到复位值VCC(reset)，如将在本文中所描述的。
现在参见图3，示出了电源控制器的电路32的示意图。该电路的行为由图4的曲线图54表示。电路32包括三个比较器34，每个比较器具有与电源电压(VCC)12耦接的输入。这些比较器中的一个为具有内置滞后行为的比较器36。多路复用器(MUX)40也包括在内并且具有两个输入。这些输入中的一个与第一(或顶部)比较器的输出耦接，并且第二输入与第二(或中间)比较器(即具有内置滞后的比较器)的输出通过反相器38耦接，使得来自第二比较器的信号输出在到达多路复用器之前被反相。第一锁存器46(SR1)具有两个输入，并且来自多路复用器的输出与输入中的一个耦接，而来自具有滞后的比较器的输出(未反相)与第二输入耦接。第二锁存器48(SR2)包括第一输入，该第一输入接收指示控制器是否处于锁存状态的信号(latch_in信号44、或锁存器输入信号)，并且第二锁存器的第二输入接收第三(底部)比较器的输出。
重启控制器52具有与第一锁存器的输出耦接的输入并且控制开关50，该开关在激活时导致电源电压VCC由于电流吸收器30而降低。重启控制器可进一步执行多种其他功能。例如，重启控制器可用于使DRV引脚的开关不能在锁存状态期间以及/或者在重启开始期间停止电源的功率输出。在一些情况下，故障可触发控制器仅仅重启(或关断并再次通电—在该重启时间期间，DRV引脚将自然停止脉冲并且电源将因此关断)，而不是进入锁存状态。在实施方式中，重启控制器被配置成当存在过电压或温度过高故障时使得控制器进入锁存状态，而过功率、低压、欠压或最大占空比故障导致重启控制器开始重启，而不是锁存。其他配置也是可能的。
在重启期间，控制器进入掉电模式，在此期间，CVCC电容器放电，然后通过启动电阻器再充电直到达到VCC启动电平。在一些情况下，在DRV引脚再次开始开关之前，根据重启的原因，使CVCC电容器放电并且再充电的重启序列可重复若干次。如果市电电压低于欠压电平预定量的时间，则重启控制器可被配置成停止开关DRV引脚并且开始重启。如果电源重复预定次数的最大占空比行程，则重启控制器可被配置成开始重启。此外，控制器可允许过载持续预定量的时间。当过载开始时，控制器和/或重启控制器的内部定时器可开始。如果过载持续超过预定时间，则重启控制器可开始重启。
参见图3-图5，现在将更详细地描述锁存和非锁存状态。当控制器在正常操作期间不处于锁存状态时，进入SR2的S线路的latch_in信号44(锁存器输入信号)为0，并且由于VCC电压大于8.65V，所以来自VCC(reset)比较器的信号为0。因此来自锁存器SR2的锁存器信号42输出为0。这是被示为路由到多路复用器和重启控制器(但是其在附图中未示为连接的)的相同锁存器信号42。锁存器信号42控制多路复用器。因此，当锁存器信号为0时，多路复用器接受来自VCC(导通)比较器的信号，因为VCC电压将低于18V，所以该信号将为0。该信号然后从多路复用器输出到SR1锁存器的S输入线路。同时，因为VCC电压大于8.90V，所以来自VCC(min)比较器的输出信号为0，因此SR1的S和R线路均为0，并且因此从SR1到重启控制器的输出信号VCCH为0。发往重启控制器52的锁存器信号42也为0。在这种状态期间，重启控制器响应于接收为0的VCCH信号和为0的锁存器信号42而输出为0的VCC吸收器信号，这将开关50置于打开配置中，如图3所示。
当电源出现故障状况(过热，过载等)时，latch_in信号变为1。SR2的S和R线路然后分别为1和0，并且SR2锁存器值因此被设置为1，使得锁存器信号42为1(这可在图4的中间曲线图和图5的底部曲线图中看出)。在该信号控制多路复用器时，多路复用器然后仅在其1输入处接受信号。在VCC电压开始大于8.90V时，VCC(min)比较器将输出0，但是该信号将使用反相器38反相，使得1信号被输入到多路复用器，并且该1信号将被输出到SR1锁存器的S线路。SR1锁存器的R线路将接收VCC(min)比较器的0信号，并且因此SR1锁存器的S和R线路将分别为1和0，从而将VCCH信号变为1。重启控制器然后将接收为1的锁存器信号42和为1的VCCH信号，并且响应于接收这些信号，将输出为1的VCC吸收器信号(示于图5中的VCC吸收器信号曲线图中)，这将导致开关50闭合，从而将VCC与地(GND)28通过电流吸收器30耦接。这将导致VCC电压由于电流吸收器30而下降。当电压降至8.90V以下时，来自VCC(min)比较器的输出信号将变为1(这可在图5的VCC(min)比较器曲线图中看出)，该信号将通过反相器反相为0并被传递到SR1的S线路，因此SR1的S和R线路将分别为0和1，这将使SR1锁存器复位，使得其输出为0的VCCH信号。重启控制器因此将接收为1的锁存器信号42和为0的VCCH信号并且将作为响应输出为0的VCC吸收器信号(如图5的VCC吸收器信号曲线图中所见)，这将打开开关50，从而导致VCC电压再次上升。
VCC(min)比较器具有500mV的滞后，因此其创建两个开关点，一个用于升高电压，而一个用于降低电压，相隔500mV。降低电压开关点为8.90V，如上所述，但是由于500mV滞后的原因，升高开关点为9.40V。当开关50打开时，VCC电压由于控制器的低电流消耗而上升(其在实施方式中低至6微安并且等价于启动电流，在一些情况下，该启动电流需要尽可能地低)。当VCC电压上升超过9.40V时，VCC(min)输出信号再次切换到0，这导致闭合开关50，直到VCC电压再次降至8.90V以下。可以看出，这种切换在1秒的极小部分中发生，如从图5可见，并且以这种方式，VCC电源电压在8.9V和9.4V的VCC(min)值之间切换，这是实现电压陡变的比较器滞后(在曲线图上示为Comp.Hyst.)。
可使用其他滞后值并且滞后可随温度改变。例如，VCC(min)在室温下可具有480mV的滞后，在低温下具有300mV的滞后，而在高温下具有700mV的滞后。但是各种滞后值和比较器值可由本领域的普通技术人员根据所需功能选择。然而，考虑到与VCC电压本身的大小相比滞后电压相对较小的变化，这些温度效应可能不影响电路的性能。
当电源拔出时，VCC电压下降，从而如前所述使电容器耗尽，并且VCC电压需要达到8.65V的VCC(reset)值以便使控制器复位并且退出锁存状态。因为如上所述的比较器已保持VCC电压在相对接近8.65V的值之间(即，在8.9V和9.4V之间)切换，这可称为“小陡变”，所以对于电容器而言不需要花费很长时间来耗尽，使得VCC电压降至8.65V(在图5中，示为在约2.5秒或至多小于3秒内从在拔出时高于9.3V降至8.65V)。因此，当使用者拔出电源时，电源电压VCC快速降到8.65V以下。仍然参见图3-图5，VCC(reset)比较器信号然后变为1。该实施方式中的latch_in信号可仅为短脉冲(并且这可能是本文所公开的控制器实施方式中的任一者的情况)，使得在该时刻，latch_in信号可能不存在(或者实际上可为零)，并且为1的R输入会将锁存器信号42切换到0。在其他实施方式中，SR锁存器的R输入仅仅是占主导地位的，使得当在R处接收1时，SR2的输出信号被切换，或者锁存器可能为JK锁存器或具有类似的配置，使得为1的S输入和为1的R输入切换锁存器。在任一种情况下，锁存器信号42的SR2输出值然后都被切换到0。因此当使用者再次插入电源时，控制器不再处于锁存状态，latch_in信号也切换为0，并且因此电源可以正常工作。在各种实施方式中，复位时间因此可对温度和部件制造过程扩展具有非常低的依从性。
如图5所示，当电源被拔出时，以伏/秒计的VCC放电速率与仅有CVCC必须被放电还是CVCC+CAUX必须被放电有关。在一些实施方式中，放电电流在任一种情况下均为恒定的6微安。示于图5中的放电速率的变化由以下事实引起：在一定的VCC电平(VCC(min))下，电容器CVCC和CAUX两者均放电，而不是仅有CVCC放电。
当然，上述细节仅针对一个代表性实施方式。各种其他逻辑元件、各种开关类型、各种比较器滞后值、各种触发器开关类型(SR NOR、SR NAND、JK、门控SR、门控D、Earle、T等)等可在用于电源控制器的电路的各种实施方式中使用以实现快速复位时间。类似地，在一些情况下，反相器可被省去并且/或者各种所描述的元件可替换为实现相同或相似功能的其他逻辑元件。电流吸收器30在图3中示为具有400微安的电流消耗但在其他实施方式中，可使用汲取更多或更少电流的电流吸收器。
再次参见图4，结合上述行为，可以看出，在适配器(AC至DC转换器)被拔出(诸如用于膝上型计算机、移动充电器等的电源)的时刻，VCC电压降低直到其达到在VCC(reset)电压处的“锁存器复位”点，并且锁存器信号曲线图也示于图4中，其示出在锁存状态开始时为1的锁存器信号，现在在锁存器复位点处切换回到0。从图4可以看出，一进入锁存状态，DRV引脚便停止脉冲，使得电源停止向负载供电。
如已在一定程度上描述的，图5示出了曲线图56，该曲线图包括在锁存状态期间VCC电压的近距离视图。按以下顺序向下，电压曲线图之下为VCC(min)比较器的输出与时间的曲线图，从重启控制器到开关50的VCC(吸收器)信号与时间的曲线图，VCC(reset)比较器信号的输出与时间以及锁存器信号42与时间的曲线图。信号看起来逐渐从曲线图上的线的斜率转变，但是实际上，该值仅仅在1和0之间切换，并且这在示于图6的曲线图58的底部中更清楚地表示出来，其中看到VCC(min)比较器输出在锁存状态期间在0(底部值)和1(顶部值)之间切换，并且相应地看到来自重启控制器的VCC吸收器信号在锁存状态期间在1(顶部值)和0(底部值)之间切换。在一些实施方式中，VCC(min)比较器的输出在适配器被拔出之后保持1信号(这可能由于在最后一次下降到8.90V之后VCC电压不升高到9.4V)直到在8.65V处发生锁存器复位，在该时刻VCC(min)输出可返回到0。
图7示出了电路60，该电路在某些方面类似于电路32，不同的是反相器被省去并且具有滞后的比较器被替换为两个比较器。该电路的功能在许多方面类似于上文相对于电路32所述的功能。可以选择比较器，使得其阈值彼此非常接近，并且接近复位电压，以实现小的陡变行为。当在正常操作期间处于非锁存状态时，latch_in信号为0，来自VCC(reset)的信号为0以使VCC电压大于8.65V，并且因此锁存器信号42为0，由锁存器信号42控制的多路复用器因此仅允许其0输入处的信号通过。由于VCC电压低于18V，所以来自VCC(导通)比较器的信号为0，因此该信号通过多路复用器进入SR1的S线路。同时，由于VCC电压大于8.90V，所以VCC(min)输出信号为0。因此来自SR1的VCCH信号输出为0，并且重启控制器52因此接收为0的锁存器信号42和为0的VCCH信号，并且作为响应，将为0的VCC吸收器信号发送到开关50，这将开关50维持在打开配置中，如图7所示。
当发生故障状况(诸如过热、过载等)时，进入SR2的S线路的latch_in信号变为1。SR2的S和R线路然后分别为1和0，因此锁存器信号42变为1。这然后控制多路复用器40，使得仅有1输入通过，其从Hiccup_H比较器输出。因为VCC电压将大于9.20V，所以来自Hiccup_H的信号输出将为1，并且该信号将通过多路复用器，因此锁存器SR1的S线路上的输入将为1，而由于VCC电压将高于8.90V，所以SR1的R线路上的输入将保持为0。因此SR1的S和R线路将分别为1和0，并且VCCH信号将变为1。重启控制器响应于接收为1的VCCH信号和为1的锁存器信号42，将输出为1的VCC吸收器信号，这将闭合开关50。VCC电压然后将由于电流吸收器30而下降。
当VCC电压降至9.20V以下(但仍高于8.90V)时，Hiccup_H比较器的输出信号将变为0，因此SR1的S和R线路将为0和0，这将不改变锁存器SR1的输出，因此开关50将保持闭合并且VCC电压将继续下降。一旦VCC电压降至8.90V以下，VCC(min)比较器输出信号将变为1，因此SR1锁存器的S和R线路将分别为0和1，这将使SR1锁存器复位，使得输出信号VCCH为0。重启控制器响应于接收为1的锁存器信号42和为0的VCCH信号，将输出为0的VCC吸收器信号，使得开关50打开。VCC电压然后将升高。
VCC电压将升高到8.90V以上，这将使VCC(min)比较器的输出变为0，使得SR1锁存器的S和R线路将分别为0和0，并且因此输出信号VCCH将不改变而是将保持为0。VCC吸收器信号将因此保持为0，并且开关50将保持打开，VCC电压将继续上升。一旦VCC电压上升到9.20V以上，Hiccup_H比较器的输出信号将变为1，使得SR1锁存器的S和R线路将分别为1和0。这将设置SR1锁存器，使得VCCH输出值为1。重启控制器响应于接收为1的锁存器信号42和为1的VCCH信号，将输出为1的VCC吸收器信号，从而闭合开关50并且使得VCC电压耗尽回落。因此，在图7所示的配置中比较器的存在将在锁存状态期间将VCC电压在9.20V和8.90V之间切换。
图8示出曲线图62，其绘制出VCC电压与时间的关系以及VCC(min)比较器的输出与时间的关系，Hiccup_H比较器的输出与时间的关系，以及VCC吸收器信号与时间的关系(对于这后三者，高值为1并且低值为0)。电源电压VCC因此在VCC(min)和Hiccup_H值之间切换，该范围由VCC(latch_hyst)标记示于图8中。虽然在该例子中未使用具有滞后的比较器，但比较器的配置实现了与上文对于电路32所述类似的结果，其中使用了具有滞后的比较器。
从曲线图62中所见，在一些实施方式中，从VCC电压在电源被拔出之后降至8.90V以下，直到达到8.65V的复位电压，VCC(min)比较器的输出可为1。
电路60的其余行为类似于上文针对电路32所述。当然，可以改变所述值中的任一个，例如提供给比较器的参考电压的值、电流吸收器安培数的值等。此外，如同本文所述的控制器的其他实施方式中的任一种那样，所有逻辑元件均可颠倒(0和1)，并且/或者可使用实现相同或相似结果的其他逻辑元件。
对于电路60(以及电路32和本文所公开的其他电路)，可指出，在控制器的启动阶段期间，latch_in信号将为0，锁存器信号42将为0，并且因此多路复用器将把VCC(导通)信号转发到第一锁存器SR1。当VCC电压上升到18V以上时，VCC(导通)输出信号将从0切换到1，并且这将通过多路复用器40，使得SR1锁存器的S和R线路将分别为1和0。这会设置SR1锁存器，使得VCCH输出信号为1。重启控制器响应于接收为0的锁存器信号42和为1的VCCH信号，然后可开始对DRV引脚施加脉冲，以打开电源。
图9示出了在一定程度上类似于用于为电源控制器供电的电路10的电路64。电路64的不同之处在于控制器包括高电压(HV)引脚/源66。在这种实施方式中，仅在内部高电压(HV)启动晶体管70(示于图10中)被导通时，来自输入电源的电流才流过启动电阻器14以对CVCC电容器充电，以启动控制器。HV引脚66因此用于控制器的初次启动。外部电路64的其余启动和操作行为类似于上文针对外部电路10所述。在一些实施方式中，使用高电压启动控制器的能力可实现几乎无损的启动。
现在将描述在电源控制器内部的电路68。如图10所示，该电路相当类似于图3的电路32，不同的是存在HV引脚，该HV引脚通过高电压(HV)线路72耦接到HV启动晶体管70。当控制器处于非锁存状态时，VCC吸收器信号为0，因此开关50打开，并且HV启动晶体管70处于截止状态。DRV引脚因此如通常情况一样脉动，以允许电源向负载供电。
当出现故障状况时，latch_in信号从0变为1，并且电路68的行为遵循在一定程度上类似于电路32的序列。VCC吸收器信号和VCC(min)比较器的输出遵循如上文对于电路32所述的类似模式。如图10-图11所示，当VCC(min)比较器由于VCC电压降至8.90V以下而输出1信号，使得SR1锁存器的S和R线路分别为0和1时，VCCH信号被切换到0，重启控制器打开开关50，其中VCC吸收器信号为0，并且重启控制器还将为1的HV启动控制信号发送到HV启动晶体管。这允许在HV晶体管导通时，HV引脚66与VCC电压耦接并且VCC电压上升。当HV晶体管截止时，VCC电压将由于不存在来自输入电源的电流而不上升。
一旦VCC电压上升到9.40V以上，来自VCC(min)比较器的信号输出由于VCC(min)比较器的500mV内置滞后而变为0，使得SR1锁存器的S和R线路分别为1和0。VCCH信号变为1，使得重启控制器接收为1的锁存器信号42和为1的VCCH信号。作为响应，重启控制器通过向HV启动晶体管发送为0的HV启动信号而截止HV启动晶体管，并且通过发送为1的VCC吸收器信号而闭合开关50，使得VCC电压再次下降。通过这种方式，电路68在锁存状态期间使用HV启动晶体管(其在辅助绕组为控制器供电之前用于启动控制器)以创建(或有助于)VCC电压的重复陡变。小的陡变配置因此可与具有HV引脚配置(作为非限制性例子，其可具有八引脚设计)的电源控制器一起使用。
图11为示出电路68的各种元件的行为的曲线图74，其包括VCC电压与时间的关系，DRV引脚输出与时间的关系，VCC(min)比较器输出与时间的关系，HV启动控制信号(HV晶体管的控制)与时间的关系，以及VCC吸收器输出信号(VCC吸收器的控制)与时间的关系。对于这后四者，上限值为1并且下限值为0。然而，当然，对于该电路68以及本文所公开的所有其他电路，使用“1”来闭合开关50、导通HV启动晶体管70等，以及使用“0”来打开开关50和截止HV启动晶体管70仅仅是代表性例子。重启控制器可使用任何信号(和/或任何信号类型)来实现开关50、HV启动晶体管70和/或任何其他受控元件的切换。
如从曲线图74可见，在各实施方式中，从VCC电压正好在拔出电源之前最后一次下降到8.9V以下，直到达到8.65V的锁存器复位电压，VCC(min)的输出保持为1，这使得HV启动晶体管在该时间期间导通，但是VCC电压由于电容器的放电而耗尽到8.65V，直到在8.65V的锁存器复位电压下，VCC(min)信号返回到0并且HV启动控制信号变为0，使得HV启动晶体管被截止。
图12示出了在一定程度上类似于电路68的电路76，不同的是，并非是具有滞后的比较器，而是有两个比较器34，类似于电路60。当控制器处于非锁存状态时，latch_in信号为零(如同其他实施方式，该latch_in信号来源于控制器的内部逻辑，该内部逻辑将易于由本领域的普通技术人员在没有进一步公开内容的情况下实施)。因为VCC电压大于8.65V，所以VCC(reset)比较器34的输出为0。因此，SR2锁存器的S和R线路均为0，锁存器信号42为0，因此多路复用器仅允许VCC(导通)信号通过，由于电压低于18V，该VCC(导通)信号为0。SR1锁存器的S线路因此为0，并且因为VCC电压仍高于8.90V，所以SR1锁存器的R线路也为0。VCCH信号因此为0，锁存器信号42为0，并且响应于这两个信号，重启控制器52输出为0的HV启动控制信号(使得HV启动晶体管70截止)并且输出为0的VCC吸收器信号，因此开关50处于打开配置，如图12所示。
当出现故障状况时，控制器进入锁存状态，latch_in信号切换到1，使得SR2的S和R线路分别为1和0。锁存器信号42因此为1，使得多路复用器转而允许Hiccup_H比较器的输出通过，由于VCC电压大于9.20V，该输出为1。SR1的S线路因此为1并且SR1的R线路仍为0，因此VCCH信号变为1。重启控制器响应于接收为1的锁存器信号42和为1的VCCH信号而输出为0的HV启动控制信号，以保持HV启动晶体管截止，但是输出为1的VCC吸收器信号以闭合开关50并且开始降低VCC电压。
当VCC电压降至9.20V(但是仍高于8.90V)以下时，Hiccup_H信号变为0，使得SR1锁存器的S和R线路均为0，这不会改变VCCH信号，因此HV启动晶体管保持截止并且开关50保持闭合，使得VCC电压由于电流吸收器30而继续下降。
当VCC电压降至8.90V以下时，VCC(min)信号切换为1，因此SR1锁存器的S和R线路分别为0和1，这使SR1锁存器复位，因此VCCH信号为0。重启控制器因此接收为1的锁存器信号42和为0的VCCH信号，并且作为响应，输出为1的HV启动控制信号以导通HV启动晶体管并且输出为0的VCC吸收器信号以打开开关50。在该时段期间，VCC电压上升。当VCC电压上升到8.90V以上时，SR1的R输入切换为0，但是由于S和R线路然后均为0，所以VCCH输出未改变。当VCC电压上升到9.20V以上时，Hiccup_H信号变为1，使得SR1的S和R线路然后分别为1和0，使得VCCH信号切换为1并且开关50闭合，从而耗尽VCC电压。因此VCC电压经历重复的小陡变行为，类似于本文所述的其他控制器。
电路76的行为由图13的曲线图78表示，类似于上述其他曲线图。如从图13可见，在一些情况下，从VCC电压在拔出电源之后最后一次降至8.90V以下，直到VCC电压降至8.65V的复位值，VCC(min)比较器的输出信号都为1，在VCC电压降至8.65V的复位值的时刻VCC(min)信号变为0。在VCC电压正好在拔出电源之前最后一次降至8.90V以下，直到电压降至8.65V的复位值以下，HV启动控制信号可为1，因此HV晶体管可导通，但是VCC电压将从电容器耗尽，从而在拔出电源之后耗尽。从VCC电压正好在拔出电源之前最后一次降至8.90V以下开始，VCC吸收器信号可为0(并且因此开关50打开)(并且直到复位完成并且控制器已再次启动之后才可切换为1，如图13所示)。
因此，当使用者拔出电源时，如上文对于其他实施方式所述，VCC电压在重启过程开始之前不必降低很多以使控制器复位，使得其不处于锁存状态。因此，控制器将在使用者拔出电源之后在仅仅两三秒或几秒内从锁存状态复位到非锁存状态。
示于图14中的电路80(以及其操作)与电路68相同，不同的是不存在开关50并且不存在电流吸收器30，并且重启控制器因此不输出用于开关的控制信号。替代地，在HV启动晶体管70截止的耗尽阶段期间，由于电源控制器的内部电阻(由电阻器82作为模型/代表)的援引，VCC电压仅仅由于控制器本身的内部电流消耗而下降。电路80的行为示于图15的曲线图84中，并且鉴于之前的解释，将被本领域的普通技术人员理解而无需进一步解释。
从曲线图84可见，从VCC电压正好在拔出电源之前最后一次降至8.9V以下，直到达到8.65V的锁存器复位电压，VCC(min)比较器的输出信号可为1，在达到8.65V的锁存器复位电压的时刻，VCC(min)信号可变为0。因此，从VCC电压正好在拔出电源之前最后一次降至8.9V以下，直到达到8.65V的锁存器复位电压，HV启动控制信号可为1，从而保持HV启动晶体管导通，在达到8.65V的锁存器复位电压的时刻，HV启动控制信号可为0，从而截止HV启动晶体管。VCC电压将在该时间段期间由于电容器在拔出电源之后放电而耗尽。
示于图16中的电路86(以及其操作)与电路76相同，不同的是不存在开关50并且不存在电流吸收器30，并且重启控制器因此不输出用于开关的控制信号。替代地，在HV启动晶体管70截止的耗尽阶段期间，由于电源控制器的内部电阻(利用电阻器82为模型)的原因，VCC电压仅仅由于控制器本身的内部电流消耗而下降。电路86的行为示于图17的曲线图88中。
从曲线图可见，从VCC电压在拔出电源之后降至8.90V以下，直到达到8.65V的VCC复位电压，VCC(min)比较器的输出可为1。从VCC电压正好在拔出电源之前在VCC轨道上最后一次降至8.9V以下，HV启动控制信号可为1，直到VCC电压降至8.65V的复位电平并且信号变为0。因此，HV启动晶体管将在最后耗尽时段期间导通，并且VCC电压将由于电容器的放电而耗尽。
可实施另一种版本的电源控制器，其使用具有内置滞后的比较器，如相对于其他控制器所公开的那样，并且其具有用VCC吸收器信号控制的开关，用HV启动控制信号控制的HV启动晶体管，并且当HV启动晶体管截止时额外经历内部电流消耗以耗尽VCC电压，即使开关50打开(这可被模型化为与ICC电流吸收器/开关50并联的电阻器)也是如此。在这样的实施方式中，VCC(min)比较器输出信号可在DRV切换期间处于零，并且在进入锁存状态而且VCC电压降至8.90V以下之后，VCC(min)信号切换到1，当VCC电压上升到9.40V以上(由于500mV内置滞后)时切换回到0，并且就这样来回切换。从VCC电压在电源被拔出之前最后一次降至8.9V以下，VCC(min)比较器信号切换到1，并且然后保持在1，直到VCC电压降至8.65V的复位值，在该时刻，VCC(min)比较器信号切换到0。由于电路设计的原因，HV启动控制晶体管信号值始终模仿VCC(min)比较器输出信号。然而，在这种情况下，当控制器第一次进入锁存状态时，VCC吸收器信号切换到1，直到VCC电压降至8.90V以下，但是然后切换到0并且在锁存状态的剩余时间以及甚至在复位期间和之后(直到进入另一次锁存状态)保持在0。因此，由开关50在这样的实施方式中操作的电流吸收器仅仅在锁存状态的初始期间闭合并且通过电流吸收器耗尽VCC电压。在所有其他耗尽时间期间，VCC电压的耗尽仅从HV启动晶体管被截止开始并且通过控制器的内部电流消耗而发生。因此，小的陡变仅由HV启动晶体管和控制器的内部电流消耗生成。
可以设想，类似于上文刚刚描述的一种的控制器可通过以下方式来改变：使用四种比较器设计而不是包括具有内置滞后的比较器。在这样的实施方式中，VCC(min)比较器的输出信号、Hiccup_H比较器的输出以及HV启动控制信号将与曲线图78中相对于电路76所示以及所述的相同，仅有的不同之处在于，如同上文刚刚描述的版本那样，开关50在电压陡变期间将不在打开和闭合之间切换，而是将仅在第一次进入锁存状态时闭合，并且然后将在电压降至8.90V以下时闭合，但是然后将在此后保持闭合—小陡变行为因此仅通过控制HV启动晶体管和控制器的内部电流消耗而实现，如相对于上文刚刚描述的电路实施方式所述。
本文所公开的电源控制器可用于实现用于锁存状态的短复位时间而不必检测电源何时已被拔出。对于每种电源控制器实施方式所公开的比较器也可用于控制器启动/关断逻辑中，使得它们实现多重角色，并且使得与已在开始时存在于电路中的那些比较器相比无需向电路添加额外的比较器。
本文所公开的若干电源控制器不包括齐纳二极管。包括与电源电压VCC耦接的齐纳二极管的电源控制器依赖于齐纳二极管在锁存状态期间提供钳位电压。在这样的方案中，在锁存状态期间存在钳位电压对电流的依赖性，并且这是对于SMPS的设计者的限制因素，因为其迫使设计者在SMPS的快速启动时间或SMPS的快速复位时间之间做出选择。本文所公开的电源控制器没有齐纳二极管，既实现了快速启动时间又实现了快速复位时间。另外，对于使用齐纳二极管的常规电源控制器，当电源在具有110V AC或230V AC的不同市电电压的国家中使用时，电流ICC将不同，并且在此类情况下，复位时间将取决于市电电压。在本文所公开的电源控制器中，依赖性可被消除，使得复位时间与输入电压(输入电流)无关。已观察到对输入电流的依赖性在一些电源控制器中具有不希望有的效应。
使用比较器来代替齐纳二极管的电源控制器也可显示出更大的精确性。在一些情况下，常规电源控制器的长复位时间至少部分是由于开关模式电源整体具有更低功率消耗的趋势。因此，对于常规电源控制器而言，设计者被迫在较低功率消耗或较短复位时间之间作出决定。本文在实施方式中公开的电源控制器缩短了复位时间而不增加功率消耗并且不增加管芯尺寸。
本文所公开的电源控制器的实施方式可被配置成在设计指定量的时间内在较低电压和较高电压之间陡变。本文所公开的电源控制器的实施方式可被配置成在小于三秒的指定量时间内耗尽到重启电压。本文所述的小陡变配置可用于控制器，如本文所述，该控制器具有与市电连接的启动电阻器并且/或者具有带有集成在控制器内的高电压(HV)启动晶体管的电路等。
应当指出，在本文的一些实施方式中，latch_in信号被描述为在控制器处于锁存状态时为恒定信号1，并且在控制器处于非锁存状态时恒定信号0。然而，如上文在一定程度上所述，在一些情况下，当控制器进入锁存状态时，latch_in信号仅为为1的短脉冲，并且锁存器元件(SR锁存器)和其他部件可被配置成适当地输出正确信号并且根据需要控制控制器的各种元件，这将被本领域的普通技术人员理解。
当使用控制器的HV启动电路实施小陡变行为时，这可实现低消耗(或最低的可能消耗)。
在各种系统实施方式中，系统的各种配置都是可能的。这些配置将在本章节中讨论。
在特定实施方式中，多路复用器由第二锁存器的输出信号控制。
第二锁存器包括接收锁存器输入信号的第二输入，该锁存器输入信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
包括高电压启动晶体管，其能够响应于来自重启控制器的信号而将高电压源与电源电压耦接。
第二锁存器包括接收锁存器输入信号的第二输入，其中该锁存器输入信号在电源控制器处于锁存状态时具有第一值并且在电源控制器处于非锁存状态时具有第二值。
在以上描述提到电源控制器和相关方法以及实施部件、子部件、方法和子方法的特定实施方式的地方，应当易于显而易见的是，可在不脱离其精神的情况下做出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他电源控制器和相关方法。

Claims (10)

1.一种电源控制器，其特征在于包括：
电路，所述电路被配置成当所述电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，所述电路包括：
第一比较器、第二比较器、第三比较器和第四比较器，四个比较器中的每一者均包括与所述电源控制器的所述电源电压耦接的输入；
多路复用器，所述多路复用器包括与所述第一比较器的输出耦接的第一输入，所述多路复用器还包括与所述第二比较器的输出耦接的第二输入；
第一锁存器，所述第一锁存器包括与所述多路复用器的输出耦接的第一输入，所述第一锁存器还包括与所述第三比较器的输出耦接的第二输入；
第二锁存器，所述第二锁存器包括与所述第四比较器的输出耦接的输入；
重启控制器，所述重启控制器包括与所述第一锁存器的输出耦接的输入；以及
开关，所述开关被配置成由所述重启控制器在闭合状态和打开状态之间切换，以交替地分别降低和提高所述电源电压，
以生成所述重复电压陡变。
2.根据权利要求1所述的电源控制器，其特征在于所述电路不包括与所述电源控制器的所述电源电压耦接的齐纳二极管。
3.一种电源控制器，其特征在于包括：
电路，所述电路被配置成当所述电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，所述电路包括：
第一比较器、包括内置滞后的第二比较器和第三比较器，三个比较器中的每一者均包括与所述电源控制器的所述电源电压耦接的输入；
多路复用器，所述多路复用器包括与所述第一比较器的输出耦接的第一输入，所述多路复用器还包括与所述第二比较器的输出耦接的第二输入；
第一锁存器，所述第一锁存器包括与所述多路复用器的输出耦接的第一输入，所述第一锁存器还包括与所述第二比较器的所述输出耦接的第二输入；
第二锁存器，所述第二锁存器包括与所述第三比较器的输出耦接的输入；
重启控制器，所述重启控制器包括与所述第一锁存器的输出耦接的输入；以及
开关，所述开关被配置成由所述重启控制器在闭合状态和打开状态之间切换，以交替地分别降低和提高所述电源电压，
以生成所述重复电压陡变。
4.根据权利要求3所述的电源控制器，其特征在于所述电路不包括与所述电源控制器的所述电源电压耦接的齐纳二极管。
5.根据权利要求3所述的电源控制器，其特征在于所述多路复用器的所述第二输入通过反相器与所述第二比较器的所述输出耦接，所述反相器接收来自所述第二比较器的信号并且向所述多路复用器输出反相信号。
6.一种电源控制器，其特征在于包括：
电路，所述电路被配置成当所述电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，所述电路包括：
第一比较器、第二比较器、第三比较器和第四比较器，四个比较器中的每个包括与所述电源控制器的所述电源电压耦接的输入；
多路复用器，所述多路复用器包括与所述第一比较器的输出耦接的第一输入，所述多路复用器还包括与所述第二比较器的输出耦接的第二输入；
第一锁存器，所述第一锁存器包括与所述多路复用器的输出耦接的第一输入，所述第一锁存器还包括与所述第三比较器的输出耦接的第二输入；
第二锁存器，所述第二锁存器包括与所述第四比较器的输出耦接的输入；
重启控制器，所述重启控制器包括与所述第一锁存器的输出耦接的输入；以及
电压启动晶体管，所述电压启动晶体管被配置成由所述重启控制器在导通状态和截止状态之间切换，以交替地将电压源与所述电源电压耦接和解耦，从而交替地分别提高和降低所述电源电压，以生成重复电压陡变；
其中当所述电压启动晶体管截止时，所述电源电压经由所述电源控制器的内部电阻通过内部电流消耗而降低。
7.根据权利要求6所述的电源控制器，其特征在于所述电路不包括与所述电源控制器的所述电源电压耦接的齐纳二极管。
8.一种电源控制器，其特征在于包括：
电路，所述电路被配置成当所述电源控制器处于锁存状态时提供开关模式电源(SMPS)的电源控制器的电源电压的重复电压陡变，所述电路包括：
第一比较器、包括内置滞后的第二比较器和第三比较器，三个比较器中的每个包括与所述电源控制器的所述电源电压耦接的输入；
多路复用器，所述多路复用器包括与所述第一比较器的输出耦接的第一输入，所述多路复用器还包括与所述第二比较器的输出耦接的第二输入；
第一锁存器，所述第一锁存器包括与所述多路复用器的输出耦接的第一输入，所述第一锁存器还包括与所述第二比较器的所述输出耦接的第二输入；
第二锁存器，所述第二锁存器包括与所述第三比较器的输出耦接的输入；
重启控制器，所述重启控制器包括与所述第一锁存器的输出耦接的输入；以及
电压启动晶体管，所述电压启动晶体管被配置成由所述重启控制器在导通状态和截止状态之间切换，以交替地将电压源与所述电源电压耦接和解耦，从而交替地分别提高和降低所述电源电压，以生成重复电压陡变；
其中当所述电压启动晶体管截止时，所述电源电压经由所述电源控制器的内部电阻通过内部电流消耗而降低。
9.根据权利要求8所述的电源控制器，其特征在于所述电路不包括与所述电源控制器的所述电源电压耦接的齐纳二极管。
10.根据权利要求8所述的电源控制器，其特征在于所述多路复用器的所述第二输入通过反相器与所述第二比较器的所述输出耦接，所述反相器接收来自所述第二比较器的信号并且向所述多路复用器输出反相信号。
CN201621105679.1U 2015-10-09 2016-10-09 电源控制器 Active CN206211825U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562239818P 2015-10-09 2015-10-09
US62/239,818 2015-10-09
US15/094,061 US9876421B2 (en) 2015-10-09 2016-04-08 Power supply controller and related methods
US15/094,061 2016-04-08

Publications (1)

Publication Number Publication Date
CN206211825U true CN206211825U (zh) 2017-05-31

Family

ID=58499158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621105679.1U Active CN206211825U (zh) 2015-10-09 2016-10-09 电源控制器

Country Status (3)

Country Link
US (3) US9876421B2 (zh)
CN (1) CN206211825U (zh)
TW (1) TWM542796U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187251A (zh) * 2019-07-05 2021-01-05 円星科技股份有限公司 用于具有多个电源域的集成电路的电源管理电路和方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876421B2 (en) * 2015-10-09 2018-01-23 Semiconductor Components Industries, Llc Power supply controller and related methods
US10277131B2 (en) * 2016-08-19 2019-04-30 Semiconductor Components Industries, Llc Control circuits and control methods for power converters
WO2018198331A1 (ja) * 2017-04-28 2018-11-01 東芝三菱電機産業システム株式会社 電力変換装置
WO2019112619A1 (en) 2017-12-08 2019-06-13 Hewlett-Packard Development Company, L.P. Power control with detection of overcurrent events
TWI692922B (zh) * 2018-05-21 2020-05-01 瑞鼎科技股份有限公司 應用於直流-直流轉換系統之緩啟動控制電路
CN113258784B (zh) * 2021-06-08 2022-12-16 成都芯源系统有限公司 一种开关电源的供电电源电路及其控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5056398A (en) * 1988-09-20 1991-10-15 Adamson Tod M Digital audio signal processor employing multiple filter fundamental acquisition circuitry
US5642244A (en) * 1993-02-03 1997-06-24 Texas Instruments Incorporated Method and apparatus for switching between data and servo modes
US5978195A (en) * 1998-02-23 1999-11-02 Goder; Dimitry Circuit protection arrangement
US6650155B1 (en) * 2002-08-07 2003-11-18 Lsi Logic Corporation Power-on reset circuit
US20070040516A1 (en) * 2005-08-15 2007-02-22 Liang Chen AC to DC power supply with PFC for lamp
US7453283B2 (en) * 2005-11-04 2008-11-18 Texas Instruments Incorporated LVDS input circuit with connection to input of output driver
JP4705858B2 (ja) * 2006-02-10 2011-06-22 Ｏｋｉセミコンダクタ株式会社 アナログ・ディジタル変換回路
EP2033289A1 (en) * 2006-06-21 2009-03-11 STMicroelectronics S.r.l. Control device of a plurality of switching converters
WO2009148458A1 (en) * 2008-06-06 2009-12-10 Lsi Corporation Systems and methods for latch based analog to digital conversion
US8030788B2 (en) * 2008-12-31 2011-10-04 General Electric Company Method and systems for an engine starter/generator
US8498600B2 (en) * 2010-08-04 2013-07-30 Infomax Communication Co., Ltd. Automatic gain control system with dual-RSSI interference detection for optimization of sensitivity and adjacent channel rejection performance of RF receivers
US9876421B2 (en) * 2015-10-09 2018-01-23 Semiconductor Components Industries, Llc Power supply controller and related methods
US9864398B2 (en) * 2015-12-30 2018-01-09 Texas Instruments Incorporated Embedded clock in a communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112187251A (zh) * 2019-07-05 2021-01-05 円星科技股份有限公司 用于具有多个电源域的集成电路的电源管理电路和方法

Also Published As

Publication number Publication date
US9876421B2 (en) 2018-01-23
US10686365B2 (en) 2020-06-16
US20190229610A1 (en) 2019-07-25
US20180138807A1 (en) 2018-05-17
US10250125B2 (en) 2019-04-02
US20170104405A1 (en) 2017-04-13
TWM542796U (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN206211825U (zh) 电源控制器
US20240223077A1 (en) Start-up of step-up power converter with switched-capacitor network
CN102832791B (zh) 对带外部编程端子的功率转换器控制器编程的方法和装置
US8558584B2 (en) System and method for bootstrapping a switch driver
US8754675B2 (en) System and method for driving a switch
CN101414764B (zh) 驱动器电路、控制电源的方法、电源及电源控制器电路
US10243471B2 (en) Power converter controller with multiple power sources
US8710822B2 (en) Multi-state DC-DC converter having undirectional switches
JP4785410B2 (ja) 昇圧回路を有する電子機器
US8493045B2 (en) Voltage regulator configuration
TW201014128A (en) Bootstrap supply for switched mode power converter
US8310281B2 (en) System and method for driving a cascode switch
CN108336901A (zh) 启动电路
US8497719B2 (en) Slew rate PWM controlled charge pump for limited in-rush current switch driving
EP3531544A1 (en) Power supply circuit
US11362581B2 (en) Starter circuit for energy harvesting circuits
US11606024B2 (en) Starter circuit for energy harvesting circuits
CN103259510A (zh) 锁存比较器
US20200343817A1 (en) Starter circuit for energy harvesting circuits
US7456622B2 (en) Circuit for starting up a synchronous step-up DC/DC converter and the method thereof

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant