1271851 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種靜電放電匯流排的指環結構，特別是有 關於可以讓指環結構同時被Vss匯流排和Vdd匯流排所用的結 構。 【先前技術】 大部分的積體電路應用都有一些靜電放電（ESD)電路系統 (electrostatic discharge circuitry)，該電路系統可以用來吸收和釋 放那些可能會破壞電路設備的高壓靜電電荷，其中一種靜電放電 電路的類型為輸出/輸入(I/O)單元，該輸出輸入單元的作用包括 了可以將信號從I/O銲墊(pad)作用到核心電路區；I/O單元也包 括了放大和驅動從核心電路内部到外部I/O銲墊的信號，該銲墊 可能會被耦合到封裝元件的引線。 一般來說，由人類操控產生和移動的靜電電荷大概可以有2000 伏特（大約是1.3安培的電流流過1500歐姆），電荷被導出時會被 傳送到封裝元件的引線；因此，大部分的靜電放電電路系統都有 吸收和釋放多到可以造成靜電放電事件的電荷的功能。 與本發明相關的先前技術，可以參考美國第6,078,068號專 5 ⑧ 1271851 、 利，該專利提供了一種具有靜電放電保護結構的積體電路。參考 弟一 A圖為半導體晶粒的俯視圖，由第一 a圖可以知道積體電 路的晶粒包括了一個具有複數個電晶體元件的核心邏輯（c〇re logic region)，上述的電晶體元件相互連接以形成特定積體電路元 件；複數個輸入/輸出單元（input/output cell)106被限定在積體電 路晶粒的周圍。該先前技術提供了一個在晶粒邊緣具有靜電放電 功能匯流排的指環(ESD bus die edge seal)120被放置在複數個輸 ® 入/輸出單元106的外圍，上述的輸入輸出單元1〇6緊密接近積體 電路晶粒的外圍，此外在部份輸入/輸出單元106中包含著複數個 VSS電源供應單元，在複數個VSS電源供應單元和晶粒邊緣上靜 電放電匯流排的指環之間連接著複數個靜電放電交叉搞合二極體 (ESD cross-coupled diodes)110，晶粒邊緣中聯合的靜電放電匯流 排的指環提供了一個緊密的結構。 ® 上述之半導體晶粒内有鍵結銲墊108且具有ESD匯流排邊緣 的指環120 ’靜電放電匯流排晶粒邊緣的指環no經由ESD交 叉1¾合一極體110被耗合在被選定的輸入/輸出單元1 ，在晶粒 邊緣的靜電放電匯流排的指環120的外圍是第一圈氧化區表面 104a，ESD匯流排晶粒邊緣的指環12〇的内圍是第二圈氧化區表 面104b，為了要提供有效率的電荷消耗路徑來防止在製程中、封 裝中甚至於在元件被裝運和積體化變成產品中引起高電壓Esd事 件，所有的Vss單元被連接到在晶粒邊緣具有靜電放電匯流排功 1271851 、 能的指環120。 第二圖為先前技術半導體晶粒指環的剖面圖，和第一 A圖互 相對照之下，顯示了在晶粒邊緣具有靜電放電功能匯流排（ESD Bus)的指環120由第一層金屬層21、第二層金屬層22、第三層 金屬層23、第四層金屬層24、第五層金屬層25和第六層金屬層 26所組成，各金屬層和金屬層之間填充有氧化層以作各層間結構 φ 上之適當區隔，用以作為半導體晶粒周圍的指環結構；該半導體 晶粒下方具有一個P基底（P-substrate)，P基底内包含一個摻質區 域，該摻質區域是一個P+基底接點（P+ substrate contact)。 第一層金屬層21和P+基底接點之間由導電接點（contact)21a 和21b電性連接，第一層金屬層21和第二層金屬層22之間由導 電插塞22a和22b電性連接，第二層金屬層22和第三層金屬層23 φ 之間由導電插塞23a和23b電性連接，第三層金屬層23和第四 層金屬層24由導電插塞24a和24b電性連接，第四層金屬層24 和第五層金屬層25之間由導電插塞25a和25b電性連接，第五 層金屬層25和第六層金屬層26之間由導電插塞26a和26b電性 連接。導電插塞可以讓和ESD匯流排邊緣的指環結構中的金屬層 相互電性連接，從晶粒邊界204移動的電荷會被吸引導向由ESD 交叉耦合二極體210提供的VSS電源供應器。而ESD匯流排邊 緣的指環120寬度W2介在4微米與40微米之間，對0.35微米 1271851 製私而㊂，指環寬度W2多介在6微米到3〇微米之間。 由於先前技術中的指環只能用來當作ESD Vss靜電放電匯流 排运心子並然法妥善應用指ί哀結構而降低晶粒的尺寸和製程的 成本。 【發明内容】 本發明的目的在於克服上述缺點，提供了一種新的結構可以 讓才曰％同蚪被Vss匯流排和vdd匯流排所用，這樣可以降低晶粒 的尺寸。 本發明提供了 _韻的結構可以讓指環同時被 观匯流排所用’可以達到降低成本的目的。 本毛月提供了-種新的的靜電放電匯流排指環結構，其中《 衣已3 了複數個金屬層，金屬層和金屬層之間用氧化層隔開， 金屬層和金屬層之間可由導電插塞(⑽duCti ve plug)電性連接，麥 著佈局㈣㈣可Μ氧化區將指環分隔出互相不電性_ 指環區域，其中一個浐、曰 曰衣&域疋V%靜電放電匯流排，另一 環區域是Vdd靜電放雷匯泣 曰 匸机排，如此本發明的指環結構就可以 時被Vss匯流排和Vdd匯流排所用。 1271851 【實施方式】 本發明的-些實施例詳細描述如下。然而，除了詳細描述外， 本發明還可以歧地在其他的實_施行，且本發_範圍不受 限定，其以之後的專利範圍為準。 第三圖為根據本發明第-實施例的指環結構的剖面圖，和第 圖互相對照之下，顯示其中指環12〇包含了第一層金屬層31、 第-層金屬層32、第三層金屬層33、第四層金屬層、第五層 金屬層35、第六層金屬層36,所有的金屬層和金屬層之間以氧 化層隔開，第六層金屬層36的右邊是第—圈氧化區表面购而 左邊是第二圈氧化區表面祕。指環12〇下方有一 p基底，p基 &内13 了個摻貝區域，該摻質區域是p+基底接點（p+subst她 contact) 〇 弟一層金屬層61和P+基底接點之間由導電接點31a和31b 連接，第-層金屬| 31和第二層金屬層32之間由導電插塞仏 和3加連接，第二層金屬層32和第三層金屬層33之間由導電插 基33a和33b連接，第三層金屬層33和第四層金屬層％則被氧 化層刀隔開來電性隔離所以並不導電，第四層金屬層％和第五 層金屬層35之間由導電插塞35a和35b連接，第五層金屬層35 和第六層金屬層36之間由導電插塞36a和36b連接。 1271851 ‘ 由第三圖可知，在33和34之間並沒有導電插塞可以電性連 接，第三層金屬層33以下的部分為Vss靜電放電匯流排，Vss靜 電放電匯流排和Vss電源匯流排連接，而第四層金屬層34以上 的部分由於和下面部分的指環結構沒有電性連接，所以可以是Vdd 靜電放電匯流排，Vdd靜電放電匯流排的部分畫上斜線，Vdd靜 電放電匯流排和Vdd電源匯流排連接，Vss靜電放電匯流排和Vdd 靜電放電匯流排之間所有組成金屬層彼此都位於不同的層級且 Vss靜電放電匯流排和Vdd靜電放電匯流排之間電性互相隔離’ 如此本實施例的結構就可以同時被Vss靜電放電匯流排和Vdd靜 電放電匯流排所用。不過要注意的是，本發明的指環結構並不一 定要是像第一 A圖中的110那種封閉的環狀結構，本發明的指環 結構也可以是其他非封閉的環狀結構，例如像第一 B圖所示之結 構或其他形狀的非封閉結構。 • 第四圖為根據本發明第二實施例的指環結構的剖面圖，和第 一 A圖互相對照之下，顯示了指環120包含了第一層金屬層中的 金屬區411和412、第二層金屬層中的金屬區421和422、第三 層金屬層中的金屬區431和432、第四層金屬層中的金屬區441 和442、第五層金屬層中的金屬區451和452、第六層金屬層中 的金屬區461和462，所有的金屬層和金屬層之間以氧化層隔開， 金屬區462的右邊是第一圈氧化區表面104a，而金屬區461的左 邊是第二圈氧化區表面104b。指環120的下方有一 P基底，P基 10 1271851 底内包含了兩個摻質區域，左邊的摻質區域是p+基底接點、右 邊的#質區域是N井（N well)和N+基底接點，該兩個摻質區域之 導電性相反。 第一層金屬層中的金屬區411和P+基底接點之間由導電接 點41a電性連接，第一層金屬層中的金屬區411和第二層金屬層 中的金屬區421之間由導電插塞42a電性連接，第二層金屬層中 _ 的金屬區421和第三層金屬層中的金屬區431之間由導電插塞43a 電性連接，第三層金屬層中的金屬區431和第四層金屬層中的金 屬區441由導電插塞44a電性連接，第四層金屬層中的金屬區441 和第五層金屬層中的金屬區451之間由導電插塞45a電性連接， 第五層金屬層中的金屬區451和第六層金屬層中的金屬區461之 間由導電插塞46a電性連接。 • 第一層金中的金屬412和N+基底接點之間由導電接 點4ib電性連接，第一層金屬層中的金屬區411和第二層金屬層 中的金屬區422之間由導電插塞42b電性連接，第二層金屬層中 的金屬區422和第三層金屬層中的金屬區432之間由導電插塞43b 電性連接，第三層金屬層中的金屬區432和第四層金屬層中的金 屬區442由導電插塞44b電性連接，第四層金屬層中的金屬區⑷ 和第五層金屬層中的金屬區452之間由導電插塞4讣電性連接， 第五層金屬層中的金屬區452和第六層金屬層中的金屬區462之 ⑧ 1271851 間由導電插塞46電性連接。 第四圖和第二圖比較起來，第四圖的結構就是第二圖的指環 冓被氧化層刀隔成左右各兩個指環區域，左邊指環區域的寬度 wy和右邊指環區域的寬度W42大約是第二圖指環寬度w的 左邊的‘環區域結構和右邊的指環區域結構不電性連接， 所以左邊的指$結構可以是Vss靜電放電匯流排，W靜電放電 _匯/爪排和Vss電源匯流排電性連接，右邊的指環結構可以是猶 靜電放電匯流排，Vdd靜電放電匯流排的部分晝上斜線，Vdd靜 電放電匯流排和vdd電源匯流排電性連接，Vdd靜電放電匯流排 位於VSS靜電放電匯流排旁邊且互相電性隔離，如此本實施例的 結構就同時被Vss靜電放電匯流排和vdd靜電放電匯流排所用 第五圖為根據本發明第三實施例的指環結構的剖面 M ’和第 • 一 A圖互相對照之下，顯示了指環丨2〇包含了第一層金屬層51、 第二層金屬層分為兩個金屬區521和522彼此位於相同層級、第 一層金屬層分為2個金屬區531和532彼此位於相同層级、第四 層金屬層分為兩個金屬區541和542彼此位於相同層級、钕 昂五層 金屬層55、第六層金屬層56，第六層金屬層56的右邊是苐一圈 氧化區表面104a而左邊是第二圈氧化區表面1〇朴。指環丨扣下 方有一 P基底，其中P基底内包含一個摻質區域，該摻質區域日 一個P+基底接點。 12 ⑧ -1271851 第一層金屬層51和P+基底接點之間由導電接點51a和51b 包性連接，第一層金屬層51和第二層金屬層中之金屬區521之 間由導電插塞52a和52b電性連接，第二層金屬層中的金屬區521 和第三層金屬層中的金屬區531則由導電插塞53a和53b電性連 接，第三層金屬層中的金屬區531和第四層金屬層中的金屬區541 則由導電插塞54a電性連接，第二層金屬層中的金屬區522和第 一層金屬層中的金屬區532之間由導電插塞53c電性連接，第三 g金屬層中的金屬區532和第四層金屬層中的金屬區542之間由 導電插塞Mb和Me電性連接，而第四層金屬層中的金屬區542 和第五層金屬層55則經由導電插塞地電性連接，第四層金屬 層54和第五層金屬層55之間由導電插塞❿和55b電性連接， 第五層金屬層55和第六層金屬層56之間由導電插塞56a和5补 電性連接。 一圖的指環12〇結構比較起來，第五圖的結構就 被氧化層分隔成左下部分和右上部分，本結構比第三 左下部分的指環結構和右上部分的指環
靜電放電匯流排所用，和第三圖的實施例 第五圖和第三圖 是指環120被1[仆同 圖和第四圖的結構複雜， 結構不電性連接，所以义 ⑧ :1271851 * 比較起來，本實施例由於分割指環120的氧化層結構比較不規則，
Vss靜電放電匯流排與Vdd靜電放電匯流排從剖面觀之係呈階梯 形狀，且該二階梯形狀之位置互相互補，藉此，可以增強該晶粒 之水平與垂直方向的機械強度，所以本實施例的結構比第三圖的 結構更堅固而不易破碎。 第六圖為根據本發明第四實施例的指環結構的剖面圖，和第 φ 一 A圖互相對照之下，顯示了指環120包含了第一層金屬層61、 第二層金屬層62、第三層金屬層分為3個金屬區631、632、633 彼此位於相同層級、第四層金屬層64、第五層金屬層65、第六 層金屬層66，所有的金屬層和金屬層之間以氧化層隔開，第六層 金屬層66的右邊是第一圈氧化區表面104a而左邊是第二圈氧化 區表面104b。指環120下方有一 P基底，其中P基底内包含一 個摻質區域，該摻質區域是一個P+基底接點。 第一層金屬層61和P+基底接點之間由導電接點61a和61b 電性連接，第一層金屬層61和第二層金屬層62之間由導電插塞 62a和62b電性連接，第二層金屬層62和第三層金屬層中的金屬 區632之間由導電插塞63a電性連接，第三層金屬層中的金屬區 • 631和第四層金屬層64經由導電插塞64a電性連接，而第三層金 ， 屬層中的金屬區633和第四層金屬層64則經由導電插塞64b電 性連接，第四層金屬層64和第五層金屬層65之間由導電插塞65a 14 ⑧ 1271851 和65b電性連接，第五層金屬層 電插塞66a和66b電性連接。 65和苐六層金屬層 66之間由導 第六圖和第三圖比較起來，丄 , /、圖的…構也是指環被氧化層 刀隔成上面部分和下面部分，上 丨刀的才日ί衣區域和下面部分的 指環區域不電性連接，但本結構比 更弟一圖更複雜，所以下面部 分的指環結構可以是Vss靜電 电匯机排，Vss靜電放電匯流排 和Vss電源匯流排電性連接， 面邠/刀的指環區域可以是Vdd靜 電放電匯流排，，Vdd靜電放雷爾、☆ 匚k排的部分畫上斜線，Vdd靜 電放電匯流排和Vdd電源匯流排電 包〖生連接’如此本實施例的結構 就可以同時被Vss靜電放電匯流排和德靜電放電_所用， 和第三圖的實施例比較起來，本實_由於將指環結構電性隔離 的氧化層形狀比較不規則，所以本實施例的結構比第三圖的結構 更堅固而不易破碎。 第A圖為根據本發明第五實施例的第三層金屬層俯視圖， 其中第_層金屬層被氧化層分割成兩個不電性連接的金屬區川 和732 ’以俯視觀之呈凹凸楔合形狀，而7补、7私和74b是導電 插塞’沿著七B和七C兩條剖面線切割下去可以分別得到七b 圖和第七C圖’第七b圖為根據本發明第五實施例的指環結構的 第一剖面圖，由七B圖可知，和第一 A圖互相對照之下，顯示了 指壞120包含了第一層金屬層71、第二層金屬層72、第三層金 15 1271851 • 屬層分為2個金屬區731和732彼此位於相同層級，第四層金屬 層分為2個金屬區741和742彼此位於相同層級，以俯視觀之呈 凹凸契合形狀，第五層金屬層75、第六層金屬層76,所有的金 屬層和金屬層之間以氧化層隔開，第六層金屬層76的右邊是第 一圈氧化區表面104a而左邊是第二圈氧化區表面104b。指環120 下方有P基底，P基底内包含P+基底接點。 II 第一層金屬層71和P+基底接點之間由導電接點71a和71b 電性連接，第一層金屬層71和第二層金屬層72之間由導電插塞 72a和72b電性連接，第二層金屬層62和第三層金屬層中的金屬 區732之間由導電插塞73b電性連接，第三層金屬層中的金屬區 732和第四層金屬層中的金屬區741經由導電插塞74a電性連接， 第四層金屬層中的金屬區742和第五層金屬層75之間由導電插 塞75b和75c電性連接，第五層金屬層75和第六層金屬層76之 • 間由導電插塞76a和76b電性連接。 第七B圖和第三圖、第四圖、第五圖和第六圖比較起來，第 七B圖的結構也是指環被氧化層分隔成上面部分和下面部分，上 面部分的指環區域和下面部分的指環區域互相電性隔離，所以下 面部分的指環區域可以被Vss靜電放電匯流排所用，Vss靜電放 電匯流排和Vss電源匯流排電性連接，上面部分的指環區域可以 是Vdd靜電放電匯流排，Vdd靜電放電匯流排的部分畫上斜線， 16 •1271851 • Vdd靜電放電匯流排和Vdd電源匯流排電性逵接， 注逑接如此本實施例 的結構就可以同時被Vss靜電放電匯流排和vdd靜 #$放電匯流排 所用。 第七C圖為根據本發明第五實施例的指環結構的第二剖面 圖’和第-A圖互相對照之下可知，指環12G包含了第—層金屬 層71、第二層金屬層72、第三層金屬層分為2個金屬區731和乃2 籲彼此位於相同層級，第四層金屬層分為2個金屬區741和Μ彼 此位於相同層級，第五層金制75、第六層金制％，所有的 金屬層和金屬層之間以氧化層隔開，第六層金屬I %的右邊是 第-圈氧化區表面104a而左邊是第二圈氧化區表面職。指環 120下方有p基底’ p基底内包含__個摻質區域，該摻質區域是 一個P+基底接點， • 其中第一層金屬層71和p+基底接點之間由導電接點71“口 71b電性連接，第_層金屬層71和第二層金屬層之間由導電 插基72a和72b電性連接，第二層金屬& 62和第三層金屬層中 的金屬區732之間由導電插塞m電性連接，第三層金屬層中的 、’屬區731和第四層金屬層中的金屬區742經由導電插塞7仆電 it連接，第四層金屬層中的金屬區742和第五層金屬I乃之間 • ώ導電插塞75b和75c電性連接，第五層金屬層乃和第六層金 屬層76之間由導電插塞76a和7补電性連接。 ⑧ 1271851 第七c圖和第三圖、第四圖、第五圖和第六圖比較起來， 第七c圖的結構也是指環被氧化層分隔成上面部分和下面部分， 上面部分的指環結構和下面部分的指環結構沒有電性連接，所以 下面部分的指環結構可以是Vss靜電放電匯流排，Vss靜電放電 匯流排和Vss電源匯流排電性連接，上面部分的指環結構可以是 Vdd靜電放電匯流排，Vdd靜電放電匯流排和Vdd電源匯流排電 性連接，如此本實施例的結構就可以同時被Vss匯流排和Vdd匯 流排所用。但由第七A圖、第七B圖和第七C圖顯示的結構比 第三圖、第四圖、第五圖和第六圖更複雜，本實施例由於使兩指 環電性隔離的氧化層結構比第三圖、第四圖、第五圖和第六圖更 不規則，導電插塞交叉安排，藉此，可以增加三個維度的強度， 所以第七A圖、第七B圖和第七C圖實施例的結構比第三圖、 第四圖、第五圖和第六圖的結構更加堅固而不易破碎。 不過要注意的是，本發明的指環結構並不一定要是像第一 A 圖中的110那種封閉的環狀結構，本發明的指環結構也可以是其 他非封閉的環狀結構。或是可以將藉由結合與本發明精神相符的 結構（如前述實施例之結構，或僅有微小變化之結構）而形成一靜 電放電指環結構。 以上所述僅為本發明之較佳實施例而已，並非用以限定本發 明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成 18 1271851 之等效改變或修飾， mg下奴中請專利範圍内。 【圖式簡單說明】 第 A圖為半導體晶粒的俯視圖。 靜電放電結構於晶粒上係成_非封閉的環狀結構之俯視 圖0 第二圖為先前技術半導體晶粒指環的剖面圖。 ^三圖為根據本發明第一實施例的指環結構的剖面圖。 第四圖為根據本發明第二實施例的指環結構的剖面圖。 第五圖為根據本發明第三實施例的指環結構的剖面圖。 第六圖為根據本發明第四實施例的指環結構的剖面圖。 第七A圖為根據本發明第五實施例的第三層金屬層俯視圖。 第七B圖為根據本發明第五實施例的指環結構的第一剖面圖。 第七C圖為根據本發明第五實施例的指環結構的第二剖面圖。 【主要元件符號說明】 104a 第一圈氧化區表面 104b 第二圈氧化區表 106 輸出輸入單元 108 鍵結鲜塾 110 ESD交叉耦合二極體 120 指環 21 第一層金屬層 21a 導電接點 21b 導電接點 22 第二層金屬層 22a 導電插塞 22b 導電插塞 23 弟三層金屬層 23a 導電插塞 23b 導電插塞 24 第四層金屬層 24a 導電插塞 24b 導電插塞 25 弟五層金屬層 25a 導電插塞 19 1271851
25b 導電插塞 26 第六層金屬層 26a 導電插塞 26b 導電插塞 31 第一層金屬層 31a 導電接點 31b 導電接點 32 第二層金屬層 32a 導電接點 32b 導電接點 33 第三層金屬層 33a 導電插塞 33b 導電插塞 34 第四層金屬層 35 第五層金屬層 35a 導電插塞 35b 導電插塞 36 第六層金屬層 36a 導電插塞 36b 導電插塞 411 第一層金屬層中的金屬區 412 第一層金屬層中的金屬區 41a 導電接點 41b 導電接點 421 第二層金屬層中的金屬區 422 第二層金屬層中的金屬區 42a 導電插塞 42b 導電插塞 431 第三層金屬層中的金屬區 432 第三層金屬層中的金屬區 43a 導電插塞 43b 導電插塞 441 第四層金屬層中的金屬區 442 第四層金屬層中的金屬區 44a 導電插塞 44b 導電插塞 451 第五層金屬層中的金屬區 452 第五層金屬層中的金屬區 45a 導電插塞 45b 導電插塞 461 第六層金屬層中的金屬區 462 第六層金屬層中的金屬區 46a 導電插塞 46b 導電插塞 51 第一層金屬層 51a 導電接點 51b 導電接點 521 第二層金屬層中的金屬區 522 第二層金屬層中的金屬區 52a 導電插塞 52b 導電插塞 531 第三層金屬層中的金屬區 532 第三層金屬層中的金屬區 53a 導電插塞 53b 導電插塞 53c 導電插塞 541 第四層金屬層中的金屬區 542 第四層金屬層中的金屬區 20 1271851 54a 導電插塞 54b 導電插塞 54c 導電插塞 55 第五層金屬層 55a 導電插塞 55b 導電插塞 56 第六層金屬層 56a 導電插塞 56b 導電插塞 61 第一層金屬層 61a 導電接點 61b 導電接點 62 第二層金屬層中的金屬區 62a 導電插塞 62b 導電插塞 631 第三層金屬層中的金屬區 632 第三層金屬層中的金屬區 633 第三層金屬層中的金屬區 63a 導電插塞 64 第四層金屬層 64a 導電插塞 64b 導電插塞 65 第五層金屬層 65a 導電插塞 65b 導電插塞 66 第六層金屬層 66a 導電插塞 66b 導電插塞 71 第一層金屬層 71a 導電接點 71b 導電接點 72 第二層金屬層 72a 導電插塞 72b 導電插塞 731 第三層金屬層中的金屬區 732 第三層金屬層中的金屬區 73b 導電插塞 741 第四層金屬層中的金屬區 742 第四層金屬層中的金屬區 74a 導電插塞 75 第五層金屬層 75b 導電插塞 75c 導電插塞 76 第六層金屬層 76a 導電插塞 76b 導電插塞 W2 指環寬度 W3 指環寬度 W41 左邊指環區域的寬度 W42 右邊指環區域的寬度 W5 指環寬度 W6 指環寬度 W7 指環寬度 21 ⑧