TWI271781B - Method of making dual damascene with via etch through - Google Patents

Description

1271781 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種積體電路結構的形成方法，且特別有關於一種雙 鑲喪結構的形成方法。 【先前技術】 P甩著超大型積體電路(ultra large-scale integration circuits ; ULSI circuits)

的問世，半導體基底之連線(interc〇皿ecti〇ns)的數目已如天文數字般地增 加。雙鑲嵌製程是一種眾人熟知的技術，用於形成半導體元件的連線。此 製程藉著蝕刻方式，在介電層形成接觸洞(vias)及溝槽(trenches)，接著在被 飯刻掉的部分沉積―導體，例域，並進行平坦化躲，例如化學機械平 坦化製程(chemical mechanical planarization ; CMP)以移除多餘的銅。 e於雙鑲肷製程的流程有幾種方式。第la至第圖說明其中一種形 成雙鑲嵌結構㈣知技術。在第laW巾，具備-開口 5之接咖圖案形成 於第-光阻層40，此第一光阻層4〇的下方依序是抗反射塗佈層3〇、介電 層20、钱刻停止層1〇、以及具有一接觸區4之基底2，然後透過此接觸洞 圖案並經-侧步驟，分別在抗反射塗佈層％、 形成一接觸洞，如第lb _示。之後剝除第—光阻層4Q，接著== 同0 填滿-犧牲層5G ’如第le圖所示。雜於此犧牲層％上形成—層 溝槽圖案之第二光JI且屏:瓜^ 测細如第ld圖所示，又透過此溝 ϋ 2〇1成刻，分別於犧牲層5〇、抗反射塗佈層3〇、以及部分的 速ί入著^Tt 是胁義介電層20祕刻 · 钇式電水灰化法(dry Plasma ash)或濕式化學方法(wet 阻層6G及犧牲層价嶋的結構即如第16圖所示。 ΐ。二於接==法或濕式化學法移除剩紐刻停止層1〇的情 /和溝槽之開口填充-導電層7〇並進行一平坦化步驟，

0503-A30567TWF 5 1271781 而呈現出雙鑲I結構，如第lg圖所示。 發生門題彳，在移除細的過程巾’㈣停止層_牲層可能會 :。傳、、4上’利用乾式電漿灰化法或濕式化學法來移除光阻，缺而 ===式電漿灰化法’例如在氧氣(Gxygen;喻漿進行灰化步驟時， 則可—在晶®或溝槽表面產生大量缺陷，而這樣的缺_介 電常數小於4)純是—個傷害，並會增加雙鑛結_總介電常

dlelectric_tant)，因此造成虹延遲提高的反效果，反而降低電路效能。 此外，在鑲肷圖案化製程(damascenepatteming)中，以乾式電聚灰化法移除 蝕刻知止層0t，可能會產生赌表面微粗化(—_____，Μ if圖所示，而且也會在溝槽表面造成微溝槽化㈣⑽也她㈣的缺陷。前 述之微粗化及微溝·的缺陷，是麟槽表社許許好高出或低於正^ 平面的微小突出物或凹陷m此等缺陷會辟IC性能且造成製程時間^ 成本的增加。因為’為了形成—個乾淨的接觸洞或溝槽開口，^便 屬>儿積製程，所以必須以額外的重工製程消除上述缺陷。 、> 因此，為解決上述問題，業界亟需一種能降低總體介電常數、減少反^ 延遲並可避免舰製造方法起之IC性能不佳何靠度低的問題之制、告 雙鑲嵌結構的改良方法。 【發明内容】 為達上述與其他目的，本發明主要係提供一種製造雙鑲嵌結構的方 法，其中該結構的特徵是具有更好的1C性能及減少RC延遲。依照本菸明 一較佳實施例，該方法包括下列主要步驟··提供一基底且於其上依序 一蝕刻停止層、一介電層、一抗反射塗佈層、以及一具備接觸洞圖案=第 一圖案化光阻層；之後，經過蝕刻步驟於該抗反射塗佈層、該介電層、γ 及該蝕刻停止層形成接觸洞，接著將一犧牲層填充該接觸洞；然後於診犧 0503-A30567TWF 6 Ϊ271781 你:上形成—賤溝槽_之第二圖案化光_，並於犧牲層、抗反射冷 和二及介電層形成—溝槽;最後，移除接觸洞内之犧牲層，並於接觸： 層取^内軸-導電層。在另—實例中，上述侧停止層也可—阻障 :、、、讓本u之上标其他目的、特徵、和優點能更明 舉出較佳實施例，並配合所附圖式，作詳細說明如下： 下幻寸 【實施方式】

在下列的說财，解出料細節以幫助讀者了解本發明。 以下以-較佳實施例及配合相關圖式對本發明加以說明 限定本發明的範圍。 ，但並非用以 弟2a至第2g圖為一系列剖面圖，用以說明本發明一較佳實施例之製 :鑲嵌結_流程，轉肋限定本發_。本發日月之—較佳實施 =中’如“圖所示之雙鑲嵌結構，由下而上包括：具有一接觸區*之基 - 蝴彳：止層1G、—介電層2G、-抗反射塗佈層(ARC)3G、以及- 具備接觸洞圖案之第一圖案化光阻層4〇。

。在第2a圖中所使用的基底2，雖然未特別加以詳細敛述，但可以如微 電子製造業顧的基底-樣，其上具有絲元件和被動藉以及傳統上微 電子製造編的任何附屬的元件。例如，此麵可以包括：導電材料、 |導體㈣、以及介電娜。在_触實施射，縣底2也祕一接觸 區4(ContaCt regl0n) ’且此接觸區4經由一接觸洞的钱刻步驟後所形成之接 觸洞而暴路目此，基底2的形式是依據所採用的製造程序而作不同的設 2蝕爲止層10可以包括-材料，如氮化石夕_)、氮氧化石夕(別⑽）、或 碳化矽(SC) ’上述材料例如以化學氣相沉積法帥v啊柳。暴n ;

)/儿積於基底2上，且厚度約介於2⑻埃至_埃之間。接著，介電層 20包括-材料如二氧化石夕_)，可以用cv〇或業界熟知的旋塗製法㈣η 0503-A30567TWF 7 1271781 ° 30 ^ E^b^(siN) ^

% 是摩的 CVD 德爲 厚度約介於300埃至1000埃之間。抗反射塗 在後續_'胸中扮演著控制尺寸完整性(d_s1〇nal integrity) 、角色，也就是業界熟知的CD控制(CD control)。 細吏用傳統方法，形成一第一光阻層4〇並於其上形成一細洞圖案 〜’如弟2a圖所示。第—光阻層4()可以採用半導體製造業常用的傳統技 ，、,’亚且可以選擇_般的光阻材料，如正型光阻材料、負型光阻材料或其 它類似的材料。然後透過接觸洞圖案45在抗反射塗佈層％、介電層^、、 ，刻分止層1G分別侧出—接觸洞。第2b圖說明以傳統製法及材料剝離 第圖案化光阻層40後的雙鑲嵌結構。典型的傳統製法及材料可以包括(但 不限疋於)濕式化學溶劑剝離製法(wet chemical 8〇1酬血 材料M乾錢氣電QXygen stripping _㈣和材料。 —第2c圖為一剖面圖，用以說明第沘圖所示之結構根據本發明一較佳 實施例將犧牲層50填入接觸洞的情形。犧牲層5〇可以傳統CVD製程形成， 且其可以轉之材料&括：底層抗反射層(b_m an&e驗_ e〇ating ; B就)材料、旋塗高分子(_ 〇np〇lymer; s〇p)材料、旋塗有機介電她 organic dielectric)材料、SiLK、苯併環丁烯(benzocyclobutene)、FLARETM、

Nautilus™、或 Teflon™ 〇 較佳的犧牲層50所採用之材料最好能夠使得本身在電漿蝕刻環境下既 不έ 到過度钱刻(相較於介電層2〇)，且又能輕易地從雙鑲喪結構剝離。 在一較佳實施例中，犧牲層50將接觸洞完全填滿並於抗反射塗佈層3〇上 形成一薄膜或厚厚一層。另一實施例也可以在之後選擇傳統的化學機械平 坦化製程(CMP processes)將該犧牲層5〇平坦化，以使得其表面大致上與抗 反射塗佈層30的頂部共平面。在另一較佳實施例中，犧牲層5〇至少填充 於接觸洞的底部，亦即至少填滿接觸洞之總高度的3〇%。

0503-A30567TWF 8 1271781 第2d圖為剖面圖，用以 ― 施例形成具有-溝槽_ 65㈣之賴根據本《一較佳實 形。第二咖光阻㈣是使雌==層6嶋牲層誕上的情 圖案化，且可以！田扁 用傳、、先衣法形成並透過一溝槽圖案65將其 抗反射淨佈声3Γ 阻材料。然後，透過溝槽圖案65在犧牲層50、 及介電層2G分卿成—溝槽，如第 > 圖所示。接著， 3 =蝴侧Μ __ 6G。細細 包括(但不限定於)濕式化學溶劑剝 寸 methods)和材料以及- (wet chemical solvent stripping 祕上广乾式魏電裝剝離製法㈣。辦_一_一_和 最後之雙鑲絲構，如㈣騎干/__賴牲層％，而形成 解，在、、^由本發明—健實施例可以了 先將賴止層1_姻不需要以灰化法㈣哗） 示安τ端1〇的步驟，故可避免傳統雙鑲絲法引起之微粗化和微溝 槽化_嶋。在另一實例中，上述侧停止層也可以用-阻障層取代。 >第2g圖為一剖面圖，用以說明第2f圖所示之結構根據本發明一較佳實 關开/成^電層70於接觸洞和溝槽内的情形。導電層％可以包括導電 材料’例如銅、銅合金、銘、紹合金，且其製法可以傳'統沉積製程進行。 之後’進订化學機械平坦化步驟以移除多餘的導電材料，並將導電層平面 平i一化而^/成雙鑲肷結構，如帛％目所示。最後，可在本發明之雙镶嵌結 構上形成-鈍化保護層_sivati〇n layer)，作為導電連線層(_^_ interconnect)或當作下一金屬化層的一蝕刻停止層。 雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發 明，任何熟習該技藝者，在不脫離本發明之精神和範圍内，當可作任意之 更動與潤飾’本發明之保護範圍當視後附之申請專利範圍所界定者為準。

0503-A30567TWF 9 1271781 【圖式簡單說明】 第la〜lg圖為一系列剖面圖，用 第2a圖為-剖面圖，用以說明明白^作雙鎮嵌結構的方法。 本么明一較佳貫施例之製作雙鑲嵌結構 的4包括.供一基底且於其上依序形成一银刻停止層、一介電声、 -抗反射塗佈層、以及-減接觸_案之第—圖案化光阻声。曰 弟2b圖為-剖面圖，用以說明第以騎示之結構根 -貫==_M峨終糊、輸層綱出 —第2c圖為-剖面圖，用以說明第2b _示之結構根據本發明— 貫施例將犧牲層填入接觸洞的情形。 土 第2d圖為剖面圖’用以說明第2c _示之結構根據本發明一較佳电 施例形成具有-溝槽_的第二随化光阻層於犧牲層之上的情形。土只 第圖為-剖面圖，用以說明第2d圖所示之結構根據本發明—較户 實施例透過溝槽圖案在犧骑、抗反射塗佈層、以及介電層侧 = 的情形。 辱糟 第2f圖為一剖面圖，用以說明第2e圖所示之結構根據本發明一較佳卷 施例移除接觸洞内之犧牲層的情形。 土灵 第2g圖為一剖面圖，用以說明第2f圖所示之結構根據本發明一較佳每 把例形成一導電層於接觸洞和溝槽内的情形。 幾 0503-A30567TWF 10 1271781 ’ 【主要元件符號說明】 2〜基底； 5〜開口； • 10〜触刻停止層； 30抗反射塗佈層； 45〜接觸洞圖案； 60〜第二(圖案化)光阻層； 70〜導電層。 4〜接觸區； 6〜開口； 20〜介電層； 40〜第一(圖案化)光阻層； 50〜犧牲層； 65〜溝槽圖案；

0503-A30567TWF 11

Claims (1)

1271781 十、申請專利範園： 1.一種雙鑲絲構的製造方法，包括： 提供-上挪财_侧停讀的錢； 層上’該第-圖===觸:第-圖她層於該介電 ====糊、卿綱停咖《-接觸洞； 溝槽二隨化光阻層於該犧牲層上，該第二_化光阻層具傷一 透過該溝槽圖魏職齡層、以及該介電層 移除該接觸洞内之該犧牲層。 4一溝槽’以及 2.如申請專利範圍第丨項所述之雙鑲舰構的 抗反射塗佈層於該介電層與該第一圖案化光阻層之間。， 3·如申請專利範圍第2項 導電層於該接觸洞及溝槽内。又鑲“構的製造方法，更包括形成- 4·如申請專利範圍第！項所述之雙 亡 停止層之厚度大體上介於勘埃至_埃之間#的找方法’其中_刻 5. 如申睛專利範圍第2項所述之雙鑲嵌矣^ 塗佈層包括光阻材料、氮切、氮氧切、或方法’其― 層的厚度大體上介於埃至麵埃之間。碌切’且該抗反射塗佈 6. 如申請專纖M _叙雙鑲蝴麵 在該接觸洞圖案的蝕刻步驟之後，移 ^ ^ 7·如申請專利娜1項所述之雙鑲；案化光阻層。 至少填充於該__底部。構的製造方法，其中該犧牲層 8·如申請專利範圍第2項所述之雙鑲嵌处 填充於該抗反射塗佈層之上。u麵製造方法，其中該犧牲層 0503-A30567TWF 12 1271781 9·如^專利補第丨項所述之雙職結構的製造方法，其中該犧牲層 . on polymer ; s〇P)#,4 , i n 電（spm on organic didectric)材料、siLK、苯併環丁烯 (BenzoCydobutene)、孔繼™、n獅耶m、或 Tefl〇nTM。 10·如申睛專利範圍第2項所述之雙鎮嵌結構的製造方法，更包括： 在该犧牲層填充步驟之後進行平坦化步驟，以使得該犧牲層表面大致 上與該抗反射塗佈層的頂部共平面。 11·如申晴專利範圍帛i項所述之雙駭結構的製造方法，更包括： 在溝槽圖案的兹刻步驟之後，移除該第二圖案化光阻層。 12·如申請專利範圍第i項所述之雙鑲舰構的製造方法，更包括： 以乾式或濕式化學方法，移除該犧牲層。 13.如申睛專利範]|]第丨項所述之雙触結構的製造方法，更包括· "將該導電層平坦化，以使得該導電層表面大致上與該介電層的頂部共

14·如申請專利範圍第丨項所述之雙鑲嵌結構的製造方法，其中該基底 包括-接觸區_aetregiQn);且該接觸洞圖案的侧露出該接觸區:土一 15· —種半導體元件的製造方法，包括： 提供一上方形成有一蝕刻停止層的基底； 形成一介電層於該姓刻停止層上； 形成一抗反射塗佈層於該介電層上； ’該第一圖案化光阻層 形成一第一圖案化光阻層於該抗反射塗佈層上 具備一接觸洞圖案； η玄介電層、以及該钱刻停止 透過該接觸洞圖案蝕刻該抗反射塗佈層 層以形成一接觸洞； 至少在該接觸洞的底部，填充一犧牲層； 形成-第二_化光阻層於_牲層上，該第二_化光阻層具備— 0503-A30567TWF 13 1271781 溝槽圖案； 透過该溝槽圖案圖案蝕刻該犧牲層、該抗反射塗佈層、以及該介電層 以形成一溝槽； 曰 移除该接觸洞内之該犧牲層；以及 形成一導電層於該接觸洞及該溝槽内。 ^ 16·如申請專利範圍帛15項所述之半導體元件的製造方法，其中該餘刻 停止層之厚度大體上介於2〇〇埃至6〇〇埃之間。 Π.如申請專利範圍第b項所述之半導體元件的製造方法，其中該抗反 射塗佈層包括光阻材料、氮化石夕、氮氧化石夕、或碳氧化石夕，且該抗反射塗 佈層的厚度大體上介於3〇〇埃至1〇〇〇埃之間。 18.如申請專利範圍第15項所述之料體元件的製造方法，更包括： 在該接觸關錢侧步驟之後，移除該職化光阻層。 I9·如申請專利範圍第項所述之製造半導體元件的方法，曰其中該犧牲 層至少填祕該__底部’且至少填醜接觸敗總高度的鄕。 20.如申請專利範圍第15項所述之轉體元件 層填充於該抗反射塗佈層之±。 ，、T观牲 2L如帽細15項所述之半導體元件㈣造方法 層包括底層抗反射層材料、旋塗高分子( ，、宁/犧牲 古 A 入士 , · （ P n Gn P〇1ymer ; SOP)材料、旋塗 有栈，丨電_ on 〇聊1C dielectric)材料、咖 (benzocyclobutene)、FLAREtm、NamilusTM、或 。开衣丁佈 22. 如申請專利範圍第15項所述之半導體元件的製造 在該犧牲層填充步驟之後進行平坦化步驟奸播’更已括. 上與該抗反射塗佈層的頂部共平面。 于心犧牲層表面大致 23. 如申請專利範圍第15項所述之半導體 在溝槽圖案_刻步驟之後，移除該第二_=1包括： "如申請專利範圍第15項所述之半導體元件的製造方日法，更包括： 0503-A30567TWF 1271781 乂乾式或濕式化學方法，移除該犧牲層。 25·如申請專繼’ ls項所述之半導體元制製造方法，更包括： 將該導電層平坦化’以使得該導電層表面大致上與該介電層的頂部丘 平面。 、^ 26·如申請專利範圍帛15項所述之半導體元件的製造方法，其中該基底 包括-接觸區(contactregion);且該接觸洞圖案的侧露出該接觸區。 27·—種雙鑲嵌結構的製造方法，包括： 提供一上方形成有一阻障層的基底； 形成一介電層於該阻障層上； 形成一抗反射塗佈層於該介電層上； 透過一接觸洞圖案#刻該抗反射塗佈層、該介電層、以及該阻障層以 形成一接觸洞； 於該接觸洞填入一插塞； 蝕刻該插塞、該抗反射塗佈層、以及該介電層以形成一溝槽； 移除該接觸洞内之該插塞；以及 形成一導電層於該接觸洞及溝槽内。

0503-A30567TWF 15