TWI270965B - Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer - Google Patents
Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer Download PDFInfo
- Publication number
- TWI270965B TWI270965B TW093131103A TW93131103A TWI270965B TW I270965 B TWI270965 B TW I270965B TW 093131103 A TW093131103 A TW 093131103A TW 93131103 A TW93131103 A TW 93131103A TW I270965 B TWI270965 B TW I270965B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- protective layer
- fabricating
- curing
- Prior art date
Links
Classifications
-
- H10W74/137—
-
- H10W72/012—
-
- H10W72/20—
-
- H10W20/49—
-
- H10W70/05—
-
- H10W72/07251—
-
- H10W72/251—
-
- H10W72/29—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
12,始9一 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體製程,且特別是有關於 一種晶圓保護層的製作方法與晶圓凸塊的製作方法。 【先前技術】 近年來,隨著電子技術的日新月異以及半導體產業 的興起,使得更人性化、功能更佳的電子產品不斷地推陳 出新,並朝向輕、薄、短、小的趨勢設計。在半導體產業 中,積體電路(Integrated Circuits,1C)的生產主要分^ 二個階段:積體電路的設計、積體電路的製作及積體電路 的封裝(package)等。其中,裸晶片係經由晶圓(wafer) 製作、電路設計、光罩(mask)製作以及切割晶圓等步 ,而完成,而每一顆由晶圓切割所形成的裸晶片,經由裸 ,片上之銲墊(bonding pad)與外部訊號電性連接後,再 藉由封膠材料將裸晶片加以包覆,用以防止裸晶片受到濕 氣、熱量及雜訊的影響,並提供裸晶片與外部電路,例如' 印刷電路板(Printed Circuit Board, PCB)或其他封裝用 基板之間電性連接的媒介。 & 習知常見的晶片接合方式例如有打線接合(wire bonding)與覆晶接合(flip chip b〇nding)等其中依照 接合方式的不同,亦需在積體電路的製作時提供對應的鲜 墊佈局(distribution)。以常見的打線接合晶片為例,其 銲墊通吊為周圍分佈型態(peripheral type),以便藉由 導線電性連接至封裝基板上的接點;而覆晶晶片的焊塾則 I2709^f590twf.doc/c 通吊疋以面陣列方+ r 、& A Urray type)排列,並藉由凸坆 :p=機械性連接至封裝基板上的接點 對晶片下叙型態的㈣,似乎必須要 缺 牛或線路重新佈局,以支援不同之晶 …、、而,如此大費周章地更改線路佈局卻僅是 開發出相同功能的晶片,並不符合成本效益。因此,習知 更發展出-種銲墊重配置技術,其係於晶片表面配置一重 配置線路層,以對晶片銲塾之位置依接合方式進行重配 置。舉例而言,原先適用於打線接合之晶片,係可藉由表 面之一重配置線路層,而對銲墊之周圍分佈型態進行重配 置’以使其成為適用於覆晶接合之陣列分佈的型態。 請參考圖1,其緣示習知之一種覆晶晶片的剖面示音 圖。習知之覆晶晶片在製作時首先係提供一晶圓 晶圓110具有一主動表面(active surface) 110a,其中主 動表面110a上配置有多個鮮塾112與一第一保★蔓^^ (passivation) 114,且該第一保護層114係暴露出辉塾 112。接著,於晶圓11〇上形成一圖案化之重配置線路層 120,其中重配置線路層120係配置於第一保護層il4上: 並與銲墊112電性連接。然後,於晶圓110上形成〜第二 保護層130,其中該第二保護層130係覆蓋重配置線路層 120。之後,固化(curing)第二保護層130。接著,圖案 化該第二保護層130,以於第二保護層130上形成多個開 口 130a,其中開口 13〇a係暴露出部分之重配置線路層 120。然後,藉由電漿(Piasma)清洗(deaning)晶圓 doc/c Ι2709^_· 之主動表面ll〇a。最後,進行一凸塊製程而於開口 13〇a 所暴露之重配置線路層120上形成球底金屬層140與凸塊 150。 值得注意的是,上述之電漿清洗步驟的作用在於清 除可能殘留於開口 130a内之第二保護層13〇的殘餘物 (residue),以利後續凸塊製程之進行。然而,雖然藉由 電漿清洗可有效清除開口 13〇a内之第二保護層13〇的殘 餘物,但開口 l30a外之已固化的第二保護層13〇表面亦 會同時被電漿去除’而暴露出内層尚未完全固化的部分。 如此-來,當進行後續之凸塊製程,而使用清洗劑、助 劑Mux)等酸驗溶劑(solvent)時,尚未完全固 =第^^層將容易被酸驗溶劑移除,而形成缺i H ’魏置料層12G料法纽受到第- ^層m之保護而發生氧化,或是外界的水氣亦= 缺陷132 4進入重配置線路層120内 = 發生短路而失效。 冷蚁内4線路 【發明内容】 有鑑於此,本發明的目的就是在提供—種 止保濩層受損,以提高劐葙_皇 有放防 法。 4#王良率之晶圓保護層的製作方 本發明的另一目的是提供一種 知’以提高製程良率之晶圓凸塊的製作方法保護層受 基於上述或其他目的,本發明一 的製作方法’其適用於具有一主動表面之圓= 12709^§590twfd〇c/c 之主動表面上具有多個銲塾及一第一保 :係,銲墊。首先,形成一重配置線路層上 曰及録墊上,且此重配置祕層係與銲㈣ 著 :晶圓,-第二保護層,以覆蓋重配咖 第=保護声固化以固化第二保護層。接著,圖案化 Μ 、二’以使第二保護層暴露出重配置線路層的部分 仃第一固化程序,以再次固化第二保護層。 動表面,且主動ί面3二曰二其中晶圓例如具有一主 第-保護層係暴露出錄^有士固鲜墊及一第一保護層,且 第-保護層及銲i上且二ί者’形成一重配置線路層於 路層。接著,進行一第士n護層’以覆蓋重配置線 然後’圖案化第二保護層3:::::::層。 第後 之重配置線路層t二凸塊製程於第二保護娜^ 塊製之晶圓凸塊的製作方法中,其中在完成凸 獨立之覆晶tur行「單體化製程,以形成多個相 護層所暴露曰出曰之重sc凸塊製程例如先於第二保 λ路層的部分區域上形成多個球底 I2709^90twf.doc/c 金屬層。之後,再於每一球底金屬層上形成一凸塊。 在本發明之晶圓保護層的製作方法與晶圓凸塊的製 作方法中,第一固化程序及第二固化程序例如是熱處理盥 /或光化學處理,其中光化學處理例如是紫外光固化(uv curing)。此外,上述之第二保護層的材質例如是聚亞醯 胺(polyimide)或苯環丁烯(Benz〇_Cyd〇彻咖,bcb) 等。另外,上述之清洗程序例如是電漿清洗。 基於上述,本發明之晶圓保護層的製作方法與晶圓 凸塊的製作方法係於電漿清洗步驟後,再對第二保護層 打-次固化的動作,以增加第二保護層表面之強度。:此 -來,將可降低第二保護層在後續之 溶劑反應而受損之機率,進而提高製程良率、&驗 為讓本發明之上述和其他目的、特徵、 明顯易懂,下文特舉較佳眘W '更 細說明如下。“^實加例’並配合所附圖式,作詳 【實施方式】 請參考圖2A〜2H鱼闰1 , 圖,而圖3繪示為太#HH 曰囡凸鬼之製作方法的示意 首先;1戶:明之,靖作流程圖。 其中晶圓3U)例如可由多^日日圓^(步驟4〇2), 而為簡化圖示,本實施例僅^曰^未1 會示)所構成,然 310例如具有—主動表面3二圓剖面圖。晶圓 配置有多個銲塾(圖甲 且主動表面310a上例如 - 曰不其―)312與一第一保護層 12 T Ο 9 ^^590twf.doc/c 314 ,且該第一保護層314係暴露出銲墊312。 接著’如圖2Β所示,於晶圓31〇上形成 重配置線路層320 (步驟撕)。其中,重配 係配置於該第一保護層314上,並與該第一保鳟曰20 暴露之銲墊312電性連接。 咬9314所 然後,如圖2C所示,於晶圓31〇上形成 層330,以覆蓋重配置線路層320 (步驟4〇6 兑中' =第,保護層330之材質可以是聚亞酿胺或笨環丁^等有 之後,如圖2D所示,進行第一道固化 第二保護層崎驟彻)。其中,固化該;二: 330的方法例如包括熱處理與/或光化學處理 1二 ,理例如可·,梯狀之逐漸升溫模核是快料溫= 式進行加熱,而絲學處理例如是紫外光固化 一 例中,例如是以35(TC〜4(KrC之高溫,來對 2 層,進行供烤(baking),其中_的時間例如-=蔓 刀知〜2小時。在另-實施射,例如可在坑〜2 2度下,對該第二保護層33G進行紫外光照射,昭 射時間例如是30秒〜10分鐘。 /、〒…、 接著’如圖2E戶斤示,圖案化第二保護層33〇 (步驟 )’以於料二保護層33G上形成多個開口( 二=-)施,且開π现係暴露出重配置線路層32〇 =域。其中’當第二保護層33〇為一感光材料時, 、、化第一保遵層330之方式例如包括曝光(—_)、 11 12709^§90twf.doc/c 顯影(developing )等步驟 為感光材料時,則例如需 若第一保護層330非 阻或乾膜)作為罩幕(mas:)圖=1 光阻材料(液態光 行蝕刻(etching)之步驟。 子第一保濩層330進 表面3lia(:=2T,’么由,洗晶81 31。之主動 之第二保護層33G的殘餘物,^^開σ 330a内 口 33〇=外的部分第二保護層、330表水面亦可月_移除開 固化ί者伴ί: :了示’進行第二道固化製程,以再次 未完全固化部份固化4中, 樣包i j驟福相同,而固化第二保護層33g的方法同 前述之步驟,此處不H式其中相關說明請參考 =後,如圖2H所示,進行一凸塊製程(步驟4⑹, 妒成2 ra所暴露之重配置線路層32G的部分區域上 j夕個球底金屬層(圖中僅繪示其一)姻,並且於 球底金屬層340上形成一凸塊35〇。 一田然,在元成上述步驟之後例如更可如步驟Mg所 ^,進行一單體化(singulation)之製程,以分離出多個 立之覆晶晶片(未繪示),其中進行單體化的方式例 疋對晶圓310進行切割(sawing)或衝壓(punching) 寺0 综上所述,本發明係提出一種晶圓保護層的製作方 12 127 O96i|59〇twf.d〇c/c 法j如圖3之步驟402〜414),並結合後續之凸塊製程 與單體化製程而提出一種晶圓凸塊的製作方法(如圖3之 步驟402〜418)。其中,由於本發明係於電漿清洗步驟 ,’再進行-道固化製程,以再次固化電漿清洗後可能暴 露,第二保護層内部尚未固化完全的部份,進而增強第二 保護層表面之強度。如此—來,將可在後續之凸塊製程中, 有效降低第二保護層因與凸塊製程中使狀溶劑反應 而受損之機率,以提高製程良率。 .
雖然本發明已以較佳實施例揭露如上,缺苴並非用 發明’任何熟習此技藝者,在不脫離本發明之精 2範_ ’當可作些許之更動與潤飾,因此本發明之 濩乾圍當視後附之冑料職圍所界定者鱗。 ’、 【圖式簡單說明】 圖1繪示為習知之一種覆晶晶片的剖面示意圖。 曰鬥ϋΑ:2Η依序繪示為本發明之較佳實施例之-種 日日0凸塊之製作方法的示意圖。 圖场示為本發明之晶圓凸塊的製作流程圖。
【主要元件符號說明】 圓 曰曰 110 : 110a :主動表面 112 :銲墊 114 :第一保護層 120 :重配置線路層 130 :第二保護層 13 127 O9^^90twf.doc/c 130a :開口 132 :缺陷 140 :球底金屬層 150 :凸塊 310 ·晶圓 310a :主動表面 312 :銲墊 314 :第一保護層 320 :重配置線路層 330 :第二保護層 330a :開口 340 :球底金屬層 350 :凸塊 步驟402 :提供一晶圓,其具有多個銲墊以及暴露出 這些鐸塾之一第一保護層 步驟404 :於晶圓上形成一圖案化之重配置線路層 步驟406 :於晶圓上形成一第二保護層,以覆蓋重配 置線路層 步驟408 :進行第一道固化製程,以固化第二保護層 步驟410 :圖案化第二保護層 步驟412 :藉由電漿清洗晶圓之主動表面 步驟414 :進行第二道固化製程“,以再次固化第二保 護層 步驟416 :進行一凸塊製程 步驟418 :進行一單體化製程
Claims (1)
- c/c 127〇9始90福。, 十、申請專利範圍: I一種晶圓保護層的製作# 面之-晶圓,該晶圓之該主動有-主動表 第-保護層,且哕第一俘具有多數個銲墊及-護層的製;:暴露出該些銲塾,該晶圓保 上,Γί線路層於料—賴層及該些銲墊 於該晶圓上形成一第二保護 H 路層; 曼層以覆盍该重配置線 5:一第:固化程序’以固化該第二保護層; 圖案化该第二保護層,以使 _ 重配置線路層的部分區域;層暴路出該 進^-清洗程序於該晶圓之該第二保護層上;以及 ^行-第二固化程序’以再次固化該第二保護層。 法,專利範圍第1項所述之晶圓保護層的製作方 始、中糾-固化程序及該第二固化程序 與/或一光化學處理。 处I 3·如申請專利範圍第2項所述之晶圓保護層的製作方 去,其中該光化學處理包括紫外光固化。 4·如申請專利範圍第丨項所述之晶聽護層的製作方 其中^中該第二保護層之材f包括聚亞賴以及苯環丁埽 5·如申晴專利範圍第1項所述之晶圓保護層的製作方 法,其中該清洗程序包括電漿清洗。 15 doc/c 12709¾^. 6.—種晶圓凸塊的製作 提供一晶圓,其中該晶圓具=主動表^且,主 =上具有多數個銲塾及一第; 層暴露出該些銲墊; 保產 上ΓίΓ重配置㈣層於該帛—㈣層及該此銲墊 上,且《配置、祕騎_些銲墊紐 一 路層於該晶圓上形成—第二保護層,以覆蓋該重配置線 進行-第-固化程序,以固化該第二保護層; 重配Μ該第二倾層暴露出該 進^一清洗程序於該晶圓之該第二保護層上; 以及進行—第二111化程序,以再次固化該第二保護層; 路層製程於鮮二賴層暴露之射配置線 、去,請專利範圍第6項所述之晶圓凸塊的製作方 以得到多數後’更包括進行—單體化製程’ 法,==包圍括第,項所述之晶圓凸塊的製作方 於每一該些球底金屬層上形成一凸塊。 12709¾ 590twf.doc/c 9. 如申請專利範圍第6項所述之晶圓凸塊的製作方 法,其中該第一固化程序及該第二固化程序包括一熱處理 與/或一光化學處理。 10. 如申請專利範圍第9項所述之晶圓凸塊的製作方 法,其中該光化學處理包括紫外光固化。 11. 如申請專利範圍第6項所述之晶圓凸塊的製作方 法,其中該第二保護層之材質包括聚亞醯胺以及苯環丁烯 其中之一。 12. 如申請專利範圍第6項所述之晶圓凸塊的製作方 法,其中該清洗程序包括電漿清洗。 17
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093131103A TWI270965B (en) | 2004-10-14 | 2004-10-14 | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer |
| US11/245,175 US20060084259A1 (en) | 2004-10-14 | 2005-10-07 | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093131103A TWI270965B (en) | 2004-10-14 | 2004-10-14 | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200612538A TW200612538A (en) | 2006-04-16 |
| TWI270965B true TWI270965B (en) | 2007-01-11 |
Family
ID=36181321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093131103A TWI270965B (en) | 2004-10-14 | 2004-10-14 | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060084259A1 (zh) |
| TW (1) | TWI270965B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070145549A1 (en) * | 2005-12-23 | 2007-06-28 | Texas Instruments Incorporated | Hermetically sealed integrated circuits and method |
| US8017515B2 (en) * | 2008-12-10 | 2011-09-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief |
| US10658199B2 (en) * | 2016-08-23 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4353778A (en) * | 1981-09-04 | 1982-10-12 | International Business Machines Corporation | Method of etching polyimide |
| US4795693A (en) * | 1983-07-13 | 1989-01-03 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Multilayer circuit board fabrication process |
| US5502002A (en) * | 1992-05-21 | 1996-03-26 | Hughes Aircraft Company | Polyimide passivation of GaAs microwave monolithic integrated circuit flip-chip |
| US5998237A (en) * | 1996-09-17 | 1999-12-07 | Enthone-Omi, Inc. | Method for adding layers to a PWB which yields high levels of copper to dielectric adhesion |
| US6756085B2 (en) * | 2001-09-14 | 2004-06-29 | Axcelis Technologies, Inc. | Ultraviolet curing processes for advanced low-k materials |
-
2004
- 2004-10-14 TW TW093131103A patent/TWI270965B/zh not_active IP Right Cessation
-
2005
- 2005-10-07 US US11/245,175 patent/US20060084259A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060084259A1 (en) | 2006-04-20 |
| TW200612538A (en) | 2006-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030767B2 (en) | Bump structure with annular support | |
| TWI539508B (zh) | 半導體裝置之製造方法及電子裝置之製造方法 | |
| TWI419242B (zh) | 具有加強物的凸塊結構及其製造方法 | |
| TWI330392B (en) | Semiconductor device, manufacturing method of the semiconductor device, and mounting method of the semiconductor device | |
| JP2008042899A (ja) | イメージセンサ・モジュールの構造及びウェハーレベル・パッケージの製造方法 | |
| US11923318B2 (en) | Method of manufacturing semiconductor package | |
| WO2012059004A1 (zh) | 芯片封装方法 | |
| US10998202B2 (en) | Semiconductor package and manufacturing method thereof | |
| CN100580897C (zh) | 平顶凸块结构的制造方法 | |
| TWI270965B (en) | Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer | |
| CN103456715B (zh) | 中介基材及其制作方法 | |
| CN102013403B (zh) | 晶圆级芯片尺寸封装结构及其制造方法 | |
| US7862987B2 (en) | Method for forming an electrical structure comprising multiple photosensitive materials | |
| JP4206779B2 (ja) | 半導体装置の製造方法 | |
| TWI631350B (zh) | 重佈線層的測試方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| CN101241866B (zh) | 具有加强物的凸块结构的制造方法 | |
| JP7335036B2 (ja) | 半導体パッケージの製造方法 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3928729B2 (ja) | 半導体装置 | |
| JP3967293B2 (ja) | 半導体装置 | |
| JP4126392B2 (ja) | 半導体装置の製造方法 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4359785B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |