TWI270675B - Transient voltage detecting circuit for electronic system having multiple of power supplies - Google Patents

Description

1270675 因此，本發明之一主要目的在於提供一種暫態電壓偵 路，並且特別地，根據本發明之暫態電壓偵測電路係針同一 子系統内之多重電源供應端做偵測。 ％ 夫老測健观的先前技術，大多使_須引用或 參考该電子糸統之供應電源的元件，例如，反及閘〇 gate)、反或閘(NORgate)、反閘㈣丁蛛)···等。致使，— 電，發生時’ _用或參考該電子系統之供應電源的元件，已益 $保仍保有原有的電氣特性。也導致，使用到須引用或參考^ ΪΠΐ之供應電源的元件之暫態賴侧電路，其制暫態電 壓的準確性頗令人堪慮。 二5明之另一主要目的在於提供一種暫態電壓偵測電 、’並且特別地，根據本發明之暫態電壓偵測電路内各個元件， 可以直接感應電源變化，無齡統維持—穩定電源。 【發明内容】 料祖本^明之—主要目的旨於提供—種暫態電壓侧電路，用以 統做偵測，並且特別地，該電子系統具有多重電源 。根據本發明之暫態電壓侧電路，可以侧到一旦發生 ;各個電源供應端處之正的或負的暫態電壓。 φ 夕^之另—目的旨於提供—種能同時監控多個電源供應端 雷侧電路，並且特別地，根據本發明之暫態電壓偵測 ίίΪΐΐ元件，皆無須引用或參考被監控的電源，藉此，一旦 二了7广毛生時，根據本發明之暫態電壓债測電路内之各個元、 壓原有的電氣特性，進而迅速、準確地制_暫態電' 針對 明之—較佳具體實施例之暫態電壓制電路，用以 一電子糸統做彳貞測。特別地，該t子系統具有_第一電源供 1270675 應端、一第二電源供應端、一第三電源供應端、一第四電源供應 端、一第一接地端以及一第二接地端。該暫態電壓偵測電路包含 一第一裝置、一第二裝置以及一重置裝置。該第一裝置包含一第 一第一型態金屬氧化物半導體(MOS)電晶體以及一第一第二型態 MOS電晶體。該第一第一型態MOS電晶體係耦合至該第一電& 供應端。該第一第二型態MOS電晶體係耦合於該第一第一型態 MOS電晶體與該第一接地端之間，並且以本身之一閘極麵合至該 第三電源供應端。該第一裝置並且於該第一第一型態M〇s電晶 體與該弟一弟一型態MOS電晶體之間提供一第一輸出端。該第 二裝置包含一第二第一型態MOS電晶體、一第三第一型態m〇s 電晶體以及一第二第二型態MOS電晶體。讀第二第一型g M〇s 電晶體係柄合至該第二電源供應端，並且以本身之一閘極麵合至 該弟一輸出端。該第三第一型態MOS電晶體係與該第二第一型 態MOS電晶體並聯。該第二第二型態M0S電晶體係耦合於該第 二第一型態MOS電晶體與該第二接地端之間，並且以^身=一 閘極輕合至5亥第四電源供應端。該第^一第一型態]VIOS電晶體係 以本身之一閘極耦合至一第一節點。該第一節點係置於該第二第' 一型態MOS電晶體與該第二第二型態M0S電晶體之間W。該^ 裝置具有-耦合至該第三第-型態M0S電晶體之一閘以 出。該重置裝置用讀出-重置信號，進而導通該第 離 MOS電晶體，以重設該暫態電壓偵測電路，致使於該 = ，壓為口第二邏輯狀態，並且於該第—輸出端處之電壓係問鎖^ 第二邏輯狀態…旦-負的暫態電壓發生於該第三電源供應端 處，該第-輸出端處之電壓將轉態為該第—邏輯狀並g 一節點處之電壓將轉態為該第二邏輯狀態。一 發生於該㈣源供應端處’於該第一節點處 第二邏輯狀態，致使於該第一輸出端處之_將=以； 輯狀態。一旦該正的暫態電壓發生於該第一雷 二=苐上璉 -第-型MOS電晶體將被導通，致使該第:輸g端=g 該第-邏輯狀態。-旦該負的暫態電壓發生於該第二 7 1270675 處，該第一第一型態MOS電晶體將被導通，致使該第一輸出端 將轉態為該第一邏輯狀態。 根據本發明之一較佳具體實施例之暫態電壓偵測電路，進一 步包含一第三裝置以及一第四裝置。該第三裝置包含一第四第一 型態MOS電晶體、一第五第一型態M0S電晶體以及一第三第二 型態M0S電晶。該第四第一型態M0S電晶體係耦合至該第一電 源供應端。該第五第一型態M0S電晶體係與該第四第一型態 MOS電晶體並聯。該第三第二型態M0S電晶體係耦合於該第四 第一型態M0S電晶體與該第一接地端之間，並且以本身之一閘 極耦合至該第三電源供應端。該第四裝置冬含一第六第一型態 M0S電晶體以及一第四第二型態M〇s電晶'體。該第六第一型態· M0S電晶體係耦合至該第二電源供應端，並且以其本身之一閘極 耦合至一第二節點。該第二節點係置於該第四第一型態M〇s電 阳體興該第三第二型態M0S電晶體之間。該第四第二型態M〇s 電晶體係耦合於該第六第一型態M〇s電晶體與該第二接地端之 間、，並且以，本身之一閘極耦合至該第四電源供應端。該第四裝 f並且於=第六第一型態M〇S電晶體與該第四第二型態M0S電 之間φς：供帛—輸出端。該第六第—型態Mqs電晶體以其 於Γ閘？輕合至該第二輸*端。該重置裝置並且以其本身之 i置“至ί:Ξΐ一型態M〇S電晶體之一閘極，並且輸出該 ΐί 一邏輯狀態，並且於該第二輸出端處之電 電源供應端處，料⑭—的躲紐發生於該第三 壓將轉電處:，二輪_ 態為該第二邏輯狀態。一曰: 亥弟一即點處之電壓將轉 應端處，該第六第二型熊：二、3態電壓射於該第-電源供 電晶體將被導通，致使於該第二 1270675 輸出端處之魏將 ϊΐ於Ϊ第二電源供^端…旦該正的暫態電廢 、，致使於該第二輸H^ MOS電晶體將被 關於女炊 態為該第一邏輯狀態。 式得到進點與精神可下的發_述及所附圖 【實施方式】 多重ίί 供-種暫態電壓偵測電路，用以偵般且有 暫態電電路)之電源供應端=生= 施例，來清楚地指出述本發明之較佳具體% 測電路多 1 本加明之一較佳具體實施例之暫態電_ 有一第於财)做侧。制地，該電子系統具 ==Γ3、一第四電源供應端VDD4、-第 GND1以及一第二接地端gn〇2。 需聲明的是，該電子系統正常運作時，該第一電源供應端 VDD1之電壓大致上等於該第二電源供應端VDD2之電壓，例 ^口 ’上述兩者皆為3.3伏特(Volt)。該第三電源供應端VDD3之電 壓大致上等於該第四電源供應端VDD4之電壓，例如，上述兩者 皆為1.8伏特。並且，該第一接地端GND1之電壓大致上等於該 第二接地端GND2之電壓。亦即，該電子系統之供應電源為對稱 性的安排。 如圖一所示，該暫態電壓偵測電路包含一第一裝置12、一第 一裝置14以及一重置裝置(Resetting device)20。 1270675 該第一裝置包含一第一第一型態金屬氧化物半導體(Metal-oxide semiconductor， MOS)電晶體(transistor)Fl 以及一第一 第二型 態M0S電晶體S1。該第一第一型態M0S電晶體F1係耦合至該 第一電源供應端VDD1。該第一第二型態M0S電晶體S1係耦合 於該第一第一型態M0S電晶體F1與該第一接地端GND1之間， 並且以本身之一閘極(Gate)耦合至該第三電源供應端VDD3。該 第一裝置12並且於該第一第一型態M0S電晶體F1與該第一第 二型態M0S電晶體S1之間提供一第一輸出端（〇utput terminal)OUTl ° 該第二裝置14包含一第二第一型態MpS電晶體F2、一第 二第一型態M0S電晶體F3以及一第二第二型態M〇s電晶體丨 S2。該第二第一型態M0S電晶體F2係耦合至該第二電源供應端 VDD2，並且以本身之一閘極耦合至該第一輸出端〇UT1。該第 三第一型態M0S電晶體F3係與該第二第一型態M〇s電晶體F2 並聯。該第二第二麵M0S電晶體S2絲合於該第二第一型態 M0S電晶體F2與该第二接地端GND2之間，並且以本身之一閘 極搞合至第四電源供應端VDD4。如圖一所示，該第一節點a择 置於該第二第-型態则電晶體F2與該第二第f卩 第一節點A _合至第一第一型態“電』 F1之閘極(Gate)。

如圖-所示，該重置裝置20具有 M0S電晶體F3之一閘極的輪出。兮舌$壯二王唸乐一乐H 置信號(Reset signal)，進而導通該°^ 、ξ 20用以輸出一重 Ρ，u射能#弟二第一型態M0S電晶體 F3，以重&該彻、電_測電路i a 壓為第-邏輯狀態，並且於該第—輪_:點A處之電 (Latched)於第二邏輯狀態。輪出~ 0UT1處之電壓係閃鎖 於一具體實施例中，如圖一所示， 體(F卜F2及F3)為P型態、M〇s、j弟一型態M0S電晶 〜Μυ^電晶體，並且該等第二型態 1270675 MOS電晶體(si、S2)為N型態MOS電晶體。此時，該重置裝置 2〇所輸出之重置信號係一下拉信號(Pull-down signal)。該第一邏 輯狀態為高邏輯(Logic HIGH)，該第二邏輯狀態為低邏輯(Logic LOW) 〇 以該等第一型態MOS電晶體(FI、F2及F3)為P型態MOS 電晶體，該等第二型態MOS電晶體(SI、S2)為N型態MOS電晶 體’並且該重置信號為下拉信號為例。該重置裝置20所輸出之 下拉信號，將會導通該第三P-MOS電晶體F3，以重設該暫態電 壓偵測電路1。此時，於該第一節點A處之電壓為高邏輯，並且 該等MOS電晶體(F卜F2、S1及S2)構成一閂鎖電路，導致於該 第一輸出端OUT1之電壓為低邏輯。若欲故變於該第一輸出端· ουτι之電壓所處狀態，則該第三電源供應端VDD3之電壓必須 明顯低於該第四電源供應端VDD4之電壓，或該第四電源供應端 VDD4之電壓必須明顯高於該第三電源供應端VDD3之電壓，或 忒第一電源供應端VDD1之電壓必須明顯高於該第二電源供應端 VD©2之電壓，或該第二電源供應端VDD2之電壓必須明顯低於 該第二電源供應端VDD2之電壓。 、 A 一一旦二t負的暫態電壓發生於該第三電源供應端VDD3處，該 第“ ^型，MOS電晶體S1將被截止，該第一輸出端QUT1處 之電C將轉怨為尚邏輯，並使於該第一節點A處之電壓將鲅I =輯。’，於該第三獅供應端VDD3處之電壓恢復正常^ %於該第—輸出端〇UT1處之電壓亦無法恢復為低邏輯，也 該暫態電壓_電路丨會將發生於該第三電源供應端 处之異常電壓(負的暫態電壓)記錄下來。 二旦一正暫態電壓發生於該第四電源供應端VDD4處，於該 二二即，A處之電壓將轉態為低邏輯，致使於該第一輸出‘ VDD4 將f態為高邏輯。隨即，於該第四電源供應端 A電1恢復正常位準後，於該第一輸出端〇l7n處之電 11 1270675 端該暫態電壓铜電路1會將 錄下來。 暫態電壓發生職祕應端卿i處，該第 ί體F1將被導通，致使於該第二輸出ϊ = ΪΪίΪ=ί為纖。隨即，於該第-電源供應端侧處 ^磁正緣準後，於該第二輸出端0UT2處之電壓亦益法 ，设為低邏輯，也就是說，該暫態電壓侧電路 弟-電源供應端VDD1處之異常龍(正的暫態電壓)記錄:來。 一旦該貞賴賴發纽娜二電賴應端VDD2處，該第 一 P型態MOS電晶體F2賴截止，該第一節點A將轉賤為极 邏輯’接著該第一 P型態MOS電晶體F1將被導通，致使^第 二輸出端OUT2處之電壓轉態為高邏輯。隨即，於該第二電源供 應端VDD2處之電壓恢復正常位準後，於該第二輸出端〇UT2'^ 之電壓亦無法恢復為低邏輯，也就是說，該暫態電壓偵測電路工 會將發生於該第二電源供應端VDD2處之異常電壓(負的暫態電 壓)記錄下來。 ' "" 為了偵測發生於該第三電源供應端VDD3處之正的暫態電^ 壓、發生於該第四電源供應端VDD4處之負的暫§電壓、發=於_ 該第一電源供應端VDD1處之負的暫態電壓、發生於該第丄電源 供應端VDD2處之正的暫態電壓，同樣參閱圖一，根據本發明之 暫態電壓偵測電路1進一步包含一第三裝置16以及一第四裝置 18 〇 該第三裝置16包含一第四第一型態MOS電晶體F4、一第 五第一型態MOS電晶體F5以及一第三第二型態MOS電晶S3。 該第四第一型態MOS電晶體F4係耦合至該第一電源供應端 VDD1。該第五第一型態MOS電晶體F5係與該第四第一型態 12 1270675 MOS電晶體F4並聯。該第三第二型態MOS電晶體S3係耦合於 該第四第一型態MOS電晶體F4與該第一接地端GND1之間，並 且以本身之一閘極耦合至該第三電源供應端VDD3。 該第四裝置18包含一第六第一型態M0S電晶體F6以及一 第四第二型態M0S電晶體S4。該第六第一型態]M0S電晶體F0 係耦合至該第二電源供應端VDD2，並且以其本身之一閘極耦合 至一第二節點B。該第二節點B係置於該第四第一型態M0S電 晶體F4與該第三第二型態M0S電晶體S3之間。該第四第二型 恶M0S電晶體S4係_禺合於該第六第一型態m〇S電晶體F6與 該第二接地端GND2之間，並且以其本身之一閘極耦合至該第四 電源供應端VDD4。該第四裝置18並且於僉第六第一型態M〇s_ 電晶體F6與該第四第二型態MOS電晶體S4之間提供第二輸 出端0UT2。 該重置裝置20並且以其本身之輸出耦合至該第四第一型態 MOS電晶體F4之一閘極，並且輸出該重置信號，進而導通該第 四第一型態MOS電晶體F4，致使於該第二節點b處之電壓為該 第一邏輯狀態，並且於該第二輸出端處之電壓係閂鎖於該第二邏 輯狀態。 於一具體實施例中，如圖一所示，該等第一型態M〇s電晶_ 體(F4、F5及F6)為P型態M0S電晶體，並且該等第二型態 MOS電晶體(S3、S4)為N型態MOS電晶體。此時，該重置裝置 20所輸出之重置k號係一下拉信號。該第一邏輯狀態為高邏輯， 該第二邏輯狀態為低邏輯。 以該等第一型態MOS電晶體(F4、F5及F6)為P型態M0S 電曰曰體，該專第—型態M0S電晶體(S3、S4)為N型態M0S電晶 體，並且該重置信號為下拉信號為例。該重置裝置^所輸出= 下拉信號，將會導通該第四P-M0S電晶體F4，以重設該暫態電 13 1270675 。此時，於該第二節點B處之電壓為高邏輯，並且 ϊί::端、F6、S3及S4)構成-問鎖電路，導致於該 ουτ/^ 杏2、十電壓為低邏輯。若欲改變於該第二輸出端 明黯古所處狀態’則該第三電源供應端VDD3之電壓必須 ‘回於遠第四電源供應端VDD4電， VDD4 二Ϊ:應之電壓必須明顯低於該第二電源供應端 VDD2 楚二旦一正的暫態電壓發生於該第三電源供應端VDD3處，該 ^二=型態MOS電晶體S3將強迫該第二節點B轉態為低邏( 而改、k，二輪出端0UT2處之電壓轉態為高邏輯。（此時 徂虛!!，占a第出為0UT1之狀態不變）。隨即，於該第三電源 VDD3處之電馳復正常辦後，於該f二輸_ 〇υτ2 fifff無法恢復為低麵’也就是說’該«電㈣測電路 XL來於該第三電源供應端⑼加處之異常電壓(負的暫態電 -旦該負㈣電壓發生於該細電源供應端VDm處， 二巧端OUT2處之電壓將轉態為高邏輯，並使該第二節點B處 二堅將轉,%為低邏輯。隨即，於該第四電源供應端VDD4處之· Ϊΐίΐί f位準後，於該第二輸出端〇UT2處之電壓亦無法恢 设為低邏輯，也就是說，該暫態電壓偵測電路丨會將發生於該 四電源供應端VDD4處之異常電貞的暫態電竭記錄下來。 一旦该負暫態電壓發生於該第一電源供應端VDD1處，該第 f P型態MOS電晶體F5將被截止，致使節點B將轉態為低邏. ^並促使第f P型態MOS電晶體F6導通，使第二輸出端 p T2轉態為高邏輯。隨即，於該第一電源供應端VDD1處之 壓恢復正常辦後’ _第二輸㈣qUT2處之電壓亦無法恢復 1270675 · 為低邏輯，也就是說，該暫態電壓偵測電路丨會將發生於該第一 電源供應端VDD1處之異常電壓(負的暫態電壓)記錄! 一旦該正暫態電壓發生於該第二電源供應端VDD2處，該第 六=型態MOS電晶體F6將被導通，致使該第二輸出端〇UT1將 轉態為咼邏輯，並截止第五ρ型態MOS電晶體F5，使該第二節 點Β轉態為低邏輯。隨即，於該第二電源供應端處之電壓 恢復正常位準後，於該第二輸出端0UT2處之電壓亦無法恢復為 低邏輯，也就是說，該暫態電壓偵測電路丨會將發生於該第二電 源供應端VDD2處之異常電壓(正的暫態電壓)記錄下來。 食值得注意的是當異常電壓發生時，由於偵測電路採對稱設籲 计’所以不論正負電壓變化都可彳貞測。 於另一具體貫施例中，如圖二所示之暫態電壓偵測電路2， f電路架構與各元件之操作原理與上述對暫態電壓偵測電路丨之 言^明相近。所不同者，於該暫態電壓偵測電路2中，該等 態MOS電晶體為N型態、MOS電晶體，並且該等第二型能.M〇s ，晶，P型態MOS電晶體。並且，該第一電源供應端；Dm 與該第一接地端GND1之位置相置換，。該第二電源 VDD2與該第二接地端GND2之位置相置換。此時，該重置g 所輸出之重置信號係一上拉信號(PuU_up啦涵）。於另一^ 實施例中。®二中的第三電源供應端VDD3亦可以更換二 ，端’圖二中的第四電源供應端VDD4亦可以更換為另一接地 ° 、明顯地，根據本發明之暫態電壓偵測電路能同時針對多個雷 源供應端做監控。根縣發明之暫態賴侧電路基本上 =鎖比較H(Latdi eGmp喊雜為_單元，能有效地縮減整體 =電路的尺寸。如上文所述，該第—裝置12與該第咸整= 所需使用到的重置裝置20係與該第三裝置】 ^ 15 1270675 亦此有效地縮減整體摘 所需使用到的重置裝置20為同一元件 測電路的尺寸。 ^明的是’根據本發明之暫態電壓偵測電路 置，皆無須引用或參考該電子系統之供應電^件因 各個：ΐ暫錢壓發生時，根據本發明之健輕侧電^内之 ΐ，原有的電氣特性，進而迅速、準確地偵測到i 。此外，若欲進一步縮減根據本發明之暫態電壓偵測電 須使_靜電放電規範(咖祕），健在每個電源 刀別串聯一個小阻抗值的電阻即可，阻抗值約為25〜100 藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本 =之特徵與精神，而並_上述賴露的雛具體實施例來對 明，範•加以限制。相反地，其目的是希望能涵蓋各種改變 相等性的安排於本發明所欲申請之專利範圍的範疇内。 1270675 【圖式簡單說明】 圖一係繪示根據本發明之一較佳具體實施例之暫態電壓偵測 電路1。 圖二繪示根據本發明之另一較佳具體實施例之暫態電壓偵測 電路2。 【主要元件符號說明】 1、2:暫態電壓偵測電路 14 :第二裝置 18 :第四裝置 VDD1 :第一電源供應端 VDD3 :第三電源供應端 GND1 :第一接地端 12 :第一裝置 16 :第三裝置' 20 :重置裝置 VDD2 :第二電源供應端 VDD4 :第四電源供應端 GND2 :第二接地端

F卜F2、F3、F4、F5、F6 :第一型態MOS電晶體 SI、S2、S3、S4 :第二型態MOS電晶體 17

Claims (1)

1270675 十、申請專利範圍： 1、 一種暫悲電壓4貞測電路(Transient voltage detecting circuit)，該電 路係針對一電子系統(Electronic system)做摘測，該電子系統具有 一第一電源供應端、一第二電源供應端、一第三電源供應端、 一第四電源供應端、一第五電源供應端以及一第六電源供應 端，該電路包含： 一第一裝置，該第一裝置包含一第一第一型態金屬氧化物半 導體(M0S)電晶體以及一第一第二型態M0S電晶體，該第 一第一型態M0S電晶體係耦合至該第一電源供應端，該第 一第二型態MOS電晶體係耦合於該第一第一型態M〇s電晶 體與該第五電源供應端之間並且以本考之一閘極(Gate)麵合 至該第三電源供應端，該第一裝置並且於該第一第一型態 M0S電晶體與該第一第二型態M0S電晶體之間提供一第一 輸出端(Output terminal); 一第二裝置，該第二裝置包含一第二第一型態厘〇3電晶體、 一第三第一型態M0S電晶體以及一第二第二型態M〇s電晶 體，該第二第一型態M0S電晶體係耦合至該第二電源供應 端並且以本身之一閘極耦合至該第一輸出端，該第三第一 巧態M0S電晶體係與該第二第一型態M0S電晶體並聯，該 第二第二型態M0S電晶體係耦合於該第二第一型態M〇s電 晶體與該第六電源供應端之間並且以本身之一閘極耦合至鲁 呑亥弟四電源供應端，該第一第一型態M〇s電晶體係以本身 之一閘極耦合至一第一節點(Node)，該第一節點係置於該 第二第一型態M0S電晶體與該第二第二型態M〇s電晶體之 間；以及 一重置裝置(Resetting device)，該重置裝置具有一耦合至該第 二第一型態M0S電晶體之一閘極的輸出，該重置裝置用以 輸出一重置信號(Reset signal)，進而導通該第三第一型態 M0S電晶體，致使於該第一節點處之電壓為一第一邏輯狀 態，並且於該第一輸出端處之電壓係閂鎖於一第二邏輯狀 18 1270675 態； 其中，一旦一負的暫態電壓發生於該第三電源供應端處，於該第 一節點處之電壓將轉態為該第二邏輯狀態，致使於該第一輸出端 處之電壓將轉態為該第一邏輯狀態； 其中，一旦一正的暫態電壓發生於該第四電源供應端處，於該第 一節點處之電壓將轉態為該第二邏輯狀態，致使於該第一輸出端 處之電壓將轉態為該第一邏輯狀態； 其中，一旦該正的暫態電壓發生於該第一電源供應端處，該第一 第一型悲MOS電晶體將被導通，致使該第一輸出端將轉態為該 第一邏輯狀態；並且 其中，一旦該負的暫態電壓發生於該第二電源供應端處，該第一 第一型態MOS電晶體將被導通，致使該第一輸出端將轉態為該 第一邏輯狀態。 2、 如申請專利範圍第1項所述之暫態電壓偵測電路，進一步包含： -第二裝置，該第三裝置包含—第四第—型態M〇s電晶體、 -第五第-型IlMQSf晶體以及—第m|M〇s電晶 體’该第四第-型態MOS電晶體係搞合至該第一電源供應 端，該第五第一型態M0S電晶體係與該第四第一型態M〇s J晶體，聯，該第三第二型態⑽轉晶體餘合於該第四 第-型態MQSf：晶體與該第五電源供應端之間並且以本身 之一閘極搞合至該第三電源供應端；以及 一第四f置^，該第四裝置包含—第六第—型態MOS電晶體以 ^第二型態M〇S電晶體’該第六第一型態M0S電晶 δ苎該第二電源供應端並且以其本身之一閘極耦合 點，第二節點係置於該第四第—型態觀㈣ 曰於該第六第一型態_電:體 供應端’該第四裝置並且於該第六第-型;i〇s= !27〇675 該第四第二型態MOS電晶體之間提供一第二輪出端，该 六第一型態MOS電晶體以其本身之一閘極耦合至爷第^ 出端，其中，該重置裝置並且以其本身之輸出耦^至 四第一型態MOS電晶體之一閘極，並且輸出該重置 而導通該第四第一型態MOS電晶體，致使於該第二产 之電壓為该第一邏輯狀態’並且於該第二輸出端處 係閂鎖於該第二邏輯狀態；並且 响处之電& ，中，一旦該正的暫態電壓發生於該第三電源供應端處，於詨 二節點處之電壓將轉態為該第二邏輯狀態，致使於該 鈐= 處之電壓將轉態為該第一邏輯狀態； 别出化 ，中，一旦該負的暫態電壓發生於該第四電源供應端處，誃 卞點處之電壓將轉恶為该弟二邏輯狀態，致使於該第二 ( 之電壓將轉態為該第-邏輯狀態； ^中，:旦該負的暫態電壓發生於該第—電源供應端處，該 將：f?M0S電晶體將被導通’致使於該第二輸出端處之電▲ 將轉態為該第-邏輯狀態；並且 电匕 該正的㈣龍發生於該第二電雜應端，該第六第 態為被料，雜域帛二輸_處之電壓轉 口=圍壓侧電路’其中該電子系1 释m第一電源供應端之電壓大致上等於該第二電 ’該第三電源供應端之電壓大致上等於該第四 ^、二;之電壓，並且該第五電源供應端之電壓大致上等於 ^亥弟/、電源供應端之電壓。 ίΐίΐϊ，圍第3項所述之暫態電壓偵測電路，其中該重置信 flPUll_d〇Wn Signal)，該等第一型態M0S電晶體為 、輯狀I、為回邏輯，該第二邏輯狀態為低邏輯，並 20 4、 1270675 /、電源供應端分別為一接地端 5、 上拉k#u(Puii-up Slgnal)，該等第 ϋ ^%M〇Staaa|i , 且為—％源供應端與辟二電源供應端分別為-接^ 6、 且該五電源供應端與該第 第5項所述之暫態電壓_電路，1中•電 源七、應&與轉四電源供應端分別為—接地端。苐-電

21