TWI270331B - Circuit board with multi circuit layers and method for fabricating the same - Google Patents

Description

1270331 五、發明說明（1) " ~一 -- 【發明所屬之技術領域】·· 、匕本發明係關於一種具多層線路層之電路板及其製法， 尤指一種可提高線路之佈線空間與靈活性之具多層線 之電路板及其製法。 曰 【先前技術】： 隨著電子產業的蓬勃發展，電子產品亦逐漸邁入多功 能、高性能的研發趨勢。為滿足半導體封裝件高積集度（ Integration)及微型化（Miniaturizati〇n)的封裝需求， 以供更多主被動元件及線路載接，電路板亦逐漸由單層板 雙層板〉秀變成多層板（Multi-layer board)，俾在有限 的工間下’運用層間連接技術（I n t e r 1 a y e r c 〇 n n e c t丨〇 η )來擴大電路板上可供利用的線路佈局面積，藉此配合高 電子密度之積體電路（Integrated circuit)需要，降低 電路板的厚度，以在相同電路板單位面積下容納更多數量 的線路及元件。 另因應微處理器、晶片組與繪圖晶片等高效能晶片之 運算需要，佈有導線之電路板亦需提昇其傳遞晶片訊號、 改善頻寬、控制阻抗等功能，來成就高I /0數封裝件的發 展。然而，為符合半導體封裝件輕薄短小、多功能、高速 度及高頻化的開發方向，電路板已朝向細線路及小孔徑發你 展0 因此為提高電路板之佈線精密度，業界發展出一種增 層技術（Build_up)’亦即在一核心電路板（Core circuit board)表面利用電路增層技術交互堆疊多層絕緣層及線

17661全懋.ptd 第9頁 1270331 五、發明說明（2) -- 路層’並於該絕緣層中開設導電盲孔（c〇nductive ha)以· 供上下層線路之間電性連接。其中，電路增層製程係影變 電路板線路密度的關鍵，依照現行技術，辈二 呆有夕以平加成 法（Senu-additive process，SAP)與線路電鍍法（pattern plating method)來製作電路增層。 請參閱第1 A至1 C圖’所謂半加成法係提供一核心電路 板1 0，並在其表面形成一絕緣層11，利用雷射鑽孔（L a s㊀^ dr i 1 1 i ng)技術於該絕緣層11上形成開孔丨丨〇，以連通該 核心電路板1 0之内層線路層1 2中作為電性導通之電性連^妾 墊1 6 (如第1 A圖所示）。接著，於該絕緣層1 1上形成_導 電層1 3，並在該導電層1 3上施加一圖案化阻層1後進行電 鍵’以於6亥導電層1 3上形成圖案化線路層i5(如第1 b圖所 示）。之後’剝離該阻層1 4並移除先前覆蓋於阻層1 4下之 導電層1 3 (如第1C圖所示）；如此，運用此等步驟重複形 成絕緣層及增層線路層，即製成一具有多層線路層之電路 板。 另外，線路電鍍法如第2A至2C圖所示，亦先提供一核 心電路板2 0，並於該核心電路板2 0表面形成一例如樹脂壓 合銅箔（Resin coated copper, RCC)之覆有金屬層211 之壓合絕緣層2 1，再利用雷射鑽孔等方式在該絕緣層2 1上 形成開孔2 1 0 ’俾以連通邊核心電路板2 0之内層線路層2 2 中作為電性導通之電性連接墊2 6 (如第2 A圖所示）。而後， 於該覆有金屬層211之絕緣層21上形成一導電層23，並在 導電層2 3上施加一圖案化阻層2 4後進行電錢，以於該導電

1270331 五、發明說明（3) 一' 層2 3上形成圖案化線路層25 (如第2B圖所示）。之後，剝- 離該阻層2 4並移除先前覆蓋在阻層2 4下之金屬層部分（= 第2C圖所示）。接著’可重複實施以上步驟而形成絕緣層 及增層線路層’俾完成一具有多層線路層之電路板。 惟，前述習知製程均係在核心電路板上利用如壓合等 方式形成絕緣層’然後再於該些絕緣層之同一側藉由雷射 鑽孔方式形成複數盲孔，後續再形成複數導電盲孔以^性 導接電路板内之層間線路結構，然而，如此一來便需額 多佈設電性連接墊16,26以承接該些導電盲孔，俾透過該 些電性連接墊與導電盲孔之連結，來電性連接該電路板内. 之各層線路結構。 因此’習知技術不僅增加電性連接墊之設置量，浪費 電路板最外線路層及其他線路面之佈線面積，除了不利於 微f化封裝趨勢之外’更會在線路佈局時受到導電盲孔之 佔没空間及與導電盲孔相對應之電性連接墊所左右，從而 =專電路板之線路佈線密度，亦不利於電路板之佈線靈活 更甚者，於該電 墊後’需額外佈線以 墊’再由後者之電性 内層線路，如此，將 接墊以承接導電盲孔 利於佈線之靈活性。 路板外層之導電盲孔處形成電性連接 將該電性連接墊連結至另一電性連接 連接墊承接一導電盲孔以電性連接至 造成佈線複雜，且需額外多設電性連 ’造成製程步驟與成本之提升，且不

此外， 該些導電盲 孔通常係由增層線路層朝向核心電

第11頁 1270331 五、發明說明（4) 路板開設，且後續需在該導電盲孔中充填滿如銅之材料， 以提供該電路板後續佈線之電性導接使用，如此將使用較 多材料而提高電路板之製造成本及製程步驟。 【發明内容】： 鑒於以上所述習知技術之缺點，本發明之主要目的在 於提供一種具多層線路層之電路板及其製法，藉以增加電 路板線路·之佈局面積，從而提高線路佈局靈活性。 本發明之另一目的在於提供一種具多層線路層之電路 板及其製法，藉以降低成本。 為達成上述及其他目的，本發明揭露一種具多層線路 f 層之電路板，係包括：複數芯層板，該芯層板之一表面上 形成有第一圖案化線路層及複數導電盲孔，而於該芯層板 之另一表面上形成有第二圖案化線路層；至少一絕緣層， 係夾置於該些芯層板之第一圖案化線路層及導電盲孔間； 以及多數形成於該些芯層板中之導電通孔，以供電性導接 該些芯層板。其中，該芯層板之第二圖案化線路層具有複 數電性連接墊，且至少一電性連接墊係可選擇性對應至該 芯層板之第一圖案化線路層同側之導電盲孔底部，另，該 導電通孔係可選擇貫穿多數芯層板之電鐘導通孔結構，亦 可選擇部分貫穿該多數芯層板之導電盲孔結構。此外，各 # 該芯層板間亦可間隔有絕緣層及另一電路板來相互進行接 合。 本發明之具多層線路層之電路板之製法則包括：提供 複數芯層板，該芯層板表面上形成有金屬層；於該芯層板

17661全懋.ptd 第12頁 1270331 五、發明說明（5) 之一表面形成有複數盲孔，藉以使該芯層板另一表面之金 屬層顯露於該盲孔底端；進行線路圖案化製程，以在該芯 層板中具有盲孔之表面上形成第一圖案化線路層與複數導 電盲孔；將該些芯層板形成有導電盲孔之一側間隔有絕緣 層以相互接合形成一多層板；於該多層板中開設有複數通 孔；進行線路圖案化製程，以於該多層板之表面上及通孔 中形成第二圖案化線路層及複數導電通孔，其中該第二圖 案化線路層具有複數電性連接墊，且至少一電性連接墊係 形成在該芯層板之導電盲孔底部。此外，該芯層板間係可 間隔有絕緣層及另一電路板來相互進行接合，而該導電通 b 孔可為例如導電盲孔或電鍍導通孔，藉以電性導接該些芯 層板之線路層。

因此，本發明之具多層線路層之電路板及其製法係可 在複數芯層板之一側形成有導電盲孔後，再於該些電路板 間形成有導電盲孔之一側夾置絕緣層，之後於該電路板之 另一側形成具多數電性連接墊之圖案化線路層，以使該導 電盲孔底端可選擇性形成有電性連接墊之直接電性傳導路 徑，避免習知技術需在一電性連接墊處額外佈線以將其連 結至承接於導電盲孔開孔處之電性連接墊，藉以減少製程 步驟及複雜性，同時避免佔用線路佈局空間。 D 另，本發明之具多層線路層之電路板及其製法係使線 路層之電性連接墊直接設置於導電盲孔底部，且無須考慮 導電盲孔之佔設空間及開設位置’精以增加電路板之線路 佈局面積，並提高電路板之線路佈局靈活性，藉以解決習

17661 全懋.ptd 第13頁 1270331 五、發明說明（6) ____ 知技術之種種缺失。再者，未菸 T %明之且冬； 板及其製法毋須額外多設置電性二 I、、杲路層之電路 接，便可進行電路板各線路層之 : ’毛盲孔作承 曰心敗向電性導接，Μ 減少電性連接墊之設置量，以降低製程之成本稭此相對 亦不受導電盲孔開孔之佔設空間所=广從而擴2且本發明 外層線路佈局面積，令線路佈局更具靈活性^ 電路板之 路板之導電盲孔底端表面形成圖案二G路層及2 2，於電 時，亦無須將諸如銅之填充材料充填於導電盲Ζ性連接墊 更加降低製程之成本並減少製程步驟。 中’亦 【實施方式】： 以下係藉由特定的具體實施例說明本發明之余 熟習此技藝之人士可由本說明書所揭示之内容U地^ 解本，明之其他優點與功效。本發明亦可藉由其他不同的 具體貫施例加以施行或應用，亦即，本說明書中的各項細 節亦可基於不同觀點與應用，而在不悖離本發明之^神^ 進行各種修飾與變更。 请蒼閱第3 Α至第3 J圖，係用以說明本發明之具多層線 路層之電路板製法之較佳實施例。其中，須注意的是，該 等圖式均為簡化之示意圖，僅以示意方式說明本發明之電 路板架構。惟該等圖式僅顯示與本發明有關之元件，其所 择頁示之元件非為實際實施時之態樣，其實際實施時之元件 數目、形狀及尺寸比例為一種選擇性之設計，I其元件佈 局型態可能更行複雜。 如第3A圖及第3B圖所示，首先，提供複數芯層板30,

17661 全懋.ptd

1270331 五、發明說明（7) 3 1，該芯層板3 0，3 1係於表面形成有金屬層3 0 1，3 11 ’並以 雷射鑽孔方式於該怒層板30, 31中鑽設複數盲孔3 0 2，312 (如第3 B圖所示），以使該盲孔3 0 2，3 1 2底端外露出該怒層 板30，31另一表面之金屬層3〇1，311。其中’該芯層板30， 3 1之絕緣部分可為環氧樹脂（E P 0χ Υ r e s丨n)、聚乙醢胺 (Polyimide)、氰酯（Cyanate Ester)、玻璃纖維、雙 順丁稀二酸酿亞胺/三氮阱（Bismaleimide Triazine，BT )或混合環氧樹脂與玻璃纖維之FR5材質等所製成。該金 屬層30 1—般係以導電性較佳之銅（Cu)為主，且該金屬 層3 0 1，3 1 1可先壓合或沈積於該絕緣芯層上，或使用樹脂 # 壓合銅箔（Resin coated copper， RCC)形成。 如第3C圖所示，選擇利用物理氣相沈積（PVD)、化 學氣相沈積（CVD )、無電鍍或化學沈積等技術，例如濺鍍 (Sputtering)、蒸鍵（Evaporation)、電弧蒸氣沈積（Arc vapor deposition)、离隹子束濺鏟(Ion beam sputtering) 、雷射炫散沈積（Laser ablation deposition)、電漿促 進之化學氣相沈積或無電鍍等方法，於該芯層板3 0，3 1具 有盲孔302, 31 2之表面上及盲孔302, 31 2中形成有一導電層 (未圖示）以作為電流傳導路徑，俾利用電鍍製程以在該 芯層板30, 31表面金屬層301及盲孔3 0 2, 3 1 2中形成一具足 ❸ 夠厚度之電鍍金屬層3 0 3，3 1 3。然後，在該芯層板3 0，3 1形 成有盲孔3 0 2，3 1 2之一側利用蝕刻等方式進行該電鍍金屬 層3 0 3，3 1 3之圖案化製程，以在該芯層板3 〇，3 1之一表面上 形成第一圖案化線路層303a，313 a與導電盲孔302a，31 2a，

17661 全懋.ptd 第15頁 1270331 五、發明說明（8) 如第3D圖所示。當然，前述之線路圖案化製程亦可以電鐘_ 方式形成，可在形成導電層後覆蓋一圖案化電錢阻層（未 圖示），並進行電鍍以形成該第一圖案化線路層303a，313a 與導電盲孔3 0 2 a，3 1 2 a，然後再予以移除該電鑛阻層與覆 蓋其下之導電層。 如第3E圖所示，而後將上述表面形成有第一圖案化線 路層30 3a，31 3a與導電盲孔3 0 2a，31 2a之該些芯層板30, 31 間夾置一絕緣層3 5，該絕緣層3 5可依熱壓、塗佈、或其他 適當方式以相對接合該些芯層板3 0，3 1，並使該些芯層板 30,31中形成有第一圖案化線路層3 0 3a， 313a之表面為該❿ 絕緣層3 5所覆蓋，同時使該絕緣層3 5充填至該導電盲孔 3 0 2a，31 2a中，藉以形成一多層板，如第3F圖所示。其中 ’該絕緣層 3 5可為例如 ABF( Ajinomoto Build-up Film， 商品名’曰商味之素公司出產）層，當然，該絕緣層3 5亦 可選用其他具不同特性之絕緣材料，而非以本實施例中所 述者為限。 * 如第3G圖所示，係以例如機械鑽孔方式於該完成接合 之多層板中鑽設多凄丈貫穿該多層板之通孔32，並於該通孔 32之孔壁形成一金屬層320 ’並填充—導電或不導電之填 充材料3 2 1於該專通孔3 2中’如第3 η圖戶斤_ ' 如第3 I圖所示，接下來，進杆蜱狄不0 構成該多層板之芯層板30, 31表面上’圖案化製程’以於 二圖案化線路層3〇3b，313b及電_導=該通孔32中形成第 二圖案化線路層3 0 3b，3 13b具有^數^孔33。其中，該第 I數電性連接墊3 0 3c，313

1270331 五、發明說明（9) ~ '~~ -- 之:^性連接墊303。，313祕'形成在該芯層板3〇,3i 2二目L3〇2a，312a底部。其中，由於圖案化製程係屬 ;第=此不再為文贅述。0此，本發明係可分別在 弟—圖尔化線路層3 03b， 313b中定義複數電性連接墊

且令至少一電性連接塾3〇3c，313c形成於上述 j心層板30,31之導電盲孔3〇2a，312a底部，以供形成電性 連接之直接傳導路徑，而無須如習知技術於一電性連接墊 背面額外佈線以將其連結至承接導電盲孔之電性連接墊。 故二本發明可將預先經雷射形成之盲孔作為諸如電性連接 ，等導電線路之一部份，進而相對減少電性連接墊之設置 量’而且，本發明不受導電盲孔之佈設空間之限更可擴 大電路板之佈局空間與靈活性。

如第3J圖所示，於第二圖案化線路層3〇3b，313b上形 成=圖案化拒銲劑層（solder mask) 34，以外露出部分 4第一圖案化線路層3〇3b，313b之電性連接墊3〇3c μ? 且於該電性連接墊3 0 3c，313c上形成有金屬保護層36，例 如錄/金金屬層或其他適當之金屬保護層，以保護該電性 連接墊3 0 3c，313c，並可提供該電性連接墊3〇3c，313c與其 他導，元件良好電性連接。其後復可在該電性連接墊^植 接有銲線、錫球、金屬凸塊或其他適當導電元件，俾供後 續作用為承載半導體晶片之電路板。 明參閱苐3 I圖’透過前述製程本發明亦揭露出一種具 多層線路層之電路板，係包括：複數芯層板3 〇，3卜於該 芯層板30, 31之一表面上形成有第一圖案化線路層3〇3a，

17661 全懋.ptd 第17頁 1270331 五、發明說明（ίο) 3 1 3 a及複數導電盲孔3 0 2 a，3 1 2 a ’而於該芯層板3 〇，3 1之另 一表面上形成有第二圖案化線路層3〇3b，313b，以令該第 二圖案化線路層303b，313b中至少一電性連接墊303c，313c 係對應至該導電盲孔3 0 2 a，3 1 2 a底部；至少一絕緣層3 5 ’ 係夾置於該些芯層板3 0，3 1之間；以及多數形成於該芯層 板3 0，3 1中之電鑛導通孔3 3，以供電性導接該怒層板3 〇，3 1 之線路層。 另外，請參閱第4A至第4E圖，係表示本發明具多層線 路層之電路板及其製法之另一較佳實施態樣。惟，本實施 φ 例之結構及製法與前述實施例大致上相同，其不同之處僅 在於本實施例係於該多層板中形成導電盲孔，而非前述& 實施例中係形成貫穿該多層板之電錢導通孔。故，下列戶斤 說明者僅為示例性說明，並非用以限定本發明者，而相同 元件符號係用以代表相同之元件，故相同作用及結構之處 不再多作敘述，僅就不同之處說明。 如第4 A圖所示，提供一已完成接合之多層板。其中 該多層板依前述實施例中之第3A至第3F圖所示之製糕而形 成者。 ; 如第4B圖所示，係於該多層板之上下兩側分別採用例· 如雷射鑽孔技術鑽設複數盲孔4 1，以外露出該芯層板3 〇 ’ 31之第一圖案化線路3 0 3a，313a。接著，於該多層板及盲， 孔4 1表面形成一金屬層4 2，如第4 C圖所示，其係玎選擇 用物理氣相沈積（PVD)、化學氣相沈積（CVD)、無电 / 或化學沈積等技術，例如丨賤鍵（S p u 11 e r i n g)、蒸鑛

17661 全懋.ptd

1270331 五、發明說明（Π)

Evaporation)、電弧蒸氣沈積（Arc vapor depositi〇n. )、離子束藏鍍（Ion beam sputtering)、雷射炫散沈 積（Laser ablation deposition)、電漿促進之化學氣 相沈積或無電鍍等方法，於該芯層板3 0，3 1及盲孔41表面 形成有一導電層（未圖示）以作為電流傳導路徑，俾利用 電鍍製程以在該芯層板3 0，3 1及盲孔4 1表面形成一具足夠 厚度之電鍍金屬層42。 如第4D圖所示，進行線路圖案化製程，以於構成該多 層板之芯層板3 0，3 1表面上及盲孔4 1中形成第二圖案化線 路層303b，313 b及導電盲孔41a。如圖所示，該第二圖案化 線路層303b，313 b具有複數電性連接墊303c，313c，且至少 一電性連接墊3 0 3 c，3 1 3 c係形成在該芯層板3 〇，3 1之導電盲 孔3 0 2 a，3 1 2 a底部。因此，本發明係在該第二圖案化線路 層30 3b，3 13b中定義複數電性連接墊3 0 3c，3 13c，且令7至少 一電性連接墊3 0 3c，31 3,形成於上述芯層板3〇, 3丨之&電^ 孔3 0 2 a，3 1 2 a底部，毋須額外佈線以將該電性連接墊3 〇 3 2 313c連結至另一電性連接墊，更毋須再由後者之電性連I 塾承接一導電盲孔以電性連接至内層線路，如此將可簡化 佈、、泉’且形成直接之傳導路徑。故，本發明可解決習知 術之缺失而不受導電盲孔之佈設空間之限，除了可擴大恭 路板之線路佈局面積外，更令電路板之線路佈局具靈活2 如第4E圖所示，之後，於該多層板表面形成一 拒銲劑層34，藉以外露出部份第二圖案化線路層3^/、

1270331 五 、發明說明（12) 3=電性連接墊3 03c，31 3c ’並於該電性連接塾3〇3c， 後復 其他 路板 3 1 3 c上形成有金屬保護層3 6，由該全屬仅崎轻〇 λ ，墊，，仙與其他導電元件 接：;；；：：=錫球、金屬凸塊或 。 彳千俾仏後項忭用為承載半導體晶片之電 說 雖前述實施例中係以具有四層 …，惟應了解的是，本發明亦路；為例作 路板。如第5圖所示，係表示本發Τ應用於其他層數之電 板及其製法之另—較佳實施態樣。月复、夕層線路層之電路 30, 31間隔夾置有絕緣層35盥一 ”主要於複數芯層板間 俾以形成具更多線路層曰之電路二電路板50進行接合， 六層線路層之電路板）。i V如圖中之實施例係為具 線路層數或其他之製 ^所完成接合之電路板或 孔係可為貫穿該電路接該多層線路層 :線=2電盲％，抑或 =通孔，或部分貫 定。 …]所述者所限制，而可 因此，本發明之罝夕 在複數芯層板之—倒形路層之電路板及其製法係可 間形成有導電盲孔 < :電盲孔後，#於該些電路板 徑，避免習知技術驚在=性連接墊之直接電性傳導： $[連接墊處額外佈線以將其連

17661 全懋.ptd 第20頁 ::側形成具多數電性連：：絕緣層，之後於該電路板之 電盲孔底端可選擇十之圖案化線路層，以 電性連接墊，藉以減少製程 線路佈局空間。 層之電路板及其製法係使線 導電盲孔底部，且無須考慮 置’藉以增加電路板之線路 路佈局靈活性，藉以解決習 發明之具多層線路層之電路 十生連接墊供與導電盲孔作承 之縱向電性導接，藉此相對 降低製程之成本。且本發明 間所限，從而擴大電路板之 局更具靈活性。此外，於電 圖案化線路層及電性連接墊 料充填於導電盲孔中，亦 程步驟。 限於實施例所述方法，其他 效替代步驟，例如改變多層 本發明之可實施範圍。上述 之原理及其功效，而非用於 之人士均可在不違背本發明 例進行修飾與變化。因此， 後述之申請專利範圍所列。 1270331 五、發明說明（13) 結至承接於導電盲孔開孔處之 步驟及複雜性，同時避免佔用 另，本發明之具多層線路 路層之電性連接墊直接設置於 導電盲孔之佔設空間及開設位 佈局面積，並提高電路板之線 知技術之種種缺失。再者，本 板及其製法毋須額外多設置電 接，便可進行電路板各線路層 減少電性連接墊之設置量，以 亦不受導電盲孔開孔之佔設空 外層線路佈局面積，令線路佈 路板之導電盲孔底端表面形成 時，亦無須將諸如銅之填充材 更加降低製程之成本並減少製 本發明之前揭步驟並未僅 電路板製程、設備或材料之尊 電路板之製備層數等亦包含於 實施例僅為例示性說明本發明 限制本發明。任何熟習此技藝 之精神及範疇下，對上述實施 本發明之權利保護範圍，應如

17661 全懋.ptd

1270331 圖式簡單說明 【圖式簡單說明】： 第1 A圖至第1 C圖係習知之半加成法製程示意圖； 第2 A圖至第2 C圖係習知之線路電鍍法製程示意圖； 第3 A圖至第3 J圖係本發明具多層線路層之電路板之第 一實施例剖面示意圖； 第4A圖至第4E圖係本發明具多層線路層之電路板之第 二實施例剖面示意圖；以及 第5圖係本發明具多層線路層之電路板之第三實施例 剖面示意圖。 (元件符號說明） 10 核心電路板 11 絕緣層 110 開孔 12 内層線路層 13 導電層 14 阻層 15 圖案化線路層 16,26 電性連接墊 20 核心電路板 21 絕緣層 211 金屬層 210 開孔 22 内層線路層 23 導電層

17661 全戀.ptd 第22頁 1270331 圖式簡單說明 2 4 阻層 25 圖案化線路層 30, 31 芯層板 301,311 金屬層 302, 312 盲孔 302a，312a導電盲孔 3 0 3,3 1 3 電鍍金屬層 303a，313a第一圖案化線路層 303b，313b第二圖案化線路層 303c, 313c 電 性 連 接 墊 35 絕 緣 層 32 通 孔 320 金 屬 層 321 填 充 材 料 33 電 鍍 導 通 孔 34 拒 銲 劑 層 36 金 屬 保 護 層 41 盲 孔 41a 導 電 盲 孔 42 金 屬 層 50 電 路 板

17661 全懋.ptd 第23頁

Claims (1)

1. 月％日修(吏)正替換頁 ——ί— 案號93114393 I,j 年&月％日 ^ 六、申請專利範圍 — -- 1 · 一種具多層線路層之電路板製法，係包括： 提供複數表面形成有金屬層之芯層板； 於該芯層板一表面形成複數盲孔，藉以外 芯層板另一表面之金屬層； 出讀 進行線路圖案化製4 1以在該芯層板具有 表面上形成第一圖案化線路層與複數導電盲孔，·之 將該些芯層板形成有導電盲孔之一侧間隔有的 層以相互接合形成一多層板； β、、、巴緣 於該多層板中開設複數通孔；以及 進行線路圖案化製程，以於該多層板之表面及董、 應通孔處形成弟一圖案化線路層及複數導電通孔 f 該弟二圖案化線路層係具有複數電性連接塾，其中 少一電性連接墊係形成在該芯層板之導電盲孔底1至 2 ·如申請專利範圍第1項之具多層線路層之電路板製去 其中，該盲孔係以雷射鑽孔方式形成。 & ' ’ 3.如申請專利範圍第1項之具多層線路層之電路板黎】、 該通孔中可填充一填充材料。 "去5 4 ·如申請專利範圍第1項之具多層線路層之電路板擎、 其中，該導電通孔為電鍍導通孔及導電盲孔之/ /套： 者。 ~中〜 5 ·如申請專利範圍第1項之具多層線路層之電路板製、 其中，該導電通孔係貫穿多層板，以供後續飛 法’ 導通孔。 4成電鍍 6 · 如申請專利範圍第1項之具多層線路層之電政士 %纷叛製法，

   17661(修正本）.ptc 第24頁 _頁 θί 年 G 月 βΒ 修正_ 六、Vm丽 其中，該導電通孔係未貫穿該多層板，以供後續形成 導電盲孔。 7. 如申請專利範圍第1項之具多層線路層之電路板製法， 其中，該第二圖案化線路層上係形成一圖案化拒銲 層，且係外露出部份該第二圖案化線路層。 8. 如申請專利範圍第1項之具多層線路層之電路板製法， 其中，該電性連接墊上形成有金屬保護層，以保護該 電性連接墊並供有效電性連接導電元件。 9. 如申請專利範圍第8項之具多層線路層之電路板製法， 其中，該導電元件係由銲線、錫球及金屬凸塊所組成 之群組之其中一者。 1 0 .如申請專利範圍第8項之具多層線路層之電路板製法， 其中，該金屬保護層係為鎳/金金屬層。 11.如申請專利範圍第1項之具多層線路層之電路板製法， 其中，該芯層板間係可間隔有絕緣層以與多層電路板 進行接合。 1 2. —種具多層線路層之電路板，係包括： 複數芯層板，該芯層板之一表面形成有第一圖案 化線路層及導電盲孔，而於該芯層板之另一表面形成 有第二圖案化線路層，該第二圖案化線路層係具有複 數電性連接墊，且至少一電性連接墊係形成在該芯層 板之導電盲孔底部； 至少一絕緣層，係夾置於該些芯層板之第一圖案 化線路層及導電盲孔中；以及

   17661(修正本）.ptc 第25頁 修正 127(聯“為魅碰換頁丨你 六、申請專利範圍 複數導電通孔，係形成於該芯層板中，以供電性 導接該些芯層板。 1 3 .如申請專利範圍第1 2項之具多層線路層之電路板，其 中，該等盲孔係以雷射鑽孔方式而鑽設形成。 1 4 .如申請專利範圍第1 2項之具多層線路層之電路板，其 中，該導電通孔為電鍍導通孔及導電盲孔之其中一 者。 1 5 .如申請專利範圍第1 2項之具多層線路層之電路板，其 中，該導電通孔係貫穿多層板，以供後續形成電鍍導 其導 其， ，成 ，層 板形 板銲 路續 路拒 電後 電化 之供 之案 層以 層圖。 路， 路一層 線板 線成路 層層 層形線 多多 多係化 具該 具上案 之穿 之層圖 項貫 項路二 2 2 1未 1線第 第係 第化該 圍孔 圍案份 範通 範圖部 利電 利二出 專導。專第露 。請該孔請該外 孔申，盲申，係 通如中電如中且 其電 其之 ，該 ，成 板護 板組 路保 路所 電以 電塊 之， 之凸 層層。層屬 路護件路金 線保元線及 層屬電層球 多金導多錫 具有接具、 之成連之線 項形性項銲 2 8 11 上 11 由 第墊效第係。 圍接有圍件者 範連供範元一 利性並利電中 專電塾專導其 請該接請該之 申，連申，組 如中性如中群

   其 板 路 if、6- 之 層 17661(修正本）.ptc 第26頁 茶就*

   :頁气歹年b月义曰 修正 六、申請專利範圍 2 1 .如申請專利範圍第1 2項之具多層線路層之電路板，其 中，該芯層板間係間隔有絕緣層以與多層電路板進行 接合。

   17661(修正本）.ptc 第27頁