TWI270080B - Nonvolatile semiconductor storage device - Google Patents

Description

1270080 A7

1 ·發明領域： 本發明與一非揮發性半導體 體裝置有關。更明確地，本發明如-快閃記憶 高電壓產生電路内部施加的—高電壓可能因： 壓的應力之非揮發性半導體料震置有關线反轉屯 2·相關技術描述： 多 電 中 記 -般，-快閃記憶體裝置有電子寫入和 ::閃=體結合一高電壓產生電路(以下，稱：一篆 路）’用來屋生對寫入和拭除運作所必需的_高電壓。 ^下，如此的一傳統快閃記憶體參考圖3描述。圖3 傳統快閃記憶體裝置包括有㈣結構的複數個 憶組區塊B1、B2、…。記憶體區塊bi、B2、的每一 = 。記憶體陣列Μι包括複數條字 例中，直角相交）以便可選擇每一記憶體單元s。每 組線WL連接到一記憶體單元以卜閘極，而每一位元％ B L連接到一冗憶體單元s的一沒極。料，字、组線^匕連 接到列解碼器X D，其根據從一外部電路輸入的一列位 址選擇子組線w L中的任何一㈣。位元線b l連接到一行解 馬器Y D，其根據從一外部電路輸入的一行位址選擇位 線B L中的任何一個。泵電路p v丨和p v2連接到各別的 L、to區塊B 1、B 2、…，以供應一記憶體陣列中對寫入 拭除S料所必需的電壓。由第一泵電路P V 1所產生的電壓 =WL和複數條位元，安排成彼此交又（在這 ： 元 記 或 1270080 A7

供應到每一記憶體區塊的列解碼器XD，而由第二泵電路 p V 2所產生的電壓供應到每一記憶體區塊的行解碼器 Y D。在下面描述的範例中，快閃記憶體裝置包括複數個 记憶體區塊B 1和B 2。然而，快閃記憶體裝置中所包含的 記憶體區塊之數目不限制於二個，而可能是三或更多個。 在上述快閃記憶體裝置中，為了要在每一記憶體區塊的 一記憶體陣列中窝入資料，舉例來說，一 12伏特（v)的電 壓由第一泵電路PV1產生，且所產生的電壓透過所選擇= 塊的一列解碼器XD供應到一定的字組線WL。同時地， 舉例來說，一6 V的電壓由第二泵電路pv2產生，且所產 生的電壓透過所選擇區塊的一行解碼器γ D供應到一定的 位元線B L。結果，資料寫入位於上述字組線w L和位元線 B L的交點之一記憶體單元s中。 以下，第一泵電路p v i和第二泵電路p v 2的結構參考 圖4(a)和4(b)描述。在此，第一泵電路p v丨和第二泵電路 PV2有相同的結構。帛一泵電路ρνι和第二泵電路 的每一電路有多重階段的基本泵單元…階段）。如圖4(a) 所示，每一泵單元包括一對電容器（cl和c2 ;㈧和 c4 ;…，cm 和 cn)和一對電晶體（sl*t i ; s2*t2 ;， s η 和 t η )。 在第一階段的基本泵單元中，電容器〇1是用以增加電 壓的一電容器。一電容器c2，也是用以增加電壓的一電 容器，在它的電極中之一個接收一時脈訊號CLK2。電容 器C2的另一個電極連接到一節點ehg丨，其連接第一階段

1270080 3 五、發明説明（ 的基本泵單元到一後續階段的一基本聚單&，且連接到電 晶體sl的-閘極。藉由如此的結構，第一階段的基本篆單 =增加在節點chgl的電位。第一基本泵單元的一電晶體“ 是一均衡電晶體。均衡電晶體t丨的源極連接到一節點 N1，其連接第一基本泵單元到先前階段的電源電壓να。 均衡電晶體ti的汲極連接到節點chgl，其連接第一基本泵 單元到一後續階段的一基本泵單元。藉由這樣的安排，第 一基本泵單元扮演一開關，用以充電節點6§1以便有等於 節點Ni的電位。第一階段基本冢單元的電晶體“之源極 連接到節點N1，其連接第一基本菜單元到先前階段的電 =電壓Vcc。此電晶體51的汲極在一節點以“連接到均衡 電晶體t 1的一閘極，以充電均衡電晶體t丨的閘極。第一 階段基本泵單元的一電容器c丨在它的電極中之一接收一 時脈訊號CLK1。電容器c丨的另一電極在節點卜“連接到 均衡電晶體t 1的一閘.極，以增加在均衡電晶體t丨的閘極 之屯壓。其他階段的每一基本泵單元以相似的方式連接到 先前和後續階段的泵單元。最後階段的一基本泵單元之一 輸出側節點chgn連接到一回流防止電晶體t e的一源極，其 阻止電流的回流。回流防止電晶體te的一閘極連接到一節 點N 2，其連接取後階段的基本泵單元到回流防止電晶體 t e。 在有如此結構的升壓豕電路中，在一電壓增加運作中， 如圖5所顯示彼此有相反的相位之時脈訊號CLK1和clk2 輸入到第一基本泵單元的二個電容器ci和c2。在下一階 1270080 A7 _ B7 五、發明説明（4 ) 段，彼此有相反相位、且和圖5所顯示先前的基本泵單元 之電容器c 1和c 2中的電壓有相反相位之時脈訊號CLK3和 CLK4，輸入到電容器c 3和c 4。在以下的每一階段，一對 電容器分別地接收（彼此有相反相位、也和在一先前基本 装單元的一對電容器之電壓有相反相位的）一對時脈訊 號。在最後階段’時脈訊號CLKm和CLKn輸入到基本泵單 元的電容器cm和cn。這些時脈訊號CLK1到CLKn由一已 知的時脈驅動電路產生（圖4(b)中的，，時脈驅動器”）。時脈 驅動電路是根據用來啟動一泵電路的一啟動訊號（泵致能 訊號）控制的。 舉例來說，考慮電源電壓Vcc輸入為一起始電位，且在 Vcc和Vss之間改變的訊號，例如圖5中顯示的時脈訊號， 輸入為一時脈訊號的情形。當一時脈訊號CLK2是在圖5 — 個點A的Vcc時，在電晶體s 1的閘極之電壓由於時脈訊號 CLK2透過電容器c 2供應而增加到vec，使得電晶體s 1變 成一傳導狀態。結果，均衡電晶體t丨的閘極（節點trgl )充 電到Vcc。 其後，時脈訊號的相位在一個點B反轉，使得時脈訊號 CLK1轉變成Vcc。然後節點trgl的電壓由於時脈訊號 CLK1透過電容器c 1供應而增加到2Vcc。結果，均衡電晶 體11變成一傳導狀態，使得節點chgl以起始電位Vcc充 電，起始電位Vcc是節點trgl和節點chgl<間的電位差。 其後’時脈訊號的相位在圖5的一個點c反轉，使得時 脈訊號CLK1轉變成Vss。結果，均衡電晶體t丨變成一非傳 -8 -

A7 B7 1270080 五、發明説明（5 ) 導狀態。因為這個範例中時脈訊號CLK2是Vcc，由於時 脈訊號CLK2透過電容器c 2供應，在節點chgl的電位增加 到2 Vcc。此夕卜，因為一時脈訊號CLK3是Vcc，由於時脈 訊號CLK3透過電容器c 3供應，在節點trg2的電位增加， 使得均衡電晶體t 2變成一傳導狀態。結果，一節點chg2以 節點chgl，也就是2Vcc，的電位充電。 接著，時脈訊號的相位在圖5的一點D反轉，使得時脈 訊號CLK3減少到Vss。結果，均衡電晶體t 2變成一非傳導 狀態。因為時脈訊號CLK4是Vcc，由於時脈訊號CLK4透 過電容器c 4供應，在節點chg2的電位增加到3 Vcc。這 樣，電壓增加運作從節點chgl到節點chgn的每一階段執 行。如此增加的電壓之電流通過回流防止電晶體t e，以避 免電流的回流，而然後，高電壓從一輸出節點out輸出。 當泵電路根據供應到時脈驅動電路的泵致能訊號操作 時，為了使快閃記憶體裝置執行一寫入運作或抹除運作， 在節點chgl到chgn和節點trgl到trgn中的較後面階段的基 本泵單元之一節點，持續地以一較高電壓充電。 在如此的傳統快閃記憶體裝置中，當基本泵單元的一節 點以一高電壓充電時，包含在基本泵單元中的每一電晶體 和每一電容器承受由高電壓所引起之增加的應力，因為沒 有電子路徑可用來減少（也就是，放電）電晶體或電容器的 電壓。舉例來說，一泵電路的運作可靠性不利地受電晶體 形成於其上的基體、和電晶體的閘極之接面部分的一電子 尖峰反壓，在基體、和電晶體的源極-沒極之接面部分的 -9- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） l27〇〇8〇 五、 發明説明（6 —電子尖學反壓，由於應用㈣成—電容器的絕緣薄 絕對電位差所引起的-電子尖♦反壓等所影響。因此 閃記憶體裝置的運作特性惡化。結果，在篆電路的電壓择 加運作期間無法達到所需要的輸出電壓，或無法獲得所： 要的輸出電流。在這樣的情形中，快閃記憶體裝置的讀ς 寫入/抹除運作特性惡化。 發明概要 依照本發明的-種態樣非揮發性半導體儲存裝置包 、.複數個記憶體區塊’每一記憶體區塊包括，由複數個 :憶體單元所組成的-記憶體陣列，複數條字組線和複數 =疋線’提供成彼此交又且連接到那些記憶體單元以在 那些記憶體單元中選擇’依照—外部輸入的位址在那些字 《中選擇的一列解碼器’和依照外部輸入的位址在那 二位兀線〈中選擇的一行解碼器；至少一高電壓產生雨 路，以經由列和行解碼器供應寫入資料到記憶體陣列、: :記憶體陣列拭除資料所需要的電壓到記憶體陣列，其中 回弘壓產生電路由基本策單元的複數個階段組成，每一基 本菜單元包括，—電壓增加電容器以增加電壓，連接到一 基本菜單元階段的電壓之一均衡電晶體用以增加 晶體的—間極之電壓的一電容器，和連接先前的 基本泵早元階段的電壓到均衡電晶體的閘極之一心曰姆， 非揮發性半導體儲存裝置進—步包二= ^惡產生電路中的-節點之一放電電路，以在高電壓產 生電路停止時將節點放電到等於或小於一電源電壓的一電 本紙巧準(CNi7A4_⑽ 10- 1270080 A7 B7 五、發明説明（7 ) 位，和用以控制放電電路的一控制電路。 在本發明一具體實施例中，放電電路連接到均衡電晶體 的一汲極、和電壓增加電容器的一電極之間的一接點，且 連接到均衡電晶體的一閘極電極。 在本發明另一具體實施例中，放電電路連接到均衡電晶 體的閘極電極。 在本發明再另一具體實施例中，放電電路連接到高電壓 產生電路的一輸出部分。 在本發明再另一具體實施例中，控制電路同時地控制複 數個放電電路。 · 在本發明再另一具體實施例中，控制電路包括一滯延電 路，以延遲用來控制放電電路的一控制訊號；且控制電路 依照來自滯延電路的一輸出訊號控制連接到均衡電晶體的 閘極電極之放電電路。 以下，描述本發明的功能。 依照本發明，包括一放電電晶體的一放電電路連接到可 能承受一高電壓的快閃記憶體裝置之一泵電路中的每一節 點。放電電路將節點放電以便有等於或小於電源電壓Vcc 的一低電壓。當泵電路停止時，舉例來說，當快閃記憶體 裝置在備用時，控制放電電晶體在一傳導狀態中，藉以使 有南電壓的印點之電何連接到栗電路的低電壓端。結果’ 節點放電到等於或小於電源電壓的一電位。當泵電路的運 作重新開始時，控制放電電晶體在一非傳導狀態，藉以使 在節點的電位增加。因此，依照本發明，控制了放電電路 -11 - 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

l27〇〇8〇

l27〇〇8〇 A7 B7 五 、發明説明（9 路PVi及/或泵電路PV2使用。每一泵電路有多重階段的 基本泵單元（η階段）。如圖1(a)所示，每一基本泵單元包 括一對電容器（cl*c2 ; c3*c4 ;…，和cn)和一對 電晶體（si和11 : S2和t2 ;…，sn和tn)。 在第一階段的基本泵單元中，一電容器cl是用以增加 電壓的一電容器。一電容器c2，也是用以增加電壓的一 電容器，在它的電極中之一接收一時脈訊號CLK2。電容 為c 2的另一電極連接到一節點Chgl，其連接第一階段的 基本泵單元到一後續階段的一基本泵單元，且連接到電晶 to s 1的閘極。藉由如此的結構，第一階段的基本篆單 ^増加在節點chgl的電位。第一基本泵單元的一電晶體“ 疋一均衡電晶體。均衡電晶體t丨的源極連接到一節點 N 1，其連接第一基本泵單元到先前階段的電源電壓να。 j衡電晶體ti的汲極連接到節點chgl，其連接第一基本泵 單元到一後績階段的一基本泵單元。藉由如此的安排，第 :基本泵單元扮演一開關，用以充電節點以便有等於 即點N 1的黾位。第一階段基本泵單元的電晶體“之源極 連接到節點N1，其連接第一基本聚單元到先前階段的電 原私壓Vcc此私日曰骨立s 1的汲極在一節點trg 1連接到均衡 電晶體11的一閘極，以充電均衡電晶體11的閘極。第一 階段基本泵單元的一電容器c ,在它的電極中之一接收一 時脈訊號CUO。電容器ei的另_電極在節點邮連接到 均衡電晶體t 1的一閘極，以在均衡電晶體t !的閘極增加 電壓。其他階段的每一基本录單元以相似的方式連接到先

裝 訂

-13- A7 B7 1270080 五、發明説明（1〇 ) 前和後續階段的泵單元。最後階段的一基本泵單元之一輸 出側節點chgn連接到一回流防止電晶體t e的一源極，回流 防止電晶體t e阻止電流的回流。回流防止電晶體t e的一閘 極連接到一節點N 2，其連接最後階段的基本泵單元到回 流防止電晶體t e。 依照本發明的具體實施例1，如圖形1(a)所示，除了上 述結構之外，每一基本泵單元有一放電電晶體（chgdl， chgd2，· . .，chgdn)。等於或小於Vcc的一低電位應用於 放電電晶體（chgdl，chgd2，· . .，chgdn)的源極。這個放 電電晶體連接到節點（chg 1，chg2，…chgn)，節點連接 到均衡電晶體（t 1，t 2，· · ·，t η )的汲極、和電壓增加電 容器（c '，c 2，…，c η)的電極中之一的接點。此外，每 一基本聚單元進一步包括一第二放電電晶體（trgdl， trgd2，…，trgdn)。等於或小於Vcc的一低電位應用於第 二放電電晶體（trgdl，trgd2，· · .，trgdn)的源極。這個放 電電晶體連接到節點（trgl，trg2，…，trgn)，節點連接 到均衡電晶體（t 1，12，…，t η)的一閘極電極。此外， 一放電電晶體outd連接到一輸出節點out。等於或小於Vcc 的一低電位應用於放電電晶體outd的源極。 放電電晶體（trgdl ，chgdl ，trgd2 ，chgd2，···， trgdn，chgdn，和outd )的閘極電極連接到圖1 ( b )顯示的 一放電控制電路（放電邏輯）中。閘極電壓DIS 1從放電控制 電路輸入到那些放電電晶體。 在此說明書中，”等於或小於Vcc的電位”是使得電晶體 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）

裝 訂

A7 B7 1270080 五、發明説明（12 )

Vcc ° 其後，時脈訊號的相位在一點B反轉，使得時脈訊號 CLK1轉變成Vcc。然後，節點trgl的電壓由於時脈訊號 CLK1透過電容器c 1供應而增加到2 Vcc。結果，均衡電晶 體t 1變成一傳導狀態，使得節點chgl以起始電位Vcc充 電，起始電位Vcc是節點trg 1和節點chg 1之間的電位差。 其後，時脈訊號的相位在圖5的一點C反轉，使得時脈 訊號CLK1轉變成Vss。結果，均衡電晶體t 1轉變成一非傳 導狀態。由於這個範例中時脈訊號CLK2是Vcc，在節點 chgl的電位由於時脈訊號CLK2透過電容器c2供應而增加 到2 Vcc。此夕卜，由於一時脈訊號CLK3是Vcc，在節點trg2 的電位由於時脈訊號CLK3透過電容器c 3供應而增加，使 得均衡電晶體t 2轉變成一傳導狀態。結果，一節點chg2以 在卵點c h g 1的電位，也就是2Vcc ’充電。 接著，時脈訊號的相位在圖5的一點D反轉，使得時脈 訊號CLK3減少到Vss。結果，均衡電晶體t 2轉變成一非傳 導狀態。由於時脈訊號CLK4是Vcc，在節點chg2的電位由 於時脈訊號CLK4透過電容器c4供應而增加到3Vcc。這 樣，電壓增加運作從節點chg 1到節點chgn的每一階段執 行。如此增加的電壓之電流通過回流防止電晶體t e以避免 電流的回流，而然後，高電壓從一輸出節點out輸出。 當上述篆電路運作時，等於或小於Vcc的一電壓從放電 控制電路供應到放電電晶體trgdl ，chgdl ，trgd2， chgd2，···，trgdn，chgdn，和 outd 當成閘極電壓 DIS1。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐） A7 B7 1270080 五、發明説明（13 ) 結果，這些放電電晶體進入到一非傳導狀態。在此情況， 泵電路中的那些節點，trgl，chgl，trg2，chg2，· . ·， trgn，chgn，和 out不放電。 當泵電路停止時，舉例來說，當快閃記憶體裝置在備用 時，撤銷了泵致能訊號，使得時脈訊號CLK1，CLK2， CLK3，CLK4，…，CLKm，和CLKn停止從時脈驅動電路 供應到各別的電容器。然後，從放電控制電路供應到放電 電晶體trgdl，chgdl，trgd2，chgd2，...，trgdn，chgdn， 和outd的的閘極電壓DIS 1，從將放電電晶體轉變到一非傳 導狀態的一比Vcc低的電壓，變化到將放電電晶體轉變到 一傳導狀態的一等於或大於Vcc的電壓。結果，那些放電 電晶體是在傳導狀態中。因此，泵電路中的那些節點， trgl，chgl，trg2，chg2，...，trgn，chgn，和 out，由於 泵電路的一電壓增加運作有一高電壓，放電到等於或小於 Vcc的一電位。 當泵電路的運作重新開始時，舉例來說，當快閃記憶體 裝置開始一寫入運作時，啟動了泵致能訊號，使得從放電 控制電路供應到放電電晶體trgdl ，chgdl ，trgd2， chgd2，…，trgdn，chgdn，和 outd 的閘極電壓 DIS1，從 將放電電晶體轉變到一傳導狀態的一等於或大於Vcc的電 壓，變化到將放電電晶體轉變到一非傳導狀態的一比Vcc 低的電壓。結果，那些放電電晶體是在非傳導狀態中。其 後，時脈訊號從時脈驅動電路輸入到各別的電容器，而電 壓增加運作以一免於故障方式執行。 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A7 B7 1270080 五、發明説明（14 ) (具體實施例2 ) 圖2表示依照本發明具體實施例2的一非揮發性半導體 儲存裝置的泵電路之結構。 在圖2顯示的泵電路中，除了一放電電晶體連接的位置 以外，一基本泵單元的結構與圖1中顯示的具體實施例1 相同。 在如圖2(a)所示具體實施例2中，其源極有等於或小於 Vcc的一低電位之放電電晶體trgdl，trgd2，...，trgdn， 分別地連接到節點trgl，trg2，…，trgn，這些節點連接 到均衡電晶體t 1，t2，...，tn的閘極電極。此外，其源 極有等於或小於Vcc的一低電位之一放電電晶體outd，連 接到篆電路的一輸出節點out。 放電電晶體outd的閘極電極連接到圖2 ( b)中顯示的一 放電控制電路（放電邏輯）。閘極電壓DIS 1從放電控制電路 輸入到放電電晶體outd。放電電晶體trgdl ’ trgd2 ’ ’ 和trgdn的閘極電極連接到一滯延電路（滯延邏輯），滯延 電路連接到放電控制電路（放電邏輯）。透過延遲來自放電 控制電路的一輸出所產生的閘極電壓DIS2，輸入到放電 電晶體trgdl，trgd2，…，和trgdn。 當上述泵電路運作時，等於或小於Vcc的電壓分別地從 放電控制電路和滯延電路供應到放電電晶體outd和那些放 電電晶體trgdl，trgd2，...，和trgdn當成閘極電壓DIS1和 閘極電壓DIS2，使得所有這些放電電晶體進入一非傳導 狀態内。在此情形，泵電路中的那些節點trgl ， -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） A7 B7 1270080 五、發明説明（15 ) trg2，…，trgn，和out不放電。 當泵電路停止時，舉例來說，當快閃記憶體裝置是在備 用時，撤銷了泵致能訊號，使得時脈訊號CLK1，CLK2， CLK3，CLK4，…，CLKm，和CLKn停止從時脈驅動電路 供應到各別的電容器。然後，從放電控制電路供應到放電 電晶體outd的閘極電壓DIS 1，從將放電電晶體outd轉變成 一非傳導狀態之一小於Vcc的電壓變換到將放電電晶體 outd轉變成一傳導狀態之一等於或大於Vcc的電壓。結 果，放電電晶體outd在傳導狀態中。另一方面，在節點 trgl，trg2，...，和trgn的那些電壓，也就是在均衡電晶 體t 1，12，...，tη，的閘極那些電壓，維持在一高電 壓。因此，當放電電晶體outd轉變成傳導狀態時，泵電路 中在一高電壓的那些節點chgl，chg2，·.·，chgn，由放電 電晶體outd透過回流防止電晶體t e放電，直到回流防止電 晶體t e兩端之間的電壓轉變成一電流回流狀態。在節點 chg 1，cohg2，…，chgn已這樣放電之後，透過延遲來自 放電控制電路的一輸出所產生、且供應到放電電晶體 trgdl，trgd2，...，和trgdn的閘極電壓DIS2，從將放電電 晶體trgdl，trgd2，· · ·，和trgdn轉變成一非傳導狀態之一 小於Vcc的電壓變換到將放電電晶體trgdl，trgd2，...， 和trgdn轉變成一傳導狀態之一等於或大於Vcc的電壓。結 果，那些放電電晶體trgdl，trgd2，…，和trgdn在傳導狀 態中，藉以使其餘的節點trgl，trg2，…，和trgn放電到 等於或小於Vcc的一電位。 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 1270080 五、發明説明（16 ) 依照具體實施例2，在輸出閘極電壓DIS 1的期間和輸出 閘極電壓DIS2的期間之間提供了一時差，藉以使放電運 作分開成二個階段。在如此的安排中，即使在放電電晶體 連接的節點之數目相較於具體實施例1減少的情況，在泵 單元之間存在的節點可放電。因此，電路大小可透過減少 放電電晶體的數目減小。 舉例來說，參照圖2(b)，一滯延時間是根據一電容器的 電容和可由一放電電晶體所驅動的電流量（電流效率）計算 的，而用來產生所計算的滯延時間之滯延電路（延遲邏輯） 連接到放電控制電路，藉以在輸出閘極電壓DIS 1的期間 和輸出閘極電壓DIS2的期間之間可提供一時差。 舉例來說，上述滯延時間可計算如下。在此處，考慮每 一節點放電到0 V，舉例來說，從輸出節點out透過放電電 晶體outd的範例。在這個範例中，節點chgl，chg2，...， chgn的放電時間Δ t計算如下：

(clvl + c2v2 +... + cnvn) / I 其中I表示被放電電晶體outd所驅動的電流量；c 1， c2，…，cn分別表示節點chgl，chg2，…，chgn的電 容；而vl，v2，···，vn分另ij表示節點chgl，chg2，…， chgn充電的電壓。在放電時間Δ t經過之後，剩餘的節點 trgl，trg2，…，和 trgn 放電。 當泵電路的運作重新開始時，舉例來說，當快閃記憶體 裝置開始一寫入運作時，啟動了泵致能訊號，使得分別從 放電控制電路和；帶延電路供應到放電電晶體outd和放電電 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） A7 B7 1270080 五、發明説明（17 ) 晶體trgdl，trgd2，·. ·，和trgdn的閘極電壓DIS 1和閘極電 壓DIS2，從將放電電晶體轉變成一傳導狀態之一等於或 大於Vcc的電壓變換到將放電電晶體轉變成一非傳導狀態 之一小於Vcc的電壓。結果，那些放電電晶體在非傳導狀 態中。其後，時脈訊號從時脈驅動電路輸入到各別的電容 器，而電壓增加運作以一免於故障的方式執行。在此情 況，不需要在輸出閘極電壓DIS 1的期間和輸出閘極電壓 DIS2的期間之間提供一時差。只要在上述時脈訊號到達 各別的電容器之前，閘極電壓DIS1和閘極電壓DIS2轉變 成使放電電晶體進入非傳導狀態之内這樣的一電壓，就可 得到具體實施例2的效果。 如上面詳細地描述的，依照本發明，在一泵電路停止期 間時，放電了在泵電路中的節點保有之電荷，以便減少可 能由於一高電壓所引起的泵電路上的應力。結果，增進了 結合這樣的一泵電路之一非揮發性半導體儲存裝置的運作 可靠性。藉由本發明的上述安排，減少了可能由於寫入和 抹除運作中所需要的一高電壓而引起在一傳統非揮發性半 導體儲存裝置中的節點上所加之應力，藉以避免一記憶體 單元上讀取/寫入/抹除運作的特性之惡化。因此，可改良 非揮發性半導體儲存裝置的運作可靠性。 此外，提供了 一時差來安排放電那些節點的時間，以分 離放電運作成多重階段，藉以減少一放電電路上的負荷。 因此，可減小放電電路的大小，而因此，可減小非揮發性 半導體儲存裝置的大小。 -21 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） A7 B7 1270080 五、發明説明（18 ) 各種其他修改對熟知該項技藝人士將是顯而易見且可輕 易地由其所完成，而不脫離本發明的範疇和精神。因此， 不打算將所附加的申請專利範圍之範疇限制於此處所陳述 的說明，而相反地要廣義解釋申請專利範圍。 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

Claims (1)

1270080 - C8 D8 六、申請專利範圍 1. 一種非揮發性半導體儲存裝置，包含： 複數個記憶體區塊，每一記憶體區塊包括： 由複數個記憶體單元組成的一記憶體陣列， 複數條字組線和複數條位元線，提供成彼此交叉且 連接到記憶體單元，以在記憶體單元之中選擇， 一列解碼器，以依照一外部輸入的位址在字組線之 中選擇，和 一行解碼器’以依照一外部輸入的位址在位元線之 中選擇； 至少一高電壓產生電路，以經由列和行解碼器供應寫 入資料到或從記憶體陣列拭除資料所需要的一電壓到記 憶體陣列， 其中高電壓產生電路由基本泵單元的複數個階段組 成，每一基本泵單元包括， 用以增加電壓的一電壓增加電容器， 一均衡電晶體，連接到一先前的基本泵單元階段的 電壓， 一電容器，用以增加在均衡電晶體的一閘極之電 壓，和 一電晶體，連接先前的基本泵單元階段的電壓到均 衡電晶體的問極5 非揮發性半導體儲存裝置進一步包含： 一放電電路，連接到有一高電壓的高電壓產生電路 中的一節點，以在高電壓產生電路停止時，將節點放電 -23- 本纸張尺度適用中國國家標準(CNS) A4規格(21〇Χ·297公釐）

到等於或小於一電源電壓的一電位，和 用以控制放電電路的一控制電路。 2·如申請專利範圍第i項之非揮發性半導體儲存裝置，其 中該放電電路連接到均衡電晶體的_沒極和電壓增加電 容器的一電極之間的一接點’且連接到均衡電晶體的一 閘極電極β 3·如申請專利範圍第2項之非揮發性半導體儲存裝置，其 中該放電電路連接到高電壓產生電路的一輸出部分。 4.如申請專利範圍第3項之非揮發性半導體儲存裝置，其 中該控制電路同時地控制複數個放電電路。 5·如申請專利範圍第2項之非揮發性半導體儲存裝置，其 中孩控制電路同時地控制複數個放電電路。 6. 如申請專利範圍第3項之非揮發性半導體儲存裝置，其 中： 該控制電路包括-滯延電路，用以延遲用來控制該放 電電路的一控制訊號；和 、該控制電路依照來自該滯延電路的—輸出訊號控制連 接到該均衡電晶體的閘極電極之放電電路。 7. 如申請專利範圍第丨項之非揮發性半導體儲存裝置，其 中孩放電電路連接到該均衡電晶體的閘極電極。 8·如申請專利範圍第7項之非揮發性半導體儲存裝置，其 中汶放％電路連接到該南電壓產生電路的一輸出部分。 9·如申明專利知圍第§項之非揮發性半導體儲存裝置，其 中該控制電路同時地控制複數個放電電路。 -24- 本紙張尺度it财S S家標準(CNS) A4規格(21G X 297公爱) l27〇〇8〇 as B8 C8 ^ _____ D8 ^、申請專利範圍 1〇·如申請專利範圍第7項之非揮發性半導體儲存裝置，其 中： 該控制電路包括一滯延電路，用以延遲用來控制該放 電電路的一控制訊號；和 该控制％路依照來自滯延電路的一輸出訊號控制連接 到該均衡電晶體的閘極電極之放電電路。 L如申州專利範圍第8項之非揮發性半導體儲存裝置，其 中： 該控制電路包括一滯延電路，用以延遲用來控制該放 電電路的一控制訊號；和 該控制電路依照來自滞延電路的一輸出訊號控制連接 到該均衡電晶體的閘極電極之放電電路。 12·如申請專利範圍第1項之非揮發性半導體儲存裝置，並 中該放電電路連接到該高電壓產生電路的一輸出部分f 13·如申請專利範圍第丨2項之非揮發性半導體儲存裝置， 其中泫控制電路同時地控制複數個放電電路。 H·如申請專利範圍第丨2項之非揮發性半導體儲存裝置， 其中： 該控制電路包括-滯延電路，用以延遲用來控制該放 電電路的一控制訊號；和 該控制電路依照來自滞延電路的一輸出訊號控制連接 到該均衡電晶體的閘極電極之放電電路。 15.如申請專利範圍第丨項之非揮發性半導體儲存裝置，其 中該控制電路同時地控制複數個放電電路。 -25-

A B c D 1270080 六、申請專利範圍 16.如申請專利範圍第1項之非揮發性半導體儲存裝置，其 中： 該控制電路包括一滯延電路，用以延遲用來控制該放 電電路的一控制訊號；和 該控制電路依照來自滯延電路的一輸出訊號控制連接 到該均衡電晶體的閘極電極之放電電路。 26- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)