TWI267965B - Electric circuit device and process for making same - Google Patents
Electric circuit device and process for making same Download PDFInfo
- Publication number
- TWI267965B TWI267965B TW091111250A TW91111250A TWI267965B TW I267965 B TWI267965 B TW I267965B TW 091111250 A TW091111250 A TW 091111250A TW 91111250 A TW91111250 A TW 91111250A TW I267965 B TWI267965 B TW I267965B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive film
- conductive
- layer
- circuit device
- wiring layer
- Prior art date
Links
Classifications
-
- H10W70/685—
-
- H10W72/00—
-
- H10W70/635—
-
- H10W70/65—
-
- H10W70/656—
-
- H10W72/0198—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/5449—
-
- H10W72/552—
-
- H10W72/5522—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
1267965
五、發明說明G) 【發明所屬之技術領域】 本發明係關於電路裝置及其製造方法,特別θ 用2片導電膜之薄型,同時可實現多層配線疋有關使 製造方法。 包路褒置的 【先行之技術】 近年、隨著可攜帶型機器、小型化·高密度安 =風行,對於傳統的I C組件及其安裝概念有相$ =裝機器 變。如特開2 0 0 0 - 1 3 3 6 7 8號公報所述一般。以的改 Α加 、乡巴緣榭π昆 1例’係與採用撓性層的聚醯亞胺樹脂層的丰遣遍Γ如層 &技術。 干¥體裝置相 弟12圖至第14圖為,採用撓性層50做為插入、把 基板的圖示。此外,顯示於各圖上方的圖面為二3^擇指 示於各圖下方的圖面為A-A線的剖面圖。 面圖’顯 ' 首先在第12圖所示之撓性層50的上方, 鋼荡圖案51貼合備用。㈣圖案51,配合所‘::將 疋件為電晶體、或是1C,而有不同的圖荦,^ +導體 成接合焊墊51A、島邱51R。士冰 —α茶不過一般多形 既c 島邓51Β此外,符號52為,用以白娃a 層5 0的内部取出電極的開口部, 自撓性 笛圖案51。 自該開口部露出前述的銅 •接著’該撓性層50’被搬送至晶片接合裝置, 1 3圖所示,被安裝以半導體元件53。 第 被搬送至線搭接裝置,並萨由全屬 〜撓性層50, ^ A 精由金屬細線5 4以電性方式遠接 接合焊墊51A及半導體元件53的焊墊。 私注方式連接 最後,如第14(A)圖所示,y-a 坏丁 在撓性層50的表面,配 瞧
313706.ptd 第6頁 1267965 五、發明說明(2) 置拴封柄·脂5 5並加以密封。在此,進行移隸握 合焊塾…、島部51B、半導體元件53及金=;二覆蓋接 之後’如第14圖(B)所示,藉由裝設錄總 等連接襄置5 6,並通過銲錫回流接合爐,而介5 ‘錫球 形成與接合焊墊51A融接的球狀銲錫56。 * 口部52 性層5〇上,半導體元件53形成矩陣狀之故门\由,在撓 示—般,將其切割,而使其個別分離。 第14圖所 顯示在撓性層5 0 ’一般而言,其兩 此外’第1 4圖(C )所示之剖面圖, 的兩面形成電極51 A及51D。該撓性層5〇 面均形成有圖案並由製造廠商提供。 【發明所欲解決之課題】 因未使用眾所周 知之2 3之撓性層50之半導體裝1……… 停% ί Ϊ垂而具有可實現小型化、薄型的組件構造之 vim,際上卻因其僅利用裝設於撓性層表面的 層鋼、_51進行配線’而有無法達成多層 造的 问題點。 声乂ur見多層配線構造必須具有-定的支撐強 J =生層50必須具有20 0 “的厚度 無 法達到薄型化的目的。 个 裝置此:如ΐϊ造方法上’撓性層50被搬送至前述之製造 ;流接八爐ΐ接ΐ ί ί、線搭接裝置、移轉模塑裝置、 分:“爐專,亚被女裝於被稱為載物台或工作台的部 然而,做為撓性層50之主材料之絕緣樹脂的厚度薄於
1267965 、發明說明(3) 日π ’形成於其表面的銅箔圖宰η的 為9至3Wra,此時,如第15圖所示、,將的/度亦隨之變薄 搬送性變差之外,·具有不便安袭於前述^二:導: 台的缺點。一般認為該問題係起因於絕 。或= 產生的翹曲、丨由銅箔圖案5 i與絕緣樹脂二:士身過溥所 差異所造成的翹曲。特別是像玻螭布纖維:K:: 質絕緣材料,產生如第15圖所示之鍾曲:有-=的= 下加壓時極易碎裂的問題。 月况4,在由上在 此^在開η部52的部分,模塑時由於係由行 泰’而在接合焊塾51 Α的周邊產生向上麵 有使接合焊墊5 1 A的接合性惡化的情形。 、 構成撓性層50的樹脂材料本身未 = 性而混入填料時,㈣使其變硬=狀^ 缝。此Ϊ ;裝置進行接合時’會在接合的部分產生裂 生裂缝。兮ί進仃移轉杈塑時,在模具抵接的部分亦會產 形嚴重。^清形在產生第15圖所示之翹曲情況下問題將更 極,二所說明的撓性層5° ’ “部㈤未形成有電. •極51D。此士圖(二所*,撓性層5〇内㈣時亦會形成 製造裝置二νΛΛ5,接前述M造以、純接該 產生損傷。/ ^ ^裝置的擻迗面,而造成電極5 1 D的背面 埶而使電搞ς !產生損傷的情況下形成電極時,之後將因加 …此外H本身產生裂縫。 仕繞性層5 0的背面裝設電極5 1 D時,在進行移
第8頁 Η 1267965 五、發明說明(4) 轉膜塑時,將發生無法面接觸載物台的問題。此時,若前 述撓性層5 0係以堅硬的材料形成,則因電極5 1 D變為支 點,電極5 1 D的周圍在下方受到加壓之故,而有撓性層5 0 產生裂縫的問題。 【用以解決課題之手段】 本發明係有鑑於上述問題而創作發明,本發明之第1 項發明為構造上,具備:第1導電膜;第2導電膜;將前述 第1導電膜及前述第2導電膜接合為薄片狀之絕緣樹脂;蝕 刻前述第1導電膜所形成之第1導電配線層;蝕刻前述第2 導電膜所形成之第2導電配線層;利用電性絕緣被固定於 前述第1導電配線層上的半導體元件;在所希望的位置上 貫通前述絕緣樹脂,以連接前述第1導電配線層與前述第2 導電配線層的多層連接裝置;覆蓋前述第1導電配線層及 前述半導體元件的密封樹脂層;裝設於前述第2導電配線 層的所望位置的外部電極。 利用極薄的絕緣樹脂對前述第1導電膜及前述第2導電 膜進行電性絕緣的同時,在物理上形成一體化的薄層,利 用第1導電膜形成第1導線配線層,以第2導電膜形成第Z導 電配線層,再利用多層配線裝置連接第1導電配線層及第2 導電配線層以實現多層配線構造。 此外,由於半導體元件係利用外層樹脂與第1導電配 線層進行電性絕緣並加以固定,因此可在半導體元件的下 方任意圍繞第1導電配線層。 本發明之第2項發明為製造方法上,係藉由具備以下
313706.ptd 第9頁 1267965 五、發明說明(5) 步驟,以解決上述之課題:以絕緣樹脂接合第1導電膜與 第2導電膜的電路基板的準備步驟;於前述電路基板的所 希望的位置的前述第1導電膜與前述絕緣樹脂上形成貫通 孔,選擇性地露出前述第2導電膜背面的步驟;在前述貫 通孔形成多層連接裝置,以進行前述第1導電膜及前述第2 導電膜的電性連接之步驟;將前述第1導電膜蝕刻成所希 望的圖案以形成第1導電配線層之步驟;於前述第1導電配 線層進行電性絕緣以固定半導體元件之步驟;以密封樹脂 層覆蓋前述第1導電配線層及前述半導體元件之步驟;將 _述第2導電膜蝕刻成所希望的圖案以形成第2導電配線層 之步驟;在前述第2導電配線層的所希望的位置形成外部 電極之步驟。 - 第1導電膜與第2導電膜形成一定的厚度,因此即使絕 緣樹脂的厚度較薄亦可維持薄板狀的電路基板的平坦性。 此外,在完成以密封樹脂覆蓋第1導電配線層及半導 體元件的步驟以前,係以第2導電膜維持機械性強度、之 後由於係利用密封樹脂層維持機械性強度,因此利用第2 導電膜即可輕易形成第2導線配線層。其結果將使絕緣樹 脂無需機械性強度,而能夠變薄並形成可保持電性絕緣的 度。 此外,由於移轉膜塑裝置的下膜與表面因可接觸整體 的導電膜,因此不僅不會產生局部加壓,同時亦可抑止絕 緣樹脂的裂縫的發生。 此外,因第1導電膜係在貫通孔形成多層連接裝置
313706.ptd 第10頁 1267965 五、發明說明(6) 後,形成第1導電配線層,因此其可在沒有遮罩的情況下 形成多層連接裝置。 【發明之實施形態】 以下說明電路裝置的第1實施形態。 本發明之電路裝置,如第1圖所示,係具備:第1導電 膜3;第2導電膜4;將前述第1導電膜3及前述第2導電膜4 接合為薄片狀之絕緣樹脂2 ;蝕刻前述第1導電膜3所形成 之第1導電配線層5 ;蝕刻前述第2導電膜4所形成之第2導 電配線層6 ;利用電性絕緣固定於前述第1導電配線層5上 的半導體元件7 ;在所希望的位置上貫通前述絕緣樹脂2, 以連接前述第1導電配線層5與前述第2導電配線層6之多層 連接裝置12;覆蓋前述第1導電配線層5以及前述半導體元 件7之密封樹脂層1 3 ;裝設於前述第2導電配線層6的所望 位置之外部電極1 4。 首先對絕緣樹脂層進行說明。第3圖,整體為絕緣樹 脂層1,中間配設有絕緣樹脂2。在該絕緣樹脂2的表面形 成有第1導電膜3,背面則形成有第2導電膜4。 亦即,在絕緣樹脂層1的表面的實質區域整體形成第' 1 導電膜3,其背面的實質區域整體則形成第2導電膜4。絕 緣樹脂2的材料,是由聚醯亞胺樹脂、環氧樹脂等高分子 所組成的材料所構成。此外,第1導電膜3及第2導電膜4, 最好使用以Cu為主的材料,或眾所周知的引線架的材料, 或是利用電鍍法、蒸著法或濺射法而以絕緣性樹脂加以覆 蓋,或貼以藉由壓延法、電鍍法所形成的金屬箔。
313706.ptd 第11頁 1267965 五、發明說明(7) 此外絕緣樹脂層1,可利用鑄模法來形成。以下簡單 說明其製造方法。首先在平膜狀的第1導電膜上塗抹一層 糊狀的聚醯亞胺樹脂,另在平膜狀的第2導電膜上亦塗抹 上一層糊狀的聚醯亞胺樹脂。在兩方的聚醯亞胺呈半硬化 狀態後將其貼合即形成絕緣樹脂層1。因此,絕緣樹脂層1 無需使用具補強效果的玻璃布纖維。 本發明之特點,係讓第2導電膜4形成較第1導電膜3為 厚的導電膜。 第1導電膜3形成約5至35/z m左右的厚度,儘量形成較 籲的導電膜以利於精細圖案的形成。第2導電膜4的厚度以 在7 0至2 0 0 /z m之間為佳,其必須具有一定的支撐強度。 如此,藉由增加第2導電膜4的厚度,可維持絕緣樹脂 詹1的平坦性,提升其後的步驟的作業性,並避免於絕緣 樹脂2上產生缺陷及裂縫等。 此外,由於可在維持平坦性的同時讓密封樹脂硬化, 因此組件的背面亦能維持平坦,形成於絕緣樹脂層1背面 的電極亦能以平面的方式配置。如此,即可使安裝基板上 的電極與絕緣樹脂層背面的電極相抵接,避免銲錫不良的 問題產生。 • 絕緣樹脂2的材料,以聚醯亞胺樹脂、環氧樹脂等為 佳。塗以漿狀物使其形成薄片之鑄模法,其膜厚約為1 0 // -in至1 0 0 // m的程度。此外,形成薄片狀時,一般市面所販 賣的,其最小膜厚多為2 5 // m的厚度。此外,考慮到樹脂 片的熱傳導性,可於其中混入填料。填料可為玻璃、氧化
313706.ptd 第12頁 1267965 五、發明說明(8) S i、氧化鋁、氮化A 1、S i碳化物、碳化硼等材料。 如上所述,絕緣樹脂2的材料,可由混入填料之低熱 抵抗樹脂、超低熱抵抗樹脂或聚醯亞胺樹脂中加以選擇, 並依所形成之電路裝置的性質加以區別使用。 第1導電配線層5係蝕刻第1導電膜3而成。第1導電膜 的膜厚約為5//m至35//Π1,藉由#刻於周邊形成接合銲塾 1 0以及由該接合銲墊1 0向中央延伸的第1導電配線層5。所 .搭載的半導體元件的銲墊數愈多則對於精細圖案化的要求 就愈高。 第2導電配線層6係蝕刻第2導電膜而成。第2導電膜4 的膜厚約為70"111至200//m的程度,並不適於精細圖案, 但係以形成外部電極1 4為主,可視需要形成多層配線。 半導體元件7係利用接合劑固定於覆蓋第1導線配線層 5的外層樹脂8上,半導體元件7與第1導線配線層5係以電 性絕緣。如此,精細圖案的第1導電配線層5即可在半導體 元件7的下方自由進行配線,而大幅地增加其配線的自由 度。半導體元件7的各電極銲墊係利用銲線1 1而與裝設於 周邊之第1導電配線層5的一部份的接合銲墊1 0相接。此‘ 外,為進行接合,接合銲墊1 0的表面被施以金或銀的電 镀。 多層連接裝置1 2,係在所希望的位置上貫通前述絕緣 樹脂2而連接前述第1導電配線層5與前述第2導電配線層 6。對於多層連接裝置12,具體而言係以銅的電鍍膜較為 適合。此外,其亦可為金、銀或鈀等的電鍍膜。
313706.ptd 第13頁 1267965 •五、發明說明(9) 該密封j ^脂層1 3覆蓋第1導電配線層5及半導體元件7。 撐作用。' 月曰層13同時兼具對已完成之電路裝置的機械性支 即,電極14被裝設於第2導電配線層6的所望位置。亦 出的第? 2電配線層6的大部分為外層樹脂1 5所覆蓋,在露 表包配線層6上設有以銲錫所形成之外部電極1 4。 以實螅^第2圖,說明本發明之具體之電路裝置。首先, 案為第Γ道不的圖案為第1導線配線層5,而以虛線標示的圖 β塾(bo η線配線層6。第1導線配線層5係在周邊配設接合 ▼ 〇ndingpad)l〇以包圍车遑麟一 从丄 、、士於 藉由接合引的半導體元件7。接合銲墊10 精細圖宰化的^ ^ 7所對應的電極銲墊9相連接, 半導體元件7的下方’並藉由里由點接张合杯塾10以多數延伸至 連接第2導電配線層6。 …、”沾所不之多層連接裝置12 藉由上述之構造,即使具 元件,亦可利用第丨導電配绫、 以上的銲墊的半導體 造延伸於所望之第2導電配線^ 6的,細圖案以多層配線構 ^配線層6的外部電極丨4對外^卩 亚進行由裝設於第2導 擊說明電路裝置製造方法的°的的連接。 參照第1圖至第10圖,說 ^施形態。 棄造方法。 本發明之電路裝置的 本發明之電路裝的製造方法, 絕緣樹脂2接合第1導電膜3與第2带、具備以下之步驟· %膜4之絕緣樹脂層μ 313706.ptd 第14貝' 1267965 五、發明說明(ίο) 準備步驟;於前述絕緣樹脂層1的希望位置,於前述第1導 電膜3與前述絕緣樹脂2上形成貫通孔2 1,以選擇性地露出 前述第2導電膜4背面之步驟;在前述貫通孔21形成多層連 接裝置12,以進行前述第1導電膜3及前述第2導電膜4的電 性連接之步驟;將前述第1導電膜3蝕刻成所希望的圖案以 形成第1導電配線層5之步驟;於前述第1導電配線層5上進 行電性絕緣以固定半導體元件7之步驟;以密封樹脂層13 覆蓋前述第1導電配線層5及前述半導體元件7之步驟;將 前述第2導電膜4蝕刻成所希望的圖案以形成第2導電配線 層6之步驟;在前述第2導電配線層6的所希望位置上形成 外部電極1 4之步驟。 本發明之第1步驟,如第3圖所示,為準備利用絕緣樹 脂2接合第1導電膜3及第2導電膜4之絕緣樹脂層1。 絕緣樹脂層1的表面,其實質區域形成有第1導電膜 3,而在背面的實質區域則形成有第2導電膜4。此外絕緣 樹脂2的材料,是由聚醯亞胺樹脂、環氧樹脂等高分子組 成的材料所構成。此外,第1導電膜3及第2導電膜4,最好 使用以Cu為主的材料,或眾所周知的引線架的材料5可利 用電鍍法、蒸著法或濺射法而由絕緣性樹脂所覆蓋,或貼 以由壓延法、電鍍法所形成的金屬箔。 此外絕緣樹脂層1,可利用鑄模法來形成。以下簡單 說明其製造方法。首先是在平膜狀的第1導電膜3上塗抹一 層糊狀的聚醯亞胺樹脂,另在平膜狀的第2導電膜4上亦塗 抹上一層糊狀的聚醯亞胺樹脂。而在兩方的聚醯亞胺呈半
313706.ptd 第15頁 1267965 —:丨 , i、發明說明(11) 硬化狀態後將其貼合即形成^ 本發明之特點在於,第缘樹脂層1。 膜3 形成為厚的膜厚。 ‘電膜4係形成較第1導+ 第1導電膜3的厚度形成 ' 成為較薄的導電膜以利於精細=5至35 # m的厚度,儘量形 厚度以在70至2 0 0 # m之間為佳圖案的形成。第2導電膜4的 強度。 強調必須具有一定的支撐 、%緣樹脂2的材料,以取 。塗以塗漿狀使之形成薄|片驗亞胺樹脂、環氧樹脂等為 的程度。此外,以^鑄模法,其膜厚在1Mm 售的最小膜厚多為25 /ζ πι。此外狀形成時,一般市面所販 性,可於其中混入填料。填料’考慮到樹脂片的熱傳導 銘、氮化A 1、S i碳化物、破彳卜二為玻璃氧化S i、氧化 如上所述,絕緣樹脂2的材 抵抗樹脂、超低熱抵抗樹脂或 巧j由叱入填料之低熱 並依所形成之電路裝置的性質加,,胺树脂中加以選擇, 吩衣罝97旺貝加以區別使用。 本發明之第2步驟,如第4圖所示,私―妨a 2^1 ^ Μ m 2± 1 M選擇性地露出第2導電膜4。 节〃、路出形成第1導電膜3的貫通孔2 1的部分,並利用光 阻曾劑覆蓋全體。之後隔介光阻劑蝕刻第1導電膜3。由於第 I V電膜3係以Cu為主材料,因此蝕刻液可使用鹽化第2鐵 或鹽化第2銅以進行化學蝕刻。貫通孔2丨的開口徑,隨著 先微衫的解像度而有所變化,在此約為5 〇至1 〇 〇 # ^的程
1267965 五、發明說明(12) 度。此外,在進行蝕刻時,第2導電膜4係利用具接合性的 薄片加以覆蓋以避免蝕刻液的侵蝕。但是若第2導電膜4本 身具有一定的膜厚,在蝕刻後依然能夠維持一定的平坦 性,那麼輕微的蝕刻便不會對其造成影響。此外,第1導 電膜3多以A 1、F e、F e - N i或眾所周知的引線架為材料。 接著,在去除光阻劑之後,以第1導電膜3做為遮罩, 利用雷射去除貫通孔2 1正下方的絕緣樹脂2,以露出貫通 孔2 1底部的第2導電膜4的背面。雷射以二氧化碳雷射為 佳。此外,利用雷射蒸發絕緣樹脂後,開口部的底部如留 有殘渣,此時可利用過錳酸鈉鹼或過硫酸銨進行蝕刻,以 去除殘渣。 此外,在本步驟中,第1導電膜3的膜厚為10# m程度 的薄膜時,利用光阻劑覆蓋貫通孔以外的部分後,利用二 氧化碳雷射一併在第1導電膜3及絕緣樹脂2上形成貫通孔 2 1。此時必須先進行粗化第1導電膜3的表面的黑化處理步 驟。 本發明之第3步驟,如第5圖所示,於貫通孔21形成多 層連接裝置12,以進行第1導電膜3及第2導電膜4的電性連 在包含貫通孔21的第1導電膜3的全面上形成第2導電 膜4及用以進行第1導電膜3的電性連接的多層連接裝置12 的電鍍膜。該電鍍膜可藉由無電解電鍍或電解電鍍形成, 在此,利用無電解電鍍在至少包含貫通孔21的第1導電膜 全面形成約2// m厚度的Cu。藉此第1導電膜3與第2導電膜4
313706.ptd 第17頁 =t電性導通,因此再次以第丨與第2導電 進行電解電鍍,電鍍約2Mm^cu。藉此、,3*4做為電極 甚包埋’而形成多層連接裝置12。此外,,/摆\孔/1為 t Μ優自來的電鍍液時,即可選擇性地 =^ σο名為 此外’亦可利用遮罩進行部分電y^Au'Ag'pd等。 膜3餘刻為月所之希第望 1 ^查如第6圖及第7圖戶斤*,將第1導電 在笛〗Ϊ Π Q圖案,以形成第1導電配線層5。 在弟1 V包膜3上以所希望之圖案之光 ,利用化學則形成接合銲墊1〇以 覆:, 中央之第1莫帝献綠总c: 要口^塾10延伸至 料,因i H Λ 第1導電膜3係以cu為主材 】第!導電膜3形成約為3至 第K 一。 配線可形成低於50"m的精細圖案。4故第1導電 樹脂8覆蓋其他的部分。夕卜2匕的=_塾1〇,並以外層 劑溶解的聚醯亞胺曰树知8係利用網版印刷將以溶 此外,如第7圖所曰示與以附著並使之熱硬化。 g,而形成Au、Ag等的電在接合銲墊10上因考慮其接合 雪8做為遮罩,選擇性地%广膜2 2。該電鍍膜2 2係以外層樹 1 0上,或是以導電膜做由無電解電鍍附著於接合銲墊 本發明之第5步驟,^兒^極而利用電場電鍍附著於上。 上藉由電性絕緣以固定丰、、第8圖所不’於第1導電配線層5 半導體元件7以裸晶片¥體元件7。 的形式藉由絕緣性接合樹脂25 1267965 五、發明說明(14) 晶粒接合於外層樹脂8上。由於半導體元件7與在其下的第 1導電配線層5係利用外層樹脂8進行電性絕緣,因此即使 第1導電配線層5位於半導體元件7之下,依然能夠自由進 行配線,以達到實現多層配線構造之目的。 此外,半導體元件7的各電極銲墊9,係利用銲線1 1連 接於配設於周邊之第1導線配線層5的一部份的接合銲墊1 0 上。半導體元件7可以面朝下的方式來安裝。此時,半導 體元件7的各電極銲墊9的表面裝設有銲錫球或泵,而在絕 緣樹脂層1的表面,對應銲錫球的位置的部分則裝設與接 合銲墊10相同的電極(參考第11圖)。 說明在進行引線接合時,使用絕緣樹脂層1的優點。 一般而言,以Au線進行引線接合時,必須將溫度加熱至 2 0 0 °C至3 0 0 °C。此時,如果第2導電膜4的膜厚較薄,將導 致絕緣樹脂層1產生翹曲的現象,在此狀況下若介由接合 頭對絕緣樹脂層1進行加壓,絕緣樹脂層1極有可能產生龜 裂的現象。當絕緣樹脂2中混入填料時,因材料本身變硬 而喪失柔軟性,龜裂的現象將更形顯著。此外,因樹脂較 金屬柔軟,利用Au或A 1進行接合時,加壓、超音波的能量 將隨之發散。但是,可藉由形成較薄的絕緣樹脂2並加厚 第2導電膜4本身的膜厚來解決上述的問題。 本發明之第6步驟,如第9圖所示,係利用密封樹脂層 1 3覆蓋第1導電配線層5及半導體元件7。 絕緣樹脂層1,被安裝於膜塑裝置以進行樹脂膜塑。 在膜塑方法上,可利用移轉膜塑法、射出成形、塗抹、浸
313706.ptd 第19頁 1267965 .五、發明說明(15) 潰等。基於量產性的考量,則以移轉膜塑法及射出成形較 為理想。 在本步驟中,絕緣樹脂層1必須以平面抵接模製槽的 下膜,而厚層的導電膜3則可發揮該項功能。此外,自模 製槽取出後,一直到密封樹脂層1 3完全收縮為止,係利用 苐2導電膜4維持組件的平坦性。 亦即,在本步驟完成前係由第2導電膜4擔當機械性支 撐絕緣樹脂層1的任務。 本發明之第7步驟,如第1 0圖所示,係將第2導電膜4 馨刻成所希望的圖案以形成第2導電配線層6。 第2導電膜4,以所希望的圖案的光阻劑加以覆蓋,並 利用化學蝕刻形成第2導電配線層6。第2導電膜4具有較厚 的膜厚故其並不適於精細圖案化,但是由於其大部分係以 形成外部電極為目的故不會產生任何問題。第2導電配線 層6,如第2圖所示係以一定的間隔配列,介由多層配線裝 置1 2分別與第1導線配線層5進行電性連接以實現多層配線 構造。此外必要時可在余白的部分形成用以交差第1導電 配線層5的第2導電配線層6。 ‘ 本發明之第8步驟,如第1圖所示,係在第2導電配線 着6的所希望的位置上形成外部電極1 4。 第2導電配線層1 5將形成外部電極1 4的部分露出,並 -以網版印刷處理以溶劑溶解後的聚醯亞胺樹脂等,再以外 層樹脂1 5覆蓋其大部分。接著再藉由銲錫迴流在露出的部 分同時形成外部電極1 4。
313706.ptd 第20頁 1267965
陣狀的電路裳 以切割以區分 為 表後’因絕緣樹脂層1中形成多數矩 置’故將密封樹脂層1 3及絕緣樹脂層1加 各個電路裝置。 第11圖顯示以面朝下方式安裝半導 與第!圖共通的構成要素標示以相同的符體號'件丰 =造。 :裝設有凸塊電極31,該凸塊電極31與平接電極::件7 二真。依照該種構造可省去鲜線,心;==
2的厚度。此外’外部電極14亦可由钱刻導電膜3並=曰 或纪電鍍膜33覆蓋其表面的凸塊電極來達成。 I 【發明之效果】 根據本發明,在構造上具有以下優點。 第1,由於可形成較薄的第1導電膜,故可使第i導電 配線層達到精細圖案化,並可組裝具有i 〇〇以上的電極= 墊的半導體元件。 第2,可利用外層樹脂進行半導體元件與第丨導電配線 層的電性絕緣,配線可達半導體元件的下方,並大幅增加 第1導電配線層的配線自由度,而實現多層配線構造。‘ 第3,由於採用絕緣樹脂層,故相較於使用傳統的環 氧樹脂基板或撓性層等插入式選擇指基板,可藉由第2導 電膜及密封樹脂層來支撐機械性強度,實現極薄型的構 造 〇 第4,絕緣樹脂因使用低熱樹脂或超低熱樹脂,故不 僅可使絕緣樹脂變薄同時可大幅降低其熱抵抗,直接釋放
313706.ptd 第21頁 1267965 .五、發明說明(17) 半導體元件的發熱。 本發明,在製造方法上具有以下優點。 第1,絕緣樹脂層可利用第2導電膜解除翹曲問題,並 提昇搬送性。 第2,由於係利用二氧化碳雷射形成絕緣樹脂上所形 成的貫通孔,因此可立即進行多層連接裝置的電鍍,而簡 化製造的步驟。此外,在多層連接裝置上若使用銅電鍍, 將與銅製的第1導電膜與第2導電膜形成同一材料,而有助 於之後的步驟的簡化。 φ 第3,由於可利用電鍍膜實現多層連接裝置,故在形 成第1導電配線層前,可在無遮罩的情況下形成多層連接 裝置,並在形成第1導電配線層的同時形成圖案,如此在 开i成多層連接裝置上將變得更為簡化。 . 第4,在形成密封樹脂層前乃利用第2導電膜進行絕緣 樹脂層的機械支樓,而在第2導電配線層形成後則是利用 密封樹脂層進行絕緣樹脂層的機械支撐,因此不論絕緣樹 脂的機械強度如何,均可實現極薄型的安裝方法。 第5,不論絕緣樹脂本身為堅硬的物質,或是因混入 填料而變為堅硬的物質,由於其兩面係以第1及第2導電膜 II以覆蓋,故在製造過程中可提高絕緣樹脂層本身的平坦 性,並防止裂縫的產生。 第6,因絕緣樹脂層背面形成有厚厚的一層導電膜, 故可將其利用為進行晶片的晶粒接合、岔封線搭接裝置、 >導體元件時的支撐基板。此外,即使絕緣樹脂材本身具
313706.ptd 第22頁 1267965 五、發明說明(18) 有相當的柔軟性,同樣有助於引線接合時的能量搬移並提 昇引線的接合性。 mil 313706.ptd 第23頁 1267965 ,圖式簡單說明 【圖面之簡單說明】 第1圖為,說明本發明之電路裝置之剖面圖。 第2圖為,說明本發明之電路裝置之平面圖。 第3圖為,說明本發明之電路裝置的製造方法之剖面 圖。 第4圖為,說明本發明之電路裝置的製造方法之剖面 圖。 第5圖為,說明本發明之電路裝置的製造方法之剖面 參 第6圖為,說明本發明之電路裝置的製造方法之剖面 圖。 第7圖為,說明本發明之電路裝置的製造方法之剖面 ΐ 〇 . 第8圖為,說明本發明之電路裝置的製造方法之剖面 圖。 第9圖為,說明本發明之電路裝置的製造方法之剖面 第1 0圖為,說明本發明之電路裝置的製造方法之剖面 圖。 _ 第1 1圖為,說明本發明之其他電路裝置之剖面圖。 第12圖為,說明傳統之電路裝置的製造方法之面圖。 第1 3圖為,說明傳統之電路裝置的製造方法之面圖。 第14圖為,說明傳統之電路裝置的製造方法之面圖。 ‘ 第1 5圖為,說明傳統之撓性層之面圖。
313706.ptd 第24頁
Claims (1)
1267965案號91111250_w年I月[气曰 修正_ 六、申請專利範圍 1. 一種電路裝置,係具備:第1導電膜; 第2導電膜; 將前述第1導電膜及前述第2導電膜接合為薄片狀 之絕緣樹脂; 蝕刻前述第1導電膜所形成之第1導電配線層; 蝕刻前述第2導電膜所形成之第2導電配線層; 利用電性絕緣方式固定於前述第1導電配線層上的 半導體元件; 在所希望的位置上藉由設於前述第1導電配線層與 I前述絕緣樹脂之貫通孔以連接前述第1導電配線層與前 胃述第2導電配線層之多層連接裝置; 覆蓋前述第1導電配線層及前述半導體元件之密封 ' 樹脂層;以及 . 設於前述第2導電配線層的表面的預定位置的外部 電極。 2. 如專利申請範圍第1項之電路裝置,其中,前述第2導 電膜較第1導電膜的膜厚為厚並具有一定的支撐強度。 3. 如專利申請範圍第1項之電路裝置,其中,前述絕緣性 樹脂的主成分為聚酸亞胺樹脂或极氧樹脂。 4_如專利申請範圍第1項之電路裝置,其中,前述絕緣樹 脂較第2導電膜的膜厚為薄。 5.如專利申請範圍第1項之電路裝置,其中,前述半導體 元件係固定於覆蓋前述第1導線配線層之外層樹脂上。
313706(修正版).ptc 第26頁 1267965 案號91111250 ^年ί月q 修正 六、申請專利範圍 6.如專利申請第1項之電路裝置,其中,前述多層連接裝 置為導電金屬的電鍍膜。 .如專利申請範圍第1項之電路裝置,其中,前述第2導 電配線層的大部分為外層樹脂所覆蓋,在露出於該外 層樹脂的希望位置上設由銲錫所形成的外部電極。 8. —種電路裝置之製造方法,係具備:以絕緣樹脂接合 第1導電膜與第2導電膜而形成之絕緣樹脂層的準備步 驟; 於前述絕緣樹脂層的預定位置的前述第1導電膜以 及前述絕緣樹脂上形成貫通孔,選擇性地露出前述第2 導電膜背面之步驟; 在前述貫通孔形成多層連接裝置,以電性連接前 述第1導電膜及前述第2導電膜之步驟; 將前述第1導電膜蝕刻成所希望的圖案以形成第1 導電配線層之步驟, 於前述第1導電配線層上進行電性絕緣以固定半導 體元件之步驟, 以密封樹脂層覆蓋前述第1導電配線層及前述半導 體元件之步驟; 將前述第2導電膜蝕刻成所希望的圖案以形成第2 導電配線層之步驟, 在前述第2導電配線層的希望位置上形成外部電極 之步驟。 9. 如申請專利範圍第8項之電路裝置之製造方法,其中,
3]3706(修正版).ptc 第27頁 1267965案號9111125ο 年丨月w曰 修正_ 六、申請專利範圍 前述第1導電膜及前述第2導電膜係以銅箔形成。 1 0 .如申請專利範圍第8項之電路裝置之製造方法,其中, 前述第1導電膜形成較前述第2導電膜為薄的膜厚 ,使前述第1導電配線層形成精細圖案。 11.如申請專利範圍第8項之電路裝置之製造方法,其中, 前述第1導電膜形成較前述第2導電膜為厚的膜厚,在 以前述密封樹脂覆蓋的步驟完成以前係利用前述第2導 電膜做機械式支撐。 1 2 .如申請專利範圍第8項之電路裝置之製造方法,其中, ^ 在完成以前述密封樹脂覆蓋的步驟後,係利用前 _述密封樹脂層進行機械式支撐。 1 3.如申請專利範圍第8項之電路裝置之製造方法,其中, 前述貫通孔在姓刻前述第1導電膜後,係以前述第 _ 1導電膜為遮罩以進行前述絕緣樹脂的雷射蝕刻。 1 4.如申請專利範圍第1 3項之電路裝置之製造方法,其中 前述雷射蝕刻係使用二氧化碳氣體雷射。 1 5.如申請專利範圍第8項之電路裝置之製造方法,其中, 前述多層連接裝置係利用導電金屬的無電場電鍍 •及電場電鍍形成於前述貫通孔及前述第1導電膜的表面 〇 1 6 .如申請專利範圍第8項之電路裝置之製造方法,其中, 在形成前述第1導電配線層後,係以外層樹脂覆蓋 所希望的部分以外的部分。
313706(修正版).ρ1χ 第28頁 1267965案號91111250_p3年,月π曰 修正_ 六、申請專利範圍 1 7.如申請專利範圍第1 6項之電路裝置之製造方法,其中 在前述第1導電配線層的所希望的位置上形成金或 銀的電鍍層。 1 8 .如申請專利範圍第1 6項之電路裝置之製造方法,其中 , 將前述半導體元件固定於前述外層樹脂上。 1 9 .如申請專利範圍第1 7項之電路裝置之製造方法,其中 係利用銲線將前述半導體元件的電極與前述金或 銀的電鍍層相連接。 2 0 .如申請專利範圍第8項之電路裝置之製造方法,其中, 前述密封樹脂層係以移轉膜塑法形成。 2 1.如申請專利範圍第8項之電路裝置之製造方法,其中, 前述第2導電配線層的大部分為外層樹脂所覆蓋。 2 2 .如申請專利範圍第8項之電路裝置之製造方法,其中, 前述外部電極係利用銲錫的網版印刷附著銲錫, 並加熱溶融而成。 2 3 .如申請專利範圍第8項之電路裝置之製造方法,其中, 前述外部電極係利用銲錫的迴流銲接形成。 2 4 .如申請專利範圍第8項之電路裝置之製造方法,其中, 前述外部電極係將前述第2導電膜蝕刻為所希望的 圖案並在其表面進行金或鈀電鍍而形成。
313706(修正版).ptc 第29頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001185420A JP2003007921A (ja) | 2001-06-19 | 2001-06-19 | 回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI267965B true TWI267965B (en) | 2006-12-01 |
Family
ID=19025008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091111250A TWI267965B (en) | 2001-06-19 | 2002-05-28 | Electric circuit device and process for making same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6936927B2 (zh) |
| JP (1) | JP2003007921A (zh) |
| KR (1) | KR20020096985A (zh) |
| CN (1) | CN1191619C (zh) |
| TW (1) | TWI267965B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4107952B2 (ja) * | 2002-12-04 | 2008-06-25 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2005026364A (ja) * | 2003-06-30 | 2005-01-27 | Sanyo Electric Co Ltd | 混成集積回路 |
| JP3877717B2 (ja) * | 2003-09-30 | 2007-02-07 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
| JP4844391B2 (ja) * | 2004-05-21 | 2011-12-28 | 日本電気株式会社 | 半導体装置並びに配線基板及びその製造方法 |
| US7692287B2 (en) * | 2004-05-21 | 2010-04-06 | Nec Corporation | Semiconductor device and wiring board |
| JP4651359B2 (ja) * | 2004-10-29 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP4558539B2 (ja) * | 2005-03-09 | 2010-10-06 | 日立協和エンジニアリング株式会社 | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 |
| JP2007004775A (ja) * | 2005-05-23 | 2007-01-11 | Toshiba Corp | 半導体メモリカード |
| JP4452222B2 (ja) | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| TWI283056B (en) * | 2005-12-29 | 2007-06-21 | Siliconware Precision Industries Co Ltd | Circuit board and package structure thereof |
| JP2008091719A (ja) * | 2006-10-03 | 2008-04-17 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP4498378B2 (ja) * | 2007-03-30 | 2010-07-07 | 三洋電機株式会社 | 基板およびその製造方法、回路装置およびその製造方法 |
| US7863102B2 (en) * | 2008-02-22 | 2011-01-04 | Stats Chippac Ltd. | Integrated circuit package system with external interconnects within a die platform |
| US8604610B1 (en) * | 2012-06-13 | 2013-12-10 | Fairchild Semiconductor Corporation | Flexible power module semiconductor packages |
| US10043707B2 (en) * | 2012-10-16 | 2018-08-07 | Qorvo Us, Inc. | Additive conductor redistribution layer (ACRL) |
| WO2014157178A1 (ja) | 2013-03-29 | 2014-10-02 | 三菱マテリアル株式会社 | パワーモジュール |
| US9736943B2 (en) * | 2013-07-11 | 2017-08-15 | Mitsubishi Electric Corporation | Power module |
| JP6742988B2 (ja) * | 2015-03-31 | 2020-08-19 | 浜松ホトニクス株式会社 | 半導体装置及びその製造方法 |
| DE102018200023A1 (de) * | 2018-01-02 | 2019-07-04 | Osram Gmbh | Konversionsvorrichtung mit geschichteter leiterstruktur |
| CN115020370B (zh) * | 2021-03-04 | 2024-11-01 | 瑞昱半导体股份有限公司 | 封装载板及应用其的芯片封装结构 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473512A (en) * | 1993-12-16 | 1995-12-05 | At&T Corp. | Electronic device package having electronic device boonded, at a localized region thereof, to circuit board |
| US6384344B1 (en) * | 1995-06-19 | 2002-05-07 | Ibiden Co., Ltd | Circuit board for mounting electronic parts |
| EP1895587A3 (en) * | 1997-10-17 | 2013-04-03 | Ibiden Co., Ltd. | Semiconductor package substrate |
| JPH11307689A (ja) * | 1998-02-17 | 1999-11-05 | Seiko Epson Corp | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 |
| US6365979B1 (en) * | 1998-03-06 | 2002-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP3169919B2 (ja) * | 1998-12-21 | 2001-05-28 | 九州日本電気株式会社 | ボールグリッドアレイ型半導体装置及びその製造方法 |
| US6707152B1 (en) * | 1999-04-16 | 2004-03-16 | Micron Technology, Inc. | Semiconductor device, electrical conductor system, and method of making |
| JP2001320171A (ja) * | 2000-05-08 | 2001-11-16 | Shinko Electric Ind Co Ltd | 多層配線基板及び半導体装置 |
| JP2001339043A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置及びそれを用いた半導体モジュール |
| JP3916854B2 (ja) * | 2000-06-28 | 2007-05-23 | シャープ株式会社 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
| JP3866033B2 (ja) * | 2000-12-14 | 2007-01-10 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2003007918A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP3583396B2 (ja) * | 2001-10-31 | 2004-11-04 | 富士通株式会社 | 半導体装置の製造方法、薄膜多層基板及びその製造方法 |
| US6573595B1 (en) * | 2002-04-24 | 2003-06-03 | Scientek Corp. | Ball grid array semiconductor package with resin coated metal core |
-
2001
- 2001-06-19 JP JP2001185420A patent/JP2003007921A/ja active Pending
-
2002
- 2002-05-28 TW TW091111250A patent/TWI267965B/zh not_active IP Right Cessation
- 2002-06-14 US US10/171,824 patent/US6936927B2/en not_active Expired - Lifetime
- 2002-06-18 KR KR1020020034087A patent/KR20020096985A/ko not_active Abandoned
- 2002-06-19 CN CNB021231540A patent/CN1191619C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6936927B2 (en) | 2005-08-30 |
| CN1191619C (zh) | 2005-03-02 |
| US20020190377A1 (en) | 2002-12-19 |
| KR20020096985A (ko) | 2002-12-31 |
| JP2003007921A (ja) | 2003-01-10 |
| CN1392601A (zh) | 2003-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI267965B (en) | Electric circuit device and process for making same | |
| TWI223419B (en) | Semiconductor device and method of manufacturing the same | |
| JP4052915B2 (ja) | 回路装置の製造方法 | |
| TW200302529A (en) | Flip chip type semiconductor device and method of manufacturing the same | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| TW540148B (en) | Method for making circuit device | |
| TW552691B (en) | Method for making an electric circuit device | |
| JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| TW548813B (en) | Method for producing circuit device | |
| TWI260059B (en) | Circuit device | |
| JP3589928B2 (ja) | 半導体装置 | |
| KR20040030301A (ko) | 회로 장치의 제조 방법 | |
| JP4073294B2 (ja) | 回路装置の製造方法 | |
| JPH11288954A (ja) | 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPH08241913A (ja) | 半導体パッケージ材料および半導体パッケージ | |
| JP2007266643A (ja) | 回路装置の製造方法 | |
| JPH07130912A (ja) | 半導体装置用多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |