TWI267951B - A device having multiple silicide types and a method for its fabrication - Google Patents

Description

1267951 九、發明說明： 【發明所屬之技術領域】 本么明所揭露係有關於半導體積體電路領域，更特別有關於一種裝 置’其具有多種金屬石夕化物形式及其製造方法。 【先前技術】 ’ 料體積體電路（1C)工業迅速發展，積體電路（IC)材料及設計的 技術使更新世代積體電路⑽產品更為縮小及複雜化，然而如此的進步 籲將〜加裝造積體電路（IC)及製程工藝上的複雜度，因此在製造積體電路 (ic)及製程上需有相同的發展。 «碰電路⑽的發展，當財（例域賴魅產出最小的零 件）縮小時’功能性密度（每-晶片面積上互連裝置的數目）隨之增加， 製程的微縮可增加生產效率及降低成本，然而如此的微縮也產生相當高的 功率消耗，尤其是在制低轉雜裝朗如簡型錄半電m(cm〇s) 時。 ”互補型金氧半電晶體（CMOS)包括兩個不同的電晶體，一個N型金 氧半電晶體（NMOS)及-個P型金氧半電晶體⑽〇s)，已知在瞬間轉 換時的互·金氧半電晶體（CMQS)賴肋只會有—個電晶體運作，如 此在電源線（Vdd)及地線（Vss)間可能會產生高阻抗，暫時忽略轉換哭 的狀態J因此互補型金氧半電晶體（CM〇s)内可能包含邏輯間門以消耗; 命電功率（standbypower) 〇 在金氧半場效應電晶體⑽SFET)技術中，可使用自行對準金屬石夕 化物（sdf-aHgned si脑e，salicide)結構，其可以包含一金屬石夕 於多晶树上’其中多晶赠形朗極以及用以提供源極及難的雜 域，以製造金氧半場效應電晶體（聰FET)。金屬石夕化物可用供人 屬線及基底接狐，例如多祕祕、料極及魏朗轉面，將金^

0503-A31625TWF 1267951 人石夕化物放在源極及汲極上可以減少金屬接點及下層結構間通道的平面電 阻’然而’軸在錄電晶體形式—般上使用相同的金私化物，不同電 晶體（例如咖s及PM0S)的平面電阻可能隨其所使用的金屬或 化物類型而有所不同。 ' 目此’而要-種方法使用多種形式的金屬石夕化物來製造積體電路㈤) ,裝置’也提供-種裝置具有多種形式的金屬石夕化物，其中每一種形式可以 在製造過程中進行調整’甚且，希望在裝置的金屬石夕化物部分製造後，在 接觸蝕刻過程中能降低金屬矽化物的流失。 【發明内容】 ^發明揭露提供-積體電路，具有_第—主動區及—第二主動區，其 中該第-主動區具有-NM〇s電晶體，其財—第一形式之金屬魏物圖 案及-拉伸應力之接職刻停止層（CESL)結構，以及該第二主動區具有 - PMOS電晶體’其具有一第二形式之金屬石夕化物圖案及一壓縮應力之接 觸餘刻停止層（CESL)結構。金屬石夕化物圖案之第一及第二形式可提供連 接於主動區之較健點電阻，細侧停止層（CESL)結構有助於優化製 _ k舰以射缺，以及在接闕π形成過程巾級控制終止點。藉由應 用於主動區之應力，第-及第二接觸餘刻停止層（CESL)結構更增加積體 電狀效能；在-實施财，藉由細侧停止層（CESL)之拉伸應力， NMOS可具有雛之載子鷄率，崎由接職刻停止層（cesl)之壓縮 應力’ PMOS可具有較佳之載子移動率；在另一實施例中，一接觸飯刻停 止層（CESL)只形成於第一及第二主動區其中之一。 纟-貫施射’本發明揭露提供_半導體裝置具有—第_主動區及一 第二主動區，其形成於一基底中；多個第一金屬石夕化物圖形，其由一第一 金屬梦化物所形成，位於該第-主動區内；多姆二金财化物圖形，其 由-第二金屬雜物所形成，位於該第二主動區内，其由—第二金屬石夕化 0503-A31625TWF . 1267951 物所形成，位於該第二主動區内，其_該第二金屬梦化物係異於該第一金 屬石夕化物yx及財至少有—金屬概物係—合金魏物；以及一侧停 止層，覆盍該第-主祕及第二主龍中之至少__主祕。 、在半‘體裝置中’第-及第二主動區中之至少__主動區係包含一升起 式源極及絲，或-離結構電晶體（βη stmeture脇effeet &咖·，

FmFET)結構。该第一主動區係包含_ N型金氧半電晶體(丽〇s)，以 及該第二主祕係包含—P型金氧半電晶體（pM〇s)。該侧停止層係分 別具有-第-應力於該第-主動_，及—第二應力於該第二主動區内。 在一例子中’該第_應力係—拉伸應力，以及該第二應力係—壓縮應力。 在^-例子中’該第-應力具有—拉伸應力係大於⑹帕斯卡（阿⑻， ，二應力具有—壓縮應力係大於1〇9帕斯卡（轉⑴。該侧停止層係 匕'材料’其選擇自一含氮材料’ 一含氧材料，及其組合物。該钱刻停 止層係包含-材料，其選擇自氮化石夕，氮氧化石夕，氧化石夕，一高介電值 Ough-k)材料係具有—k值至少1()，及其組合物。 形 如申請專利範圍第i項所述之铸體裝置，更包含：一接點結構w 笛於至^開D内，其中该至少—開口係延伸通過該侧停止層，到達該 弟-金屬魏物圖形及該第二金屬魏物圖形中之至少—金射化物圖 在半導體裝置中，該第-金射化物及該第二金屬概物中之至少 ^石夕化物係包含-單-金屬純物，該第—金屬魏物及該第二金心 :包^—材料，其選擇自魏録、魏㈣化鶴、魏、 矽化餌、矽化鈀及其組合物。 知 开，ί半導體裝置中，該第—主動區及該第二主動區係包含閘極介電層g 氧切、高介電值__k)材料及其組'爾、^ 係具有-介電常數至少1G，該高介 值（h映k)材半 ⑽電值（峋⑷材料係包含-材料，其竭

0503-A31625TWF 1267951 - 擇自金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬 氮化物、過渡金屬矽化物、金屬氮氧化物、金屬鋁酸鹽、矽酸鍅、鋁酸鍅、 -二氧化給（Hf02)、二氧化錯（Zr〇2)、氮氧化結（Zr〇xNy)、氮氧化給 (Hf〇xNy )、石夕酸給（HfSixOy )、石夕酸錯（ZrSixOy)、氮氧石夕給（HfSix〇yNz)、 、 二氧化二鋁（A12〇3)、二氧化鈦（Ή02)、五氧化鈕（Ta205)、三氧化二 • ' 二氧化鈽（Ce〇2)、石夕酸叙（Bi4Si2〇i2)、氧化鶴（w〇3)、 氧化紀（Y203 )、__(LaA103)、鈦酸鋇銷（Bai_xSrxTi〇3)、鈦酸鋇 (BaTi〇3)、錯酸錯（PbZr〇3)、鈕酸銃錯（PbSczTal_z〇3 ,簡稱psT)、 _ _鋅錯（PbZn趣-z〇3，簡稱p則、錯鈦酸錯（pbZr〇3_pbTi〇3，簡 稱PZT)、氧化铪（PbMgzNbl-z03，簡稱!>_)及其組合物。 在半導體裝置中，該第-主祕及該第二主祕係包含閘極電極，該 閘極電極係包含-材料，其選擇自含石夕材料、含鍺材料、含金屬材料及其 組合物，該閘極電極係包含一材料，其選擇自多晶石夕、多晶石夕錯、金屬、 金屬石夕化物、金屬IUb物、金屬氧化物及其組合物。 在半導體裝置中，該基底係包含一元素半導體，譬如石夕及錯，該基底 係包含-化合物半導體，縣底係包含—合金半導體，包含—材料，盆選 #擇自含石夕㈣、含騎料及含碳材料，該合金半導體純含補，該基底 係包含-漸變石夕錯結構，該基底係包含一石夕覆蓋絕緣層㈤讓如 insulator ’ SOI)結構，譬如矽覆蓋絕緣層圖形。 【實施方式】 ==斤揭露係有關於半導體積體電路領域，更特別有關於一糊 置，，、具有夕種金屬矽化物形式及其製造方法。 ^ δ ’ NM0S及PM〇s裝置皆使用相同金屬或金屬合金石夕化物所

Γ〇δ ^PMOS 極細_，抑摻轉極及汲㈣細數（霄恤_有所不同，

0503-A31625TWF 1267951 因此難以金射錄材料所具㈣功函射 PMOS源極及汲極的接觸平面電阻。 旁低NMOS及 2,年8月29日美_植碼第咖，心所揭露—種具有互補型 金屬石夕化储構之健，其互麵魏物結構提供柯裝置之互翻 金屬矽化物，例如-N型金氧半電晶體（刪叫及_ p型 互補·屬魏物結構_湖魏物材料進行微綱曰獲 仔-所而之功函數，財祕降低多晶補極及馳級極_之接點及串 聯電阻。⑽’在概之接點侧過程中可能出鷄外㈣題，例如在深 次微米技術中，譬如（U卿及其以後之製程，金屬石夕化物之厚度通常少於 350Α且對於厚度波動及流失現象較為敏感，此外對於多重金屬魏物结構 難以侧及控制接點敲刻之終止點，如果接點兹刻並不在適當時間停止 % ’可此產生額外的金屬石夕化物流失’接點姓刻過程中之金屬石夕化物流失 會增加接點的電阻’惡化短通道效應，以及增加接合處之漏電流。在下述 說明中將揭示更詳細的内容’一接觸钮刻停止層在接點侧過程中，可用 以將金屬矽化物之流失減到最小。 另為方便說明起見，所有圖示中標示*4係代表結構，而係 鲁代表PMOS結構，例如後文敘述參考第丨圖時，係請同時參閱第圖及 弟1-2圖，依此類推，不再贅述。 請苓考第1圖，在一實施例中，在一單一結構中提供一互補型金屬矽 化物，係包含一 N型金氧半電晶體（NMOS) 1〇〇及一 P型金氧半電晶體 (PMOS) 120 ’其觀08 100及卩!^08 120皆在一半導體基底（圖中未示） 上所製造。NMOS 100係包含一閘極多晶矽區1〇2，間隔層1〇4及1〇6，閘 極介電層108,閘極金屬矽化物區114, 一源極（圖中未示）及一源極金屬 石夕化物區116 ’ 一没極（圖中未示）及一沒極金屬石夕化物區ns，以及一接 觸蝕刻停止層（CESL或ESL) 112，譬如一薄膜。PMOS 120係包含一閘 極多晶矽區122，間隔層124及126，閘極介電層128，閘極金屬矽化物區 0503-A31625TWF 9 1267951 - % ' / 134，一源極（圖中未示）及一源極金屬石夕化物區136，一汲極（圖中未示） 及汲極金屬石夕化物區138，以及一接觸餘刻停止層（CESL或脱）， •譬如。可理解的是其他零件或其他層可能存在，但於圖巾並不清楚 繪示。 ， 料體基底上之丽0S 100及PMOS 12〇可藉由使用—元素半導體， •例如單㈣、多晶硬、非日㈣、錯、及鑽石，-合成物半導體，例如礙化 石夕、坤化鎵’或-合金半導體，例如石夕鍺、石申磷化鎵（GaAsp)、銦碎化紹 (AlInAs)、鎵神化銘（A1GaAs)、銦磷化鎵⑹脱）及其組合物所製造。 籲再者，此半導體基底可能是絕緣體上之一半導體，例如石夕覆蓋絕緣體 (SOI)。例如，此半導體基底可能包含一摻雜磊晶層、一漸變半導體層， 或更包含-半導體層覆蓋-相異形式之半導縣，例如於_贿層上形成 -石夕層。在其他例子中，合成物半導體係包含一多重石夕結構或一多層化合 物半導體結構。 曰口 NM0S 100及PM0S 120可藉由使用一 p型井（p姻υ及m型井 (N-well)結構所製造，以及可直接製造於半導體基底上或其内，在本發明 例子中，NM0S 100及PM0S 120之間具有-隔離區（圖令未示)，此祕 φ 區可利用隔離技術來形成，例如局部矽氧化（LOCOS)及淺溝槽離（STI)， 再者，NM0S及PM0S可具有一升起式源極及汲極結構、一鰭狀結構電晶 體（fin structure field effect transistor，FinFET)結構、或一雙閘極妗構，此 外，NM0S及PM0S可包含一高應力薄膜。 NMOS100内之閘極介電層1〇2及刚〇812〇内之閘極介電層122可為 任何適合之介電層材料，最好具有較高完整性及低漏電流，可包含氧化矽、 氮氧化石夕、或一高介電值（highk)介電層，例如氧化給、氧化錯、氧化鋁、 氧化铪及氧化鋁(HfOrAl2〇3)合金、或其組合物。nmqs閘極介電層 及PM0S閘極介電層122可以是具有相同或相異摻雜之摻雜多晶石夕。位於 NM0S閘極102兩側之間隔層1〇4及1〇6，以及位於pm〇s閑極122兩侧

0503-A31625TWF 1267951

之間隔層124及126，可能包含一介電層材料，例如氮化石夕 矽、氮氧化矽及其組合物。 氣化發、碳化 NMOS卿可包含-源極及-錄（圖中未示），其直接形成於半導體 基底上’於-P型井（P-well)結構中，或使用一升起式結構，可以在源極 及閘極頂部上方形成金屬矽化物，以分別形成源極金屬矽化物區IK及'、及 極金屬砍化物區118 ’也可以在多晶秒閘極1〇2頂部上方形成金屬碎化物 以形成閘極金屬矽化物區114，NMOS 100中之金屬矽化物區114、ιΐ6、ιΐ8

係包含矽化鎳、矽化鈷、矽化鎢、矽化鈕、矽化鈦、矽化鈾、發化斜、石夕 化鈀、或其組合物。 PMOS 120可包含-源極及-汲極（圖中未示），其直接形成於半導體 基底上，於- N型井（N-well)結構中，或使用_升起式結構，可以在源 極及閘極頂部上方形成金屬矽化物，以分別形成源極金屬矽化物區136及 汲極金屬矽化物區138，也可以在多晶矽閘極122頂部上方形成金屬矽化 物，以形成閘極金屬矽化物區134，NMOS 120中之金屬矽化物區134、136、 138係包含矽化鎳、矽化鈷、矽化鎢、矽化组、矽化鈦、矽化鉑、矽化铒、 梦化纪、或其組合物。

接綱虫刻停止層112及132可包含-種材料开)式，在接點姓刻製程中 具有一高耐力，而可以在接點蝕刻製程中保護下層金屬矽化物，接觸蝕刻 停止層112及132之材料可選擇一絕緣材料，例如包含氮化矽、氮氧化矽、 碳化矽、氧化矽及其組合物，可理解的是接觸蝕刻停止層112及132意指 分離的相關數目層數，可包含一單一接觸餘刻停止層。 可使用不同方法沉積接觸银刻停止層112及132，例如，可以沉積接觸 蝕刻停止層112及132以覆蓋一相當大之區域包括nmos 1〇〇及pM〇s 120，在一些實施例中，可圖形化接觸蝕刻停止層112及132以覆蓋選擇性 區域，譬如只有NMOS 100或PMOS 120、或只有接點區域如源極、汲極、 及閘極，若有需要，在接點蝕刻以移除絕緣層材料後，可以自覆蓋區域移

0503-A31625TWF 11 1267951 ’ 除接觸蝕刻停止層112及132。 -在一些實施例中，可以選擇及製造接觸蝕刻停止層112及132以符合 • 既定之壓力標準，例如，形成一接觸蝕刻停止層具有一拉伸應力大於1〇giga pascal以覆蓋NMOS 1〇〇，同樣，形成一接觸钱刻停止層具有一壓縮應力大 於L0 gigapascal以覆蓋pm〇s 120，每一個接觸姓刻停止層112及132具 有一微調後之應力以增加效能，譬如NM0S 1〇〇及PM〇s 12〇之載體移動 ’ 率。 在第1圖結構中，於NMOS 100之金屬矽化物區114、116、118 (以下 φ 總稱· 金屬矽化物區）中形成之金屬矽化物，係異於PMOS 120之 金屬矽化物區134、136、138 (以下總稱·· PM0S金屬矽化物區）中形成之 金屬矽化物，例如，NM〇S金屬矽化物區及pM0S金屬矽化物區可以都是 金屬石夕化物，但形式相異，或者可能是不同組成之合金矽化物，或相同組 成之合金矽化物但具有不同之材料比例，同樣情況，NMOS金屬矽化物區 可能是金屬矽化物，但PM0S金屬矽化物區可能是合金石夕化物，或相反， 這樣的金屬石夕化物結構有時稱為互補型金屬梦化物（c〇mplementaiy silicide)，互補型金屬矽化物提供金屬矽化物區及pM〇s金屬矽化 物區之可變微調，以改善接點電阻、黏著力、及一致性。 在一互補型金屬矽化物之例子中，可使用鎳及鈷之不同組合，使NM0S 金屬石夕化物及PM0S金屬矽化物之組成可以微調以適合所需之功函數及平 面電阻，例如，NM0S金屬矽化物之功函數可微調使其小於4.4 eV，但PM0S 金屬矽化物之功函數可微調使其大於4.6 eV。 可理解的是互補型金屬矽化物不限於NM0S及PM0S結構，但可用以 形成任二金屬矽化物區連接至一基底，其中第一區具有一第一形式之金屬 矽化物且第二區具有一第二形式之金屬矽化物，每一區可包含之結構譬如 一換雜梦或換雜多晶珍區域、《源極、^—沒極、及一閘極’再者’母一區 之結構可包含一裝置譬如一 NM0S、一 PM0S、一 CMOS、一鰭狀結構電 0503-A31625TWF 12 1267951 晶體（fm structure field effect transistor，FinFET )、一雙極電晶體、一電 器、一電阻器、或其組合物。 參考第2a圖及第2b至2h圖，在一實施例中，可以使用一方法2〇〇以 形成第1圖之互補型金屬矽化物結構具有一 及一 pM〇s，第沘至

2h圖係繪出第2a圖中相對應製造步驟之一例示積體電路之剖面示意圖，下 述較洋細况明第2a圖中方法200，第2b至2h圖之剖面示意圖對應於其所 指之目的’可理解的是方法200不限於對州^〇3及1>]^〇3結構之一互補型 金屬矽化物結構之形成，但可以在一半導體製程過程中用以形成任二區， 其中第-區具有-_或材料比似第二區具有—相異組成或材料比例。 如第2b圖所示，在本發明例子中，第一區係一 NM0S 240以及第二區 係-PM0S 270，可理解的是可以在進行方法細之前製造麗〇8 24〇及 PM0S 270之部分，例如，NM〇s 24〇係包含一多晶石夕閘極242、間隔層施 及246、及一閘極介電層248，PM〇s 27〇係包含一多晶矽閘極272、間隔 層274及276、及一閘極介電層278。 特別芩照第2a圖及第2c圖，方法2〇〇先依照步驟21〇中，沉積第一金 屬部分250、280 (使用相同金屬，A，）以分別覆蓋應〇3 24〇及pM〇s 27〇， 第-金屬部分250、280之沉積方法係包含使用物理氣相沉積法（pVD)譬 如麵及蒸鍍，或電鐘，或化學氣相沉積法（CVD)譬如電裝加強。^ (PECVD)、大氣壓力CVD 、低壓、高密度 電漿CVD (HDPCvd)及原子層咖⑽㈣），或其他沉積製程，在 本發明之例子中使賤鑛沉積，第—金屬部分細、可包含鎳、始 |旦、鈦、m或任何其他金屬，在—提狀溫度下使其與石夕反應 以形成一低電阻狀態之金屬矽化物。 …

在本發明例子中，第一金屬部分25〇、係包含鎳，在金屬石夕化物尺 寸小於ai3gm的金屬魏物技術_具有—些伽，因為概其他適合的 金屬需要較低的熱供應量，在相當低的溫度時，约攝氏溫度2耽至_^， 0503-A31625TWF 13 1267951 的加熱步驟中形成石夕化鎳，減少基底中料消耗量，因此能夠 步驟中極接合。可藉域_以形成鎳的沉積，在適合的製程 滅鍍鎳。3 氣酸，一雜前的氨侧以準備石夕表面，以及之後的 * 料第=圖及步驟212，可選擇性移除第—金屬部分，留下完整 _ 金屬部分250，先前技術中已知可使用微影及侧製程以選擇性移除 弟一金屬部分280，包括在金屬部分25〇及28〇上形成光阻，自一光罩轉換 侧圖案至光阻上，钱刻，以及剝除光阻，也可以在剝除光阻後進行蝕刻， 裝ί壬最好依據第一金屬部分28〇，例如，如果材料是鎳，可選擇濕侧 製程使用麵射彳雜如碰及魏錢混合物（耶〇4+恥池〇)，如 果材料是録，濕侧溶液可包含無機酸（如HC1)及過氧化氫溶液。 參考第2e圖及步驟214，沉積第二金屬部分252、282以分別覆蓋NM〇S 240及PM0S 270，使用相同金屬（金屬，B，）形成第二金屬部分252、282， 4疋使用不同金屬或金屬合成物以形成第一金屬部分250、280，沉積製程 可使用物理氣相沉積法（PVD)或化學氣相沉積法（CVD)，第二金屬部 分252、282可包含鎳、始、鎢、鈕、鈦、鉑、斜、鈀、或任何其他金屬， 鲁在一提升之溫度下使其與矽反應以形成一低電阻狀態之金屬矽化物，在本 發明例子中，第二金屬部分252、282為鈷。 參考第2f圖及步驟216，在NMOS 240及PMOS 270上皆形成一金屬 矽化物，然而NMOS 240上所形成之金屬矽化物異於PMOS 270上所形成 之金屬矽化物，因為NMOS 240上所形成之金屬矽化物包含第一金屬部分 250 (金屬A或鎳）及第二金屬部分252 (金屬B或鈷）（參照合金矽化物） 兩者皆有，然而PMOS 270上所形成之金屬矽化物只包含第二金屬部分282 (錄）。 如第2f圖所繪，在NMOS 240之閘極、源極、汲極土形成金屬矽化物， 產生閘極金屬矽化物254、源極金屬矽化物256、及汲極金屬梦物258， 0503-A31625TWF 14 1267951 、 在PMOS 270之閘極、源極、汲極上形成金屬矽化物，產生閘極金屬矽化 • 物以4、源極金屬矽化物286、及汲極金屬矽化物288,閘極金屬矽化物254、 • 源極金屬矽化物256、及汲極金屬矽化物258係合金矽化物（鎳及鈷），然 而閘極金屬石夕化物284、源極金屬石夕化物286、及汲極金屬石夕化物288係石夕 • 化鈷。合金石夕化物中金屬A/B (例如鎳繼）之比例可藉由優化金屬沉積製 程及矽化製程進行調整，以提供所需之功函數；在依據特定金屬所選擇之 一提升之温度下，其矽化製程促使第二金屬（或第一及第二金屬）及矽（或 多晶矽）之間的反應；參照退火步驟，在一氣體環境下，如氬、氦、氮或 鲁其他惰性氣體，使用一快速熱退火（rapid thermal annealing，RTA)製程， 反應的金屬石夕化物可能在亞穩態（metastablephase，或稱變換穩定態）中而 需要一第二退火步驟或RTA (例如，在依據一特定金屬及化合物所選擇之 一較咼溫度下），因此形成一穩定之金屬矽化物狀態具有降低的電阻丨也 可以在步驟218 (如下所述）移除未反應金屬之後，實行這樣的第二退火步 驟；可以理解的是一些金屬矽化物如矽化鎳，可以在一較低溫度下在一步 驟RTA中形成。 參考第与圖及步驟218，可以從_〇3 24〇及？]^〇827〇移除未反應 _ 金屬如同其他區域（圖中未示），譬如一隔離結構，附著在隔離區域上 之金屬可能未絲切層航切層反應，需要使用金屬侧溶液進行選 擇丨生私除，可在二步驟中完成蝕刻，對於不同金屬可以在每一步驟中使用 不同钱刻溶液及標的物，將在多晶石夕閘極及源極/汲極接觸區域上留下完整 的金屬石夕化物，一般而言，不需要微影製程以圖案化接點的金屬石夕化物層， 因為藉由選擇性反應及侧（參照自行對準金屬石夕化物，salicide)可以使 金屬矽化物對準閘極及源極/汲極區域。 參考第2h圖及步驟220，形成接觸蝕刻停止層26〇及29〇，如上所述， 接觸飿刻停止層26〇及29〇對於接點侧製程具有一相當高耐力，而且與 金屬石夕化物姆（例如，可以良好黏著於金屬石夕化物上，不會與其反應或

0503-A31625TWF 15

1267951 2散至下層金屬矽化物），接觸蝕刻停止層細及彻材料之選擇， 據一絕緣層材料（圖中夫〒^ 々 ^ ’、 心所使用之蝕刻劑，例如，可使用氮化 含聰ts=M=：：=層細及可沉積覆蓋所有區域包 雖已知可以使用一選擇性沉積製程，特定沉 =法之選擇可依據接職刻停止層細及㈣所制之材料，以及可以 、CVD、或—加熱製程，以及可以在多個步驟中完成，例如，接 / τ止層260及290可選擇_氮化梦薄膜，藉由Lpcv〇、pEcw、或 ”他已知方絲成氮切薄膜，為了例示之目的使用—嗯^製程，可提

=低溫細目雜絲結構，在pECVD製針，可以在鎌巾反應沉積 ,’元^silane)及氨（或氮），可藉由三甲基石夕烧（仿咖邮沿咖）之pEcvD 形成礙化％ (SiC)，先前技腕知可使賴影及_餘_化接紐刻 停止層260、290 〇 /參考第3a圖及第3b至3h圖，在另一實施例中，可以使用—方法· 以形成第1圖之互補型金屬石夕化物結構具有一蘭⑶及―pM〇s，第北 至3h圖係緣出帛3a圖甲相對應製造步驟之一例示積體電路之剖面示意 圖，下述較詳細說明第3a圖中方法3〇〇，第％至％圖之剖面示意圖對應 於八所々曰之目的’可理解的是方法3〇〇不限於一互補型金屬石夕化物結構之 形成，但可以在-半導體製程過程中用以形成任二區，其中第—區具有一 組成或材料比例且第二區具有一相異組成或材料比例。 乂如第3b圖所示，在本發明例子中，第一區係一 NM〇s 34〇以及第二區 係-PMOS 370，可理解的是可以在進行方法3〇〇之前製造雇⑽34〇及 PMOS 370之^刀’例如，滿j〇s 34〇係包含一多晶石夕閘極撕、間隔層 及346、及閘極介電層348，PMOS 370係包含-多晶石夕閘極372、間隔 層374及376、及' —閑極介電層378。

0503-A31625TWF 16 1267951 、、 特別參照第3a圖及第3c圖，方法300先依照步驟310中，沉積第一金 屬部分350、380 (使用相同金屬，A，）以分別覆蓋34〇及pM〇s 37〇， 第一金屬部分350、380之沉積方法係包含使用PVD或CVD製程，第一金 屬。P刀35〇、380可包含鎳、録、鎢、组、鈦、翻、铒、把、或任何其他金 • 屬’在一提升之溫度下使其與石夕反應以形成-低電阻狀態之金屬石夕化物。 、在本發明例子中，第一金屬部分350、380係包含鎳，可藉由贿鎳以形成 錄的沉積，在適合的製程步驟中包含：浸泡氫氟酸叫_前的氮侧以 準備矽表面，以及之後的濺鑛鎳。 ® 參考第3d圖及步驟312,沉積第二金屬部分352、382以分別覆蓋_0!5 340及PMOS 370，使用相同金屬（金屬，b，）形成第二金屬部分352、382， 但是使用不同金屬或金屬合成物以形成第一金屬部分35〇、38〇，沉積製程 可使用PVD或CVD，第二金屬部分352、382可包含鎳、録、鎢、組、鈦、 鉑、铒、鈀、或任何其他金屬，在一提升之溫度下使其與矽反應以形成一 低電阻狀恶之金屬梦化物，在本發明例子中，第二金屬部分％為始。 參考第3e圖及步驟314，可選擇性移除第二金屬部分382，留下完整 的第二金屬部分352,先前技術中已知可使用微影及蝕刻製程以選擇性移除 鲁第二金屬部分382,包括在金屬部分352及382上形成光阻，自一光罩轉換 蝕刻圖案至光阻上，蝕刻，以及剝除光阻，也可以在剝除光阻後進行蝕刻， 鍅刻製程最好依據第二金屬部分382之組成。 參考第3f圖及步驟316，在NMOS 340及PMOS 370上皆形成一金屬 矽化物，然而NMOS 340上所形成之金屬石夕化物異於PM〇s 37〇上所形成 之金屬矽化物，因為NMOS 34〇上所形成之金屬矽化物係一合金矽化物， 包含第一金屬部分350 (鎳）矽化物及第二金屬部分352(鈷）矽化物兩者 皆有，然而PMOS 370上所形成之金屬石夕化物只包含第二金屬部分搬（録） 石夕化物。 如第3f圖所繪，在NM〇s 340之閘極、源極，、汲極上形成金屬、矽化物， 0503-A31625TWF 17 1267951 產生閘極金屬碎化物354、源極金屬石夕化物356、及没極金屬石夕化物358 ’ 在PMOS 37〇之閘極、源極、汲極上形成金屬矽化物，產生閘極金屬矽化 物38心源極金屬矽化物386、及汲極金屬矽化物388。閘極金屬矽化物354、 源極金屬矽化物356、及汲極金屬矽化物358係合金矽化物（鎳及鈷），然 而閘極金屬矽化物384、源極金屬矽化物386、及汲極金屬矽化物388係矽 化鎳。合金石夕化物中金屬A/B (例如鎳/始）之比例可藉由優化金屬沉積製

私及矽化製程進行調整，以提供所需之功函數；在依據特定金屬所選擇之 一提升之溫度下，其矽化製程促使第二金屬（或第一及第二金屬）及矽（或 多晶石夕）之間的反應；反應的金屬石夕化物可能在亞穩態（metastablephase， 或稱變換穩定態）中而需要一第二退火步驟或5^入，因此形成一穩定之金 屬矽化物狀態具有降低的電阻；也可以在步驟318 (如下所述）移除未反應 金屬之後，實行這樣的第三退火步驟；可以理解的是一些金屬石夕化物如石夕 化鎳，可以在一較低溫度下在一步驟以丁八中形成。 參考第3g圖及步驟318，可以從NMOS 340及PMOS 370移除未反應 金屬’如同其他區域（圖中未示），譬如一隔離結構，附著在隔離區域上 之金屬可絲與氧切層或氮切層反應，需要使用金屬蝴溶液進行選 擇性移除，將在乡Μ雜及雜/藤鋪輯上冑 物，一般而言，不議影製程權化接點的爾化物層， 矽化物係一自行對準金屬矽化物（salicide)。 參考第3h圖及步驟32〇，形成接觸綱停止層及39〇，如上所述， 接觸侧停止層及獨對魏賊聽程具有—讀高耐力，而錢 金屬石夕化触容，鋪侧停止層及材料之選擇， 缝 在本發明例子中，接觸钕刻停止層及可沉積覆有 含NMOS 340及PM0S 37〇，雖然0知可以使用—選擇性沉積製程，- 化石夕、石厌化石夕、或氧化石夕，以形成接觸姓刻停止層36〇及·。

0503-A31625TWF 18 1267951 _:積方法之選擇可依據接觸蝴亭止層及39〇所使用之材料，以及可以 包3 PVD CVD、或-加熱製程，以及可以在多個步驟中完成，例如，接 •觸侧彳T止層36G及390可選擇-氮切薄膜，藉由LPCVD、PECVD、或 其他已知方法形成氮化石夕薄膜，為了例示之目的使用—製程，可提 ，供-低溫製程相容於底層結構，在pECV〇製程中，可以在電聚中反應沉積

•矽烷㈤ane)及氨（或氮），可藉由三甲基魏之 PECVD 开/成石厌化石夕（SiC) ’先前技術已知可使用微影及侧製程圖案化接觸侧 停止層360、390。 籲 參考第4a圖及第4b至41圖，在另-實施例中，可以使用-方法細 以形成弟1圖之互補型金屬石夕化物結構具有一通j〇S及一 pM〇s，第仙 至41圖係、、’曰出第4a目中相對應製造步驟之一例示積體電路之剖面示意圖， 下述較詳細說明第4a圖中方法400，第4b至41圖之剖面示意圖對應於其 所指之目的，可理解的是方法4〇〇不限於一互補型金屬石夕化物結構之形成， 但可以在-半導體製程過程中用以形成任二區，其中第—區具有一組成或 材料比例且第二區具有一相異組成或材料比例。 如第4b圖所示，在本發明例子中，第一區係一雇〇§ 44〇以及第二區 φ係一 PM〇S 470，可理解的是可以在進行方法400之前製造NMOS 440及 PMOS 470之部分，例如，nmos 44〇係包含一多晶矽閘極恥2、間隔層4料 及446、及一閘極介電層448，pM〇s 47〇係包含一多晶矽閘極仍、間隔 層474及476、及一閘極介電層478。 特別參照第4a圖及第4c圖，方法400先依照步驟410中，沉積硬式罩 幕部分449、479以分別覆蓋NMOS 440及PMOS 470，硬式罩幕部分449、 479之沉積方法係包含使用pvD製程、CVD製程、或氮氣或氧氣間之一高 /里反應’硬式罩幕部分449、479可包含氧化石夕、氮化石夕、碳化；5夕、或其組 合物，例如，可藉由高溫CVD、LPCVD、或PECVD形成氮化石夕，可以藉 由二氯矽烷（dichl〇rosilane，siCUH2)及氨（NH3)反應以形成LPCVD氮

0503-A31625TWF 19 1267951 -$ ▼藉由熱氧化或cvd製程形成氧化石夕，可藉由三甲基石夕烧 -(論她_咖）之PECVD形成碳化矽（Sic )。 "、參考第4d圖及步驟412，可選擇性移除硬式罩幕部分449，留下完整 的更式罩幕^刀们9,先前技術中已知可使用微影及侧製程以選擇性移除 ，硬式罩幕部分449，包括在硬式罩幕部分449及479上形成光阻，自-光罩 轉換侧圖案至光阻上，蝴，以及剝除光阻，也可以在剝除光阻後進行 侧，侧製程最好依據於形_式罩幕之材料，例如，在光阻塗佈、曝 光、顯影之後，根據自-光罩上預先設計的圖案轉換至光阻上，以進行乾 φ 蝕刻碳化矽硬式罩幕。 參考第4e圖及步驟似，沉積第一金屬部分wo、·#分別覆蓋丽〇3 440及PMOS 470，使用相同金屬（金屬，A，）形成第一金屬部分45〇、48〇， 沉積製程可使用PVD或CVD，第一金屬部分彻、可包含鎳、始、鎢、 組、鈦、翻”、或任何其他金屬，在一提升之温度下使其與石夕反應 以开> 成一低電阻狀態之金屬石夕化物，在本發明例子中，第一金屬部分45〇、 480為錄。 參考第4f圖及步驟416,在NMOS 440上形成一金屬石夕化物，nmos 440 • 上所形成之金屬矽化物只包含第一金屬部分450 (例如金屬A或鎳）矽化 物，然而，因為PMOS 470被硬式罩幕479所覆蓋，包含第一金屬部分480 之金屬A (鎳）無法與pm〇S 470之石夕或多晶矽反應。 如第4f圖所示，在nm〇s 440之閘極、源極、汲極上形成金屬矽化物， 產生閘極金屬矽化物454、源極金屬矽化物456、及汲極金屬矽化物458， 在依據特定金屬所選擇之一提升之溫度下，其矽化製程促使金屬A及矽（或 多晶矽）之間的反應；矽化製程可包含一第二退火步驟，使其退火反應的 金屬石夕化物處於亞穩態（metastablephase，或稱變換穩定態），以及形成一 穩定之金屬矽化物狀態具有降低的電阻；也可以在步驟418 (如下所述）移 除未反應金屬之後，實行這樣的第二退火步驟；可以理解的是一些金屬石夕 0503-A31625TWF 20 1267951 : 化物如矽化鎳，可以在一較低溫度下在一步驟RTA中形成。 • 參考第4g圖及步驟418，可以從NMOS 440及PMOS 470移除未反應 • 金屬’如同其他區域（圖中未示），譬如一隔離結構，其連接於NMOS440 之未反應金屬係包含步驟418後金屬A之殘留物；連接於隔離區域、氮化 • 石夕/氧化石夕間隔層、及PM〇S 470 (硬式罩幕覆蓋於其上）之金屬，未與氧 化石夕層或氮化石夕層反應’而可以使用一金屬餘刻方式移除，在Nm〇s 440 上的多晶矽閘極及源極/沒極接點區域上留下完整的金屬石夕化物。 參考第4h圖及步驟420，自PMOS 470移除硬式罩幕部分479，可藉 Φ 由一蝕刻製程如濕蝕刻或乾餘刻，以移除硬式罩幕部分479，例如在濕蝕刻 中，可選擇一蝕刻溶液，在氮化矽及其他材料（包含氧化矽及金屬矽化物） 之間具有一高蝕刻選擇比。 參考第4i圖及步驟422,沉積第二金屬部分452、482以分別覆蓋NMOS 440及PMOS 470，使用相同金屬（金屬Έ，）形成第二金屬部分452、482， 但是使用不同金屬或金屬合成物以形成第一金屬部分450、480，沉積製程 可使用PVD或CVD ’弟一金屬部分452、482可包含錄、銘、鐵、组、欽、 鉑、铒、鈀、或任何其他金屬，在一提升之溫度下使其與矽反應以形成一 鲁 低電阻狀態之金屬矽化物，在本發明例子中，第二金屬部分452、482為鈷。 參考第4j圖及步驟424，在NMOS 440及PMOS 470上皆形成一金屬 矽化物，然而NMOS 440上所形成之金屬矽化物異於PMOS 470上所形成 之金屬矽化物，因為NMOS 44〇上所形成之金屬矽化物係一合金矽化物， 包含第一金屬部分450 (金屬A或鎳）矽化物及第二金屬部分452 (金屬B 或鈷）矽化物兩者皆有，然而PMOS 470上所形成之金屬石夕化物只包含第 二金屬部分482 (鈷）矽化物。 如第4j圖所繪，在NMOS 440之閘極、源極、汲極上形成金屬矽化物， 產生閘極金屬矽化物454、源極金屬矽化物456 \及汲極金屬矽化物458， 在PMOS 470之閘極、源極、汲極上形成金屬砍化物，產生閘極金屬矽化 0503-A31625TWF 21 1267951 物484、源極金屬矽化物486、及汲極金屬矽化物488，閘極金屬矽化物454、 源極金屬石夕化物456、及汲極金屬石夕化物458係合金石夕化物（錄及錄），然 而閘極金屬矽化物484、源極金屬矽化物486、及汲極金屬矽化物488係矽 化！古0 如前所述，在步驟416過程中，先在NMOS 440上形成金屬A之矽化 物，在目前的步驟424中，NMOS 440上的金屬A矽化物與金屬B反應以 形成一合金矽化物。合金矽化物中金屬A/B (例如鎳/始）之比例可藉由優 化金屬/儿積裝程及石夕化製程進行調整，以提供所需之功函數’·在依據特定 金屬所選擇之一提升之溫度下，其矽化製程促使第二金屬（或第一及第二 金屬）及石夕（或多晶石夕）之間的反應；反應的金屬石夕化物可能在亞穩態 (metastable phase ’或稱變換穩定態）中而需要一第二退火步驟或rta， 因此形成-穩定之金屬石夕化物狀態具有降低的電阻，·也可以在步驟概（如 下所述）移除未反應金屬之後，實行這樣的第二退火步驟；可以理解的是 -些金屬雜物如魏鎳，可以在—較低温度下在—步驟rta中形成。 參考第4k圖及步驟426，可以從厕⑶44〇及pM〇s 47〇移除未反應 金屬，如同其他區域（圖中未示），譬如—隔離結構，附著在隔離區域上 之金屬可能未與氧切層或氮娜層反應，需要使用金屬_溶液進行選 擇性移除，將在多晶石烟亟及源極_接觸區域上留下完整的金射化物。 參考第41圖及步驟428，形成接觸侧停止層460及490，如上所述， 接觸侧停止層及彻對於接點侧製程具有一相當高耐力，而且與 ϊίΓΓ:容，接觸银刻停止層460及490材料之選擇，可依據一絕緣 材料山(圖中未示）以符合所使用之姓刻劑，例如，可使用氮化石夕、氮氧 化矽石反化石夕、或氧化矽，以形成接觸钱刻停止層及3如。 八^本發明例子中’接觸侧停止層46〇及可沉積覆蓋所有區域包 0及PM0S 470，雖然已知可以使用一選擇性沉穆製程，特定沉 積方法之選擇可依據接觸蝕刻停止層及·所使用之材料，以及可^

0503-A31625TWF

22 1267951 / 匕'PVD、CVD、或一加熱製程，以及可以在多個步驟中完成，例如，接 觸钱刻停止層及可選擇—氮切薄膜，藉由 LPCVD、PECVD、或 ,、他已知方法形成氮化石夕薄膜，為了例示之目的使用一 製程，可提 供-低溫製程相容於底層結構，在pECVD製程中，可以在電裝中反應沉積

,矽烧（811咖）及氨（或氮），可藉由三甲基魏（trimethylsilane) 之 PECVD ，減g^SlC) ’先前細已知可細微影及侧製額案化接觸钱刻 停止層460、490 〇 參考第5a圖及第5b至5i圖，在另-實施例中，可以使用-方法5〇〇 以形成第1圖之互補型金屬矽化物結構具有一 及一 pM〇s，第5b • Θ係、、、曰出弟5a圖中相對應製造步驟之一例示積體電路之剖面示意圖， 下述#义詳細說明第5a圖中方法5〇〇，第5b至5i圖之剖面示意圖對應於其 所指之目的，可理解的是方法5〇〇不限於一互翻金屬石夕化物結構之形成， 但可以在-半導體製程過程中用以形成任二區，其中第—區具有一組成或 材料比例且第二區具有一相異組成或材料比例。 如第5b圖所示，在本發明例子中，第一區係一_〇354〇以及第二區 係一 PMOS 570，可理解的是可以在進行方法5〇〇之前製造_〇3 54〇及 • PM〇S 570之部分，例如，應〇S 540係包含一多晶矽閘極542、間隔層544 及546、及一閘極介電層548，PM〇s 57〇係包含一多晶矽閘極572、間隔 層574及576、及一閘極介電層578。 特別參照第5a圖及第5c圖，方法500先依照步驟510中，沉積第一金 屬部分550、580 (使用相同金屬，A，）以分別覆蓋麗〇8 54〇及pM〇s 57〇， 第一金屬部分550、580之沉積方法係包含使用PVD或€¥1)製程，第一金 屬。P刀550、580可包含鎳、始、鎢、叙、鈦、翻、餌、免、或任何其他金 屬’在一提升之溫度下使其與矽反應以形成一低電阻狀態之金屬矽化物。 在本發明例子中，第-金屬部分55〇、58〇係包含鎳，可藉由濺鐘鎳以形成 鎳的沉積，在適合的製程步驟中包含··浸泡氫氟酸，、一濺鍍前的氬蝕刻以

0503-A31625TWF 23

1267951 ； 準備矽表面，以及之後的濺鍍鎳。

• 參考第5d圖及步驟512,沉積第二金屬部分552、582以分別覆蓋NM0S • 540及™〇S 570，使用相同金屬（金屬，B，）形成第二金屬部分说、5幻， 但是使用不同金屬或金屬合成物以形成第一金屬部分55〇、58〇，沉積製程 • 可使用PVD或CVD，第二金屬部分552、582可包含鎳、鈷、鎢、鈕、鈦、 鉑、铒、鈀、或任何其他金屬，在一提升之溫度下使其與矽反應以形成一 低電阻狀悲之金屬碎化物’在本發明例子中，第二金屬部分M2、M2為銘。 參考弟5e圖及步驟5M，沉積第三金屬部分553、583以分別覆蓋NMOS • 540及PMOS 570，使用相同金屬（金屬，A，）形成第三金屬部分553、583， 如同第一金屬部分550、580，形成一厂三明治」結構，在兩層金屬a之間 形成一層金屬B (鎳/錄/錄），沉積製程可使用pvD或CVD，第三金屬部 分553、583可包含鎳、鉛、鎢、叙、鈦、翻、斜、絶、或任何其他金屬， 在-提升之溫度下使其與梦反應以形成—低姐狀態之金射化物，在本 發明例子中，第二金屬部分553、583為鎳，可藉由濺鍍鎳以形成鎳的沉積， 在適合的製程步驟中包含：浸泡氫氟酸叫賤鐘前的氬侧以準備石夕表面， 以及之後的濺鍍鎳。 φ 參考第5f圖及步驟516,可選擇性移除第三金屬部分583，留下完整的 第三金屬部分553，先前技術中已知可使用微影及钱刻製程以選擇性移除第 三金屬部分583,包括在金屬部分M3及583上形成光阻，自一光罩轉換钱 刻圖案至光阻上，餘刻，以及剝除光阻，也可以在剝除光阻後進行钱刻， 磁燦程最好依據第三金屬部分583之組成，例如，如果材料是錄，可選 擇濕蝕刻製程使用金屬蝕刻溶液如硫酸及過氧化氫混合物。 參考第5g圖及步驟518，在NM〇s 54〇及pM〇s別上皆形成一金屬 石夕化物，然而NMOS 540上所形成之金屬石夕化物異於觸8 57〇上所形成 之金屬石夕化物’因為NMOS ·上所形成之金屬石夕化物係一合金石夕化物’ 包含大量的金屬A (例如鎳）’然而PM〇s 57〇上所形成之金屬石夕化物包 0503-A31625TWF 24 1267951 - 含少量的金屬A，換句話說，兩者皆為包含金屬A及B (例如鎳及鈷）之 — 合金化合物，但具有不同之組成。 • 如第5g圖所繪，在NMOS 540之閘極、源極、汲極上形成金屬石夕化物， 產生閘極金屬矽化物554、源極金屬矽化物556、及汲極金屬矽化物558， , 在PM0S 570之閘極、源極、没極上形成金屬石夕化物，產生閘極金屬石夕化 物584、源極金屬矽化物586、及汲極金屬矽化物588,閘極金屬石夕化物554、 源極金屬矽化物556、及汲極金屬矽化物558係合金矽化物，包含大量的金 屬A (鎳），然而閘極金屬矽化物584、源極金屬矽化物586、及汲極金屬 鲁矽化物588係合金矽化物，包含少量的金屬A。合金矽化物中金屬(例 如鎳/铦）之比例可藉由優化金屬沉積製程及矽化製程進行調整，以提供所 需之功函數；在依據特定金屬所選擇之一提升之溫度下，其矽化製程促使 第二金屬（或第一及第二金屬）及矽（或多晶石夕）之間的反應；反應的金 屬矽化物可能在亞穩態（metastablephase，或稱變換穩定態）中而需要一第 二退火步驟或RTA，因此形成一穩定之金屬矽化物狀態具有降低的電阻； 也可以在步驟52G (如下所述）移除未反應金屬之後，實行這樣的第二退火 步驟，可以理解岐-些金屬魏物如；^化鎳，可以在_較低溫度下在一 • 步驟RTA中形成。 參考第5h圖及步驟52〇，可以從NMOS 54〇及pM〇s 57〇移除未反應 金屬，如同其他區域（圖中未示），譬如—隔離結構，附著在隔離區域上 之金屬可能未餘姆層或氮化销反應，需要伽·侧溶液進行選 擇性移除’將在多晶秒閘極及源極/汲極接觸區域上留下完整的金屬魏物。 參考第Μ圖及步驟552，形成接觸姓刻停止層56〇及59〇，如上所述， 接觸钱刻停止層560及590對於接點姓刻製程具有一相當高耐力，而且與 金屬石夕化物相容，接觸侧停止層_及㈣之選擇，可依據一絕緣 2材料_未示）以符合所使用之侧劑，例如，可使用氣切、氮氧 石夕、石反化石夕、或氧化石夕，以形成接觸飪刻停止層56〇及別。

°503-A3l625TWF 25 1267951 / 在本發明例子中’接觸餘刻停止層560及590可沉積覆蓋所有區域包 3 〇S 540及PM〇S 570，雖然已知可以使用一選擇性沉積製程，特定沉 •積方法之選擇可依據接觸綱停止層560及590所使用之材料，以及可以 ^ ^ CVD或力口熱製程，以及可以在多個步驟中完成，例如，接 4觸磁队止層56G及59G可選擇—氮化秒薄膜，藉由LPCVD、PECVD、或 •其他已知方法形成氮化石夕薄膜，為了例示之目的使用- PECVD紫程，可提 供-魅製程相容於底層結構，在pECVD製程中，可以在電漿权應沉積 石夕烧㈣郎）及氨（或氮），可藉由三甲基矽烷（Mmethylsilane )之 成反化j^(SiC) ’先$技術已知可使用微影及餞刻製程圖案化接觸姓刻 停止層560、590。 多考第6a圖及第6b至6ι圖’在另一實施例中，可以使用一方法6〇〇 以形成第1 ®之互翻金屬石夕化物結構具有—及_ pM〇s，第讥 至&圖係緣出第6a圖中相對應製造步驟之一例示積體電路之剖面示意圖， 下述較詳細說明第6a圖中方法600，第6b至纪圖之剖面示意圖對應於其 所才曰之目的’可理解的是方法6〇〇不限於一互補型金屬石夕化物結構之形成， 但可以在-半導體f程過程巾用以形成任二區，其巾第—區具有—組成或 • 材料比例且第二區具有一相異組成或材料比例。 ^如第6b圖所示，在本發明例子中，第一區係一顺⑽64〇以及第二區 係PMOS 67〇 ’可理解的是可以在進行方法6〇〇之前製造麵“ο及 PMOS 670之Μ ’例如’順〇s 64〇係包含一多晶石夕閉極642、間隔層⑷ 及646、及-閘極介電層648，PM〇s 67〇係包含一多晶石夕間極仍、間隔 層674及676、及一閘極介電層678。 特別麵、第6a圖及第6e ®，方法6GG先依照步驟⑽中，沉積第-金 屬部分650、680 (使用相同金屬’a，）以分別覆蓋丽〇8 64〇及pM〇s 67〇， 第-金屬部分650、680之沉積方法係包含使用pvD sCVD製程，第一金 屬部分650、680可包含鎳、銘、鶴、麵、鈇、翻、斜、雀巴、或任何其他金

0503-A31625TWF 26 1267951 屬’在—提升之温度下使其與魏應以形成—低電阻狀態之金射化物。 2本發明例子中，第一金屬部分65〇、㈣係包含錄，可藉由崎錄以形成 -錄的崎’在適合的製程步射包含：浸泡氫_，-賤鐘前的氬侧以 準備矽表面’以及之後的濺鍍鎳。 . 參考第6d圖及步驟612 ,可選擇性移除第一金屬部分68〇，留下完整 •的第-金屬部分650,先前技術中已知可使用微影及钱刻製程以選擇性^ 第一金屬部分680’包括在金屬部分650及68〇上形成光阻，自一光罩轉換 糊圖案至細±，侧，以及齡光阻，也可以補除光崎進行银刻， 鲁钱刻製程最好依據第一金屬部分680。 參考第6e圖及步驟614,沉積第二金屬部分652、682以分別覆蓋_〇5 640及PM0S 670，使用相同金屬（金屬，B，）形成第二金屬部分652、砧2， 但是使用不同金屬或金屬合成物以形成第一金屬部分65〇、68〇，沉積製程 可使用PVD或CVD，第二金屬部分652、682可包含鎳、始、鎢、叙、鈦、 鉑、铒、鈀、或任何其他金屬，在一提升之溫度下使其與矽反應以形成一 低電阻狀態之金屬石夕化物，在本發明例子中，第二金屬部分652、為始。 參考弟6£圖及步驟516’沉積第三金屬部分653、683以分別覆蓋；^]\403 φ 640及PM0S 670，使用相同金屬（金屬，A，）形成第三金屬部分653、683， 如同第一金屬部分650、680，在NMOS 640上形成一「三明治」結構，在 兩層金屬A之間形成一層金屬B(鎳/始/鎳），沉積製程可使用PVD或cvd， ，第二金屬部分653、683可包含鎳、銘、鑄、鈕、鈦、翻、解、纪、或任何 其他金屬，在一提升之溫度下使其與矽反應以形成一低電阻狀態之金屬矽 化物，在本發明例子中，第三金屬部分653、683為鎳，可藉由濺鍍鎳以形 成鎳的沉積，在適合的製程步驟中包含··浸泡氫氟酸，一濺鍍前的氬蝕刻 以準備石夕表面，以及之後的錢鐘鎮。 參考第6g圖及步驟618，在NMOS 640及PMOS 670上皆形成一金屬 石夕化物，然而NMOS 640上所形成之金屬矽化物異於pm〇S 670上所形成 0503-A31625TWF 27 1267951 - 之金屬矽化物，因為NMOS 640上所形成之金屬矽化物係一合金石夕化物， 包含大量的金屬A (例如鎳），然而PM0S 670上所形成之金屬石夕化物包 - 含少量的金屬A，換句話說，兩者皆為包含金屬A及B (例如鎳及鈷）之 合金化合物，但具有不同之組成。 • 如第6g圖所繪’在NMOS64〇之閘極、源極、汲極上形成金屬石夕化物， 產生閘極金屬矽化物654、源極金屬矽化物656、及汲極金屬石夕化物658， 在PMOS 670之閘極d原極、汲極上形成金屬矽化物，產生閘極金屬矽化 物684、源極金屬矽化物686、及汲極金屬矽化物688，閘極金屬矽化物654、 0 源極金屬矽化物656、及汲極金屬矽化物658係合金矽化物，包含大量的金 屬A (錄）’然而閘極金屬碎化物684·、源極金屬碎化物、及没極金屬 矽化物688係合金矽化物，包含少量的金屬A。合金矽化物中金屬(例 如鎳/始）之比例可藉由優化金屬沉積製程及矽化製程進行調整，以提供所 需之功函數；在依據特定金屬所選擇之一提升之溫度下，其矽化製程促使 第二金屬（或第-及第二金屬）及梦（或多晶梦）之間的反應；反應的金 屬矽化物可能在亞穩態（metastablephase，或稱變換穩定態）中而需要一第 二退火步，贼RTA，因此形成-穩定之金屬魏物狀態具有降低的電阻； 鲁也可以在步驟620 (如下所述）移除未反應金屬之後，實行這樣的第二退火 步驟；可以理解的是一些金屬矽化物如矽化鎳，可以在一較低溫度下在一 步驟RTA中形成。 參考第6h圖及步驟620，可以從64〇及pM〇s 67〇移除未反應 金屬’如同其他區域（圖中未示），#如_隔離結構，附著在隔離區域上 之金屬可能未與氧化石夕層或氮化砍層反應，需要使用金屬飯刻溶液進行選 擇性移除f在多晶石夕閘極及源極級極接觸區域上留下完整齡屬魏物。 參考第6i圖及步驟652，形成接觸侧停止層_及_，如上所述， 接觸侧停止層660及690對於接鋪刻製程具有一相當高耐力，而且與 金屬雜物相容，接觸侧停止層_及_材料之選擇，可依據一絕緣

0503-A31625TWF 28 1267951 _層材料（圖中未示）以符合所使用之蝕刻劑，例如，可使用氮化矽、氮氧 ’ 化石夕、碳化矽、或氧化矽，以形成接觸蝕刻停止層660及690。 - 在本發明例子中，接觸蝕刻停止層660及690可沉積覆蓋所有區域包 含NMOS 640及PMOS 670，雖然已知可以使用一選擇性沉積製程，特定沉 • 積方法之選擇可依據接觸蝕刻停止層660及690所使用之材料，以及可以 包含PVD、CVD、或一加熱製程，以及可以在多個步驟中完成，例如，接 觸蝕刻停止層660及690可選擇一氮化矽薄膜，藉由LPCVD、PECVD、或 其他已知方法形成氮化矽薄膜，為了例示之目的使用一 PECVD製程，可提 _ 供一低溫製程相容於底層結構，在PECVD製程中，可以在電漿中反應沉積 石夕焼（silane)及氣（或氮），可藉由三甲基石夕烧（)之pEcyj) 形成碳化矽（SiC)，先前技術已知可使用微影及蝕刻製程圖案化接觸蝕刻 停止層660、690。 參考第7a圖及第7b至7e圖，在另一實施例中，可以使用一方法7〇〇 以形成雙接觸蝕刻停止層（dual CESL)及第1圖之互補型金屬矽化物結構 具有一 NMOS及一 PMOS，第7b至7e圖係繪出第7a圖中相對應製造步驟 之一例示積體電路之剖面示意圖，下述較詳細說明第7a圖中方法7〇〇，第 φ 7b至7e圖之剖面示意圖對應於其所指之目的，可理解的是方法700不限於 一互補型金屬石夕化物及雙接觸韻刻停止層（(iualCESL)結構之形成。 如第7b圖所示，在本發明例子中，方法70〇先依照步驟71〇中，提供 一互補型金屬矽化物結構具有一第一區，譬如NMOS 740,以及一第二區， 譬如PMOS 770 ;例如，NMOS 740係包含一多晶矽閘極742、間隔層744 及746、及一閘極介電層748，以及一第一金屬矽化物之金屬矽化物圖形 754、756、758 ; PMOS 770係包含一多晶矽閘極772、間隔層774及776、 及一閘極介電層778,以及一第二金屬矽化物之金屬矽化物圖形784、786、 788。可以在實行方法700之前，製造NM〇s 740及PMOS 770之互補型金 屬石夕化物結構；可以在形成接觸姓刻停止層(CESL)之前，藉由一種方法 0503-A31625TWF 29 1267951 灵貝上類似於方法200至_其中之一，形成麵w⑽及观⑽之 互補型ίί魏物結構；例如，可藉由—製程，係包含··形成—第一金屬 "層以復蓋第—區及第二區’自第二區選擇性移除第-金屬層，形成-第二 金屬，以，蓋第-區及第二區，在第_區及第二區上形成金屬碎化物，以 • 及自第區及第一區移除未反應金屬，以形成NMQS 740及PMOS 770之 互補型金屬矽化物結構。 特別荼妝第7a圖及第7c圖，方法7〇〇進行步驟712，在νμμ 74〇 及PMOS 770中皆形成一接觸钱刻停止層（cesl) ，其形成接觸侧 籲停止層（CESL)之方法類似於方法2〇〇至_中所述。 >考第7_及步驟川，藉由_圖案化製程，譬如一微影製程，在丽 0上$成離子植入罩幕765，例如，可以在顺^ 74〇及pM〇s 77〇之 表面土佈光阻層，然後使用一微影製程圖案化該光阻，顯影後移除覆蓋 於削㈤70之光阻層，留下光阻層覆蓋NMOS740。 …料第〜圖及步驟716，當顺〇S 74〇由離子植入罩幕765所保護時， 進灯離子植入製程，此離子植入製程能釋放pM〇s區中接觸侧停止層 ([)760之。卩分應力，讓pM〇s區中之接觸蝕刻停止層 •可轉換成接觸糊停止層（c亂），其具有—不同之應力，植入之 離子可包含鍺或其他適合之離子，可以微娜子植人之舰及能量以得到 所需之應力。 /多，第E]及第8b至8k圖，在另一實施例中，可以使用一方法8〇〇 、成=圖之互補型金屬秒化物結構及雙接觸侧停止層（·ι ’、冓一第b至8k圖係緣出帛8a圖中相對應製造步驟之一例示積體電路之 =面示意圖，下述較詳細說明第8a圖中方法_，第8b至狄圖之剖面示 意圖對應於其所指之目的，可理解的是方法 800不限於一互補型金屬石夕化 物結構及一互補型觸爾停止層（c〇_emen_亂㈤ 如第8b圖所示’在本發明例子中，方法_先依照步驟備中，提供

0503-A31625TWF 30 1267951 、一互補型金屬雜物結構具有—第—區，譬如NMOS84G，以及-第二區， >#如PMOS 870 ’可理解的是可以在進行方法細之前，製造厕〇8 84〇 •及PM0S 870部分；例如，顧〇S 840係包含一多晶石夕閘極842、間隔層844 及846、及-閘極介電層848，PM〇s 87〇係包含一多晶石夕間極872、間隔 . 層874及876、及一閘極介電層878。 • 制參照第8a圖及第&圖，方法_進行步驟812，形成一第一層間 ;丨電層（ILD) 862 ’然後選擇性移除其中至少—部份，可藉由先前技術已 知方法形成此第一層間介電層⑽），然後選擇性移除，使得第一層間介 •電層（ILD) 862覆蓋顧0S _，然而暴露出PMOS 870。 、參考第圖及步驟814，藉由一適合之方法，使用第一金屬石夕化物材 料於PMOS 870中开》成-第_金屬石夕化物之金屬石夕化物圖案、_、 及 888。 參考第8e圖及步驟816,藉由-類似於方法2〇〇至7〇〇巾所述之方法， 形成-第-接觸蝕刻停止層（CESL)863以覆蓋漏^請及厦^⑽， 第-接職刻停止層（CESL) 863具有—拉伸應力，第—接雕刻停止層 (CESL) 863之組成及形成類似於方法2〇〇至6⑻中所述之接觸蝕刻停止 % 層（CESL) ’在一例子中，第一接觸侧停止層（CESL) 863可包含氮化 矽，其藉由一低壓化學氣相沉積法（LPCVD)所形成；可藉由石夕/氮比例及 /儿積/皿度等製程參數，微娜_接職刻停止層（cesl) 863之應力，更 可以藉由離子植人餘，譬如獅子植人，峨調應力。 參考第8f圖及步驟818,可以在刪〇8及削〇§區形成一第二層間介 電層（ILD) 864以覆蓋第一接觸钱刻停止層（CESL) 863。 參考第Sg圖及步驟82〇，然後藉由微影及侧製程之方法，自厕〇s _區選擇性移除第二層間介電層⑽）864、第一接觸侧停止層（⑽ 863、及第一層間介電層（ILD) 862。 參考第8h圖及步驟δη，藉由一類似於步驟副之方法，使用第二金

0503-A31625TWF 31 1267951 :屬魏物材料’於NMOS 840中形成-第二金屬耗物之金屬魏物圖案 - 854、856、及 858。 • 參考第8i圖及步驟824，形成一第二接觸蝕刻停止層（CESL) 865以 覆蓋NM0S 840及PMOS 870兩區，第二接觸蝕刻停止層（CESL)祕可 •包含一壓縮應力，第二接觸兹刻停止層（CESL) 865之組成及形成類似於 方法200至600中所述之接觸蝕刻停止層（CESL)，在一例子中，第一接 '觸侧停止層（CESL) 865可包含氮化石夕，其藉由-電漿加強化學氣相沉 積法（PECVD)所形成；可藉由矽/氮比例及沉積溫度等製程參數，微調第 •—接觸姓刻停止層（CESL) 863之應力，更可以藉由離子植入製程，譬如 鍺離子植入，以微調應力。 參考第8j圖及步驟826，可形成一第三層間介電層（辽工j) 以覆蓋 NM0S 840及PM0S 870之第二接觸钱刻停止層（cesl) 865。參考第8k 圖及步驟828，可藉由一適合之製程，譬如化學機械研磨法（CMp)，平坦 化NM0S 840及PM0S 870’此平坦化製程可移除pM〇s 87〇中金屬石夕化物 圖案884上方之第三層間介電層（ild ) 866及第二接觸蝕刻停止層（CESL ) 865,以及部分移除相同區域中之第二層間介電層（ILD) 864，因此pM〇s φ 870中第二層間介電層（ILD) 864及NMOS 840中第三層間介電層彳ILD) 866可以共平面。 第一層間介電層（ILD) 862、第二層間介電層（ild) 864及第三層間 介電層（ILD) 866係包含：二氧化石夕、旋塗式玻璃（spil]K)nglass，s〇G)， 敦摻雜石夕玻璃（FSG)、聚亞胺（polyimide)、碳摻雜氧化矽、黑鑽石（Black

Diamond，Applied Materials of Santa Clara，California)、乾凝膠（Xerogel )、 氣减膠（Aerogel)、說化非晶碳（amorphous fluorinated carbon)、聚對一 二甲苯基（卩&171郎〇、二環苯丁烯（1^-]^112(^外1〇13血1奶，；8(^)、別1^ (Dow Chmical，Midland, Michigan)、或其他材料。層間介電層（ILD )可 藉由化學氣相沉積法（CVD)、旋塗法、物理氣相沉積法（pvd)、.原子 0503-A31625TWF 32 1267951 : 層沉積法（ALD)或其他製程所形成。 苐一接觸#刻停止層（CESL) 863及第二接觸钱刻停止層（CESL) 865 • 對於接點蝕刻製程具有一相當高耐力，而且與金屬矽化物相容，第一接觸 儀刻停止層（CESL) 863及第二接觸蝕刻停止層（CESL) 865之組成及形 . 成’可分別依據第二層間介電層（ILD) 864及第三層間介電層（ild) 866， 例如，第一接觸蝕刻停止層（CESL) 863及第二接觸蝕刻停止層（CESL) 865可包含氮化石夕、氮氧化；5夕、碳化;g夕、氧化石夕、或其他適合之材料。 可於NMOS及PMOS區域形成互連之接點，例如，可以圖案化pM〇s 870中之笫一層間介電層（ild) 864及NMOS 840中之第三層間介電層 (ILD) 866以形成接點開口，使接點開口延伸至PM〇s 87〇中之金屬矽化 物圖案884、886、及888，以及NMOS 840中之金屬石夕化物圖案854、856、 858。例如，可以先蝕刻層間介電層（ILD)，然後在一後續之製程中蝕刻 接觸侧停止層（CESL)，圖案狀方法係包含微影及侧製程，侧製 程更包含多個步驟以移除層間介電層（ILD)結構及接觸蝕刻停止層 (CESL)，以暴露金屬石夕化物圖案以進行連接，接點開口中所填充之導電 材料係實質上類似於閘極電極842及872之組成，填充之導電材料可藉由 φ 適合之製程如化學機械研磨（CMP)以進行平坦化而形成接點圖形，使用 其他適合之製程，譬如雙鑲嵌製程，以形成其他互連圖形，如介層窗及金 屬線。 。 隸本發明⑽較佳實補揭露如上，然其並制以限定本發明，任 何熟悉此項技藝者，在不脫離本發明之精神和範圍内，當可做些許更動與 潤飾’因此本發明之保護範圍當視後附之申請專利細所界定者為準。 【圖式簡單說明】 第1-1，1-2圖係繪出本發明所特別揭露之例示結構示意圖。 第2a圖錄出製造第謂結構之_第—例示方法之流程圖。 33

0503-A31625TWF

1267951 ' 第21>1，2b-2至2h-l，2h-2圖係依據第2a圖之方法，製造第μ1，丨_2圖 結構過程之剖面示意圖。 第3a圖係繪出製造第Μ，1-2圖結構之一第二例示方法之流程圖。 第3b-l，3B-2至3h-l，3h-2圖係依據第3a圖之方法，製造第1-1，丨·2圖 結構過程之剖面示意圖。 第4a圖係繪出製造第μ，1-2圖結構之一第三例示方法之流程圖。 第牝_1，4b_2至41-1，41-2圖係依據第4a圖之方法，製造第卜1，丨-2圖 結構過程之剖面示意圖。 ► 第5a圖係繪出製造第μι，1-2圖結構之一第四例示方法之流程圖。 第5b-l，5b-2至5i-l，5i-2圖係依據第5a圖之方法，製造第1-U-2圖結 構過程之剖面示意圖。 第6a圖係繪出製造第m，u圖結構之一第五例示方法之流程圖。 第6b-l，6b-2至6i-l，6i-2圖係依據第6a圖之方法，製造第1-1，1-2圖 結構過程之剖面示意圖。 第7a圖係繪出製造第μ，丨—2圖結構之一第六例示方法之流程圖。 第7b-l，7b-2至7e-l，7e-2圖係依據第7a圖之方法，製造第1-1，1-2圖 | 結構過程之剖面示意圖。 第8a圖係繪出製造第Μ，μ2圖結構之一第七例示方法之流程圖。 第8b-l，81>2至8k_l，8k_2圖係依據第8a圖之方法，製造第1-1，1-2圖 結構過程之剖面示意圖。 【主要元件符號說明】 N 型金氧半電晶體（丽〇8)〜1〇〇、mo、340、440、540、640、740、 840 ； P 型金氧半電晶體（PMOS)〜120、270、370、470、570、670、770、 870 ； 0503-A31625TWF 34 1267951 _ 多晶矽閘極〜102、122、242、272、342、372、442、472、542、572、 642、672、742、772、842、872 ; 間隔層〜104、106、124、126、244、246、274、276、344、346、374、 376、444、446、474、476、544、546、574、576、644、646、674、676、 744、746、774、776、844、846、874、876 ; 閘極介電層〜108、128、248、278、348、378、448、478、548、578、 648、678、748、778、848、878 ; 第一金屬部分〜250、280、350、380、450、480、550、580、650、680 ; | 第二金屬部分〜252、282、352、382、452、482、552、582、652、682 ; 閘極金屬矽化物〜114、134、254、284、354、384、454、484、554、584、 654、684、754、784、854、884 ; 源極金屬矽化物〜116、136、256、286、356、386、456、486、556、586 ' 656、686、756、786、856、886 ; 汲極金屬矽化物〜118、138、258、288、358、388、458、488、558、588、 658、688、758、788、858、888 ; 接觸蝕刻停止層〜112、132、260、290、360、390、460、490、560、590、 660、690、760、790 ; Ψ 硬式罩幕〜449、479 ; 第三金屬部分〜553、583、653、683 ; 離子植入罩幕〜765 ; 第一層間介電層〜862 ; 弟一接觸钱刻停止層〜863 ; 第二層間介電層〜864; 弟二接觸钱刻停止層〜865 ; 第三層間介電層〜866。

0503-A31625TWF 35

Claims (1)

1267951 十、申請專利範圍： 1·一種半導體裝置，包含： 一基底，具有一第一主動區及一第二主動區； 多個第一金屬矽化物圖形，其由一第一金屬矽化物所形成，位於該第 一主動區内； 多個第二金屬矽化物圖形，其由一第二金屬矽化物所形成，位於該第 二主動區内，其中該第二金屬矽化物係異於該第一金屬矽化物，以及其中 至少有一金屬矽化物係一合金矽化物；以及 一蝕刻停止層，覆蓋該第一主動區及第二主動區中之至少一主動區。 2.如申請專利範圍第1項所述之半導體裝置，其中該第一主動區係包含 一 N型金氧半電晶體（NM〇s)，以及該第二主動區係包含一 p型金氧半 電晶體（PMOS)。 3·如申請專利範圍第1項所述之半導體裝置，其中該蝕刻停止層係分別 具有一第一應力於該第一主動區内，及一第二應力於該第二主動區内。 4·如申請專利範圍第3項所述之半導體裝置，其中該第一應力係一拉伸 應力，以及該第二應力係一壓縮應力。

5·如申請專利範圍第4項所述之半導體裝置，其巾該拉伸應力係大於 1〇9帕斯卡（pascal)。 6.如帽專利細第4賴叙轉體裝置，其找脑應 1〇9 帕斯卡（pascal) 〇 7対請專利細第丨項所述之半導體裝置，其核侧停止層係包 料’其選擇自-含氮材料’一含氧材料，及其組合物。 U利减第1綱述之铸體H射雜麟止 =，瓣自氮切，切，細，-高娜⑽-k)材 係具有一 k值至少10，及其組合物。 9.如__第i項所述之半導觀置，更包含 >接點圖形， 0503-A31625TWF 36 1267951 成於至少一開口内，其中該至少一開口係延伸通過該蝕刻停止層，到達該 第一金屬矽化物圖形及該第二金屬矽化物圖形中之至少一金屬矽化物圖 -形。 ° 10.如申請專利範圍第1項所述之半導體裝置，其中該第一金屬石夕化物 . 及該第二金屬矽化物中之至少一金屬矽化物係包含一單一金屬矽化物。 11·如申請專利範II第1項所述之半導體裝置，其中該第—金屬石夕化物 及該第二金屬矽化物係包含一材料，其選擇自矽化鎳、矽化鈷、矽化鎢、 矽化鈕、矽化鉑、矽化餌、矽化鈀及其組合物。 _ 12·如申請專利範圍帛1項所述之半導體裝置，其中該第-主動區及該 第二主動區係包含閘極介電層圖形。 〃 13·如申請專利範圍帛π項所述之半導體裝置，其中該閘極介電層圖形 係包含-材料，其選擇自氧化梦、氮切、氮氧化碎、高介電值㈤或士） 材料及其组合物。 14. 如專職gf 13項所述之半導體裝置，其巾該高介電值 (higli_k)材料係具有一介電常數至少1〇。 15. 如巾請專利範圍帛13項所述之半導體裝置，其中該高介電值 • (high_k)材料係包含-材料’其選擇自金屬氧化物、金屬氮化物、金屬矽 化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬石夕化物、金屬氮氧化 物、金屬鋁酸鹽、矽酸銼、鋁酸鍅、二氧化铪（Hf〇2)、二氧化銼（Zr〇2)、 氮氧化鍅（ZrOxNy)、氮氧化銓（Hf〇xNy)、矽酸铪（HfSix〇y)、石夕酸錘 UrSixOy)、氮氧矽铪(HfSix〇yNz)、三氧化二链（Al2〇3)、二氧化欽（Ti〇2)、 五氧化鈕（Ta2〇5)、三氧化二鑭（LaA)、二氧化錦（Ce〇2)、石夕酸叙 (Bl4Si2012)、氧化鎮（W03)、氧化釔（γ2〇3)、鋁酸爛（LaAi〇3)、 鈦酸鋇锶（Bai_xSrxTi〇3)、鈦酸鋇（BaTi〇3)、錯酸錯（pbZr〇3)、组酸 銳錯（PbScZTal-z〇3，簡稱 PST)、鈮酸鋅錯（pbZnzNM_z〇3，簡稱pzN)、 錘鈦酸錯（PbZK)3-PbTi03，簡稱PZT)、氧化給（醜gz麗_z〇3，簡稱 0503-A31625TWF 37 1267951 PMN)及其組合物。 ’其中該第一主動區及該 16·如申請專利範圍第1項所述之半導體裝置 第二主動區係包含閘極電極。 Π.如申請專利範圍第16項所述之半賴裝置，射該閘極電極係 -材料，其選擇自含石夕材料、含錯材料、含金屬材料及其組合物。 18.如申請專利範圍第17項所述之半導體裝置，其中制極電極係包含 -材料’其選擇自多晶石夕、多晶石夕錯、金屬、金屬石夕化物、金屬氮化物、 金屬氧化物及其組合物。

Μ I9·如申請專利範圍第i項所述之半導體裝置，其中該第一主動區及該 第二主動H巾之至少—主祕係包含—升起式源極及汲極。 20.如申請專利範圍第j項所述之半導體裝置，其中該第一主動區及該 弟主動區中之至夕、主動區係包含一鰭狀結構電晶體（fin structure field effect transistor，FinFET)結構。 21·如申請專利範圍第丨項所述之半導體裝置，其中該基底係包含一元 素半導體。 22·如申請專利範圍第21項所述之半導體裝置，其中該元素半導體係包 含一材料，其選擇自矽及鍺。 23·如申請專利範圍第1項所述之半導體裝置，其中該基底係包含一化 合物半導體。 24_如申請專利範圍第1項所述之半導體裝置，其中該基底係包含一合 金半導體。 25. 如申請專利範圍第24項所述之半導體裝置，其中該合金半導體係包 含一材料，其選擇自含矽材料、含鍺材料及含碳材料。 26. 如申請專利範圍第25項所述之半導體裝置，其中該合金半導體係包 含珍鍺。 27·如申請專利範圍第1項所述之半導體裝置，其中該基底係包含一漸 0503-A31625TWF 38 1267951 變石夕錯結構。 /8.如巾請專利棚第丨獅述之半導體裝置，其中該基底係包含一石夕 覆蓋絕緣層（silicon on insulator，SOI)結構。 29.如申請專利範圍第28項所述之半導體裝置，其中該铸體覆蓋絕緣 層結構係包含一矽覆蓋絕緣層圖形。 30·—種半導體裝置的製造方法，包含： 提供-基底，其具有-第-主動區及—第二主動區，並中該第一主動 區及該第二絲區係分別包含-第—金屬魏物及1二金射化物； 形成-侧停止層，其具有-第—應力以覆蓋鶴—主祕 主動區； 於該第一主動區上形成一罩幕層； 之後離子植入該蝕刻停止層；以及之後移除該罩幕層。 31.如申請專利細第30顧述之半導财置的製^方法， 钱刻停止層係包含-製程，其選擇自化學 以 沉積法（PVD)。 飞相續法（CVD)及物理氣相 32_如申請專利範圍第3()項所述之 . 彳暇衣置的製造方法，其中於該第 主動[上幵/成-罩幕層，係包含使 成-光阻層。 4程，於該第-主動區上形 33·—種半導體裝置的製造方法，包含： 提供-基底，其具有—第—主動區及—第二. 於該第Γ主祕及該第二主動區上形成金; 自該第二主雜選擇性移除該第-金柄； 於該第-主動區及該第二主動區上形成二第 於亡玄第一 Φ叙卩第一金屬層， ㈣弟絲&及該第二主動 之德於兮筐一*形成一金屬矽化物；以及 •U如·：S °°及該第二主動區上形成-蝕刻停止戶。 34.如申請專利範圍第33項所述 _士止層 衣置的製造方法，其中形成該 0503-A31625TWF 39 1267951 /第-金屬層、該第二金屬層及該银刻停止層係包含一製程，其選擇自化學 氣相沉積法（CVD)及物理氣相沉積法（pVD)。 ^ …35树請專利範11帛33項所述之半導體裝置的製造方法，更包含：於 。亥第主祕上械-罩幕層之後，於該第二主動_離子植人該侧停 止層。 36.—種半導體裝置的製造方法，包含·· 提供一基底，其具有一第一主動區及一第二主動區； 於該第-主動區内形成- N型金氧半電晶體（NM〇s)，以及於該第 鲁二主動區内形成-P型金氧半電晶體（PM〇s); 於該第-主動區及該第二主動區上形成_第_介電層； 自該第一主動區移除該第一介電層； 於該第-主動區及該第二主動區上形成—第—金屬層； 於該第一主動區内形成多個第一金屬矽化物圖案； 於該第主動區及該第二主祕上形成一拉伸應力餘刻停止層； 於該第-絲區及該第二主祕上形成_第三介電層； 自該第二主動區移除該第二介電層、該拉伸應力侧停止層及該第一 | 介電層； 於該第一主動區及該第二主動區上形成-第二金屬層； _第二主動區内形成多個第二金屬石夕化物圖案； 於《玄第主動區及该第二主動區上形成一壓縮應力钱刻停止層； 於4第-絲區及該第二主動區上形成_第三介電層；以及 平坦化該第一主動區及該第二主動區。 /7.如申請專利範圍帛36項所述之半導體裝置的製造方法，其中平坦化 口亥第主動區及該第二主動區係包含一化學機械平坦化（CM?)製程。 38.如申請專利範圍第％項所述之半導體裝置的製造方法，其中平坦化 〜弟主動區及11亥弟一主動區係包含·自該第二主動區移除該第三;介電層 0503-A31625TWF 40 1267951 及該第二蝕刻停止層。 …39·如申請專利範圍第％項所述之半導體裝置的製造方法，其中平坦化 絲-主動區及該第二主祕係包含··自該第二主祕部分移除該第二介 電層。 1 # 4〇·如申請專繼m第％項所述之轉魏置的製造方法，財形成該 =金屬層、該第二金屬層、該第刻停止層、該第二飿刻停止層、該 第一介電層、.該第二介電層及該第三介電層，係皆包含使用_製程:其^ 擇自化予軋相沉積法（CVD)及物理氣相沉積法（pvD)。 、

41·一種半導體裝置的製造方法，包含·· 提供-基底，其具有-第-主動區及—第二主動區，其中該該第—主 動區及該第二主祕係分別包含—金射化物區及—第二金私化物區. 主動侧停止層，其具有—第_應力以覆蓋該第—主動區及該第二 於該第-主動區内形成-第—韻刻停止層，其具有—第_應力· 於該第二主動區内形成-第二侧停止層，其具有—第二:力·’ 形成-介電層，以覆蓋該第-主動區及該第二主1有’ 停止層及該第二侧停止層；以及 勒上之該弟-钱刻 形成多個接觸洞，通過該介電層，以及通 二侧停止層其中之-，職該基底。侧停止層及該第 42.如申請專利範圍第^項所述之半導體裝置的方甘 多個接觸洞係包含钱刻該介電層。 / /、中形成該 43·如申請專利範圍第41項所述之半導體裝置的 多個接觸洞係包含蝕刻該第一蝕刻停止層及誃 ^去、、中形成該 蝕刻停止層。 刻停止層其中至少一 0503-A31625TWF 41