[go: up one dir, main page]

TWI262545B - Semiconductor device and fabricating method thereof - Google Patents

Semiconductor device and fabricating method thereof Download PDF

Info

Publication number
TWI262545B
TWI262545B TW094129616A TW94129616A TWI262545B TW I262545 B TWI262545 B TW I262545B TW 094129616 A TW094129616 A TW 094129616A TW 94129616 A TW94129616 A TW 94129616A TW I262545 B TWI262545 B TW I262545B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor device
source
trenches
Prior art date
Application number
TW094129616A
Other languages
English (en)
Other versions
TW200709267A (en
Inventor
Ko-Hsing Chang
Wu-Tsung Chung
Tsung-Yu Lee
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to TW094129616A priority Critical patent/TWI262545B/zh
Priority to US11/306,897 priority patent/US20070048961A1/en
Application granted granted Critical
Publication of TWI262545B publication Critical patent/TWI262545B/zh
Publication of TW200709267A publication Critical patent/TW200709267A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H10D64/01324—
    • H10P30/222—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1262545 16507twf.doc/g 九、發明說明：
【發明所屬之技術領域J 本發明是有關於—種半導體元件與 別是有關於—種高壓元件與其製造方法特 【先前技術】 當元件曰益縮小時，隨之縮短的通道長度 =操但因通道縮短而衍生的問題也會曰： :手2不變’而電晶體的通道長度縮短，根 據私场-4/長度的公式可以得知 將會籍由電場加迷而提升，進而増加電 r=w：l)3r ^電場―也會使得通道 内的电子月匕里“ ’同樣會產生電崩潰的現象。 習知的高壓轉主要是利用隔離層㈣成，· 極/>及極區和閘極之間距，用以降低通道内的棒向電場或 疋在隔離層下方的漂移區與源極/汲極區下方的接 2=eRegiGn)進行淡離子摻雜(LightlyDGPed)，以^ 二電^效應_ Electron册_ ;因而提高源極及極區的 接面_電壓，繼之使高壓元件在高電麵狀況下 正常運作。 月匕 一圖1為習知技術之—種高壓元件示意圖。請參照圖卜 此高壓元件為基底l0、n型濃摻雜區12、n型淡摻雜區14、 P型摻雜區16、閘介電層18、閘極結構2Q，以及場 22所構成。n型濃摻雜區12設置於基底1〇中，此〇二 摻雜區12是作為源極/没極區。η型淡摻雜㊣14亦設置= 1262545 16507twf.doc/g 基底10中，並與n型濃摻雜區12以及p型摻雜區Μ鄰接。 P型摻雜區16設置於基底K)中，並鄰接二個n型淡換雜 介；層18覆蓋於部分基底㈣ 基底10之匕層22覆盍於未被閘介電層18所覆蓋的 二:气广刀。閘極結構20覆蓋於閘介電層18以及部 刀琢礼層22之上。η型淡摻雜區14及場氧化層22可用 1'：力=ff極的接面崩潰電壓。然而，在上述曰的高壓元 > 層22之設置使該高壓元件的尺寸無法縮小， 热法滿足β體元件之提高積集度的要求。 _而且’―般高壓^件為了提高崩潰電壓(Breakdown g ) s而IV低味移區（Drift Region)的摻雜（D〇ping)濃 :1是卻也同時降低了元件的電流驅動能力 門::：二)：同日”在高壓元件的應用上’必需考慮其 才、’、 ac up);若放寬佈局饥Ru 閉鎖現象，則造成元件面積的增加。 【發明内容】 本發明的目的是括彳 ^ 離源極/跡區，可撻;：種半㈣元件’藉由氧化層隔 (Cu刪t Drive)能力^朋潰電壓，並且增加高電流驅動 本發明的再—目=可以滿足較高積集度之需求。 法，用以製作前述可^讀供—種半導體元件之製造方 並可增加晶®上軸乂㈣的半導體元件，其製程簡單， 本發明提出1;:路的應用範圍。 提供-基底，並於體元件的製造料，此方法係先 氏中形成二個溝渠。之後，於各溝渠 1262545 I6507twf.doc/g 的則土上形成第一介電屑，卫/ 層。之後，於基底與源極/汲極層上;成；：極’汲極 依照本發明的較佳實 方法，其中於上述各溝準 v版凡件的製造 基底i:成第-摻雜多物 雜多晶碎層之表面低 w4層’使第-摻 基底側壁的部分第二：，。之後，移除二咖 雜多晶韻，ι巾，μ 料’於基底均成第二摻 依照本發明土多晶石夕層填滿溝渠。 方法，其切===半導以件的製造 牛峡总止## 再木間的基底側壁的部分第一介雷厣$ :少暴露出:光阻】，且此圖案化光“ 未被圖案化光好覆^^—㈣之側壁°然後，移除 智设盍之部分第一介電層。 方法狀料仏件的製造 之後更包括於二溝渠的：第；;介電層 =區，此外，淡穆_之形^法‘ 方法=ί 件的^ 沈積法。 b4層之形成方法例如為化學氣相 依'”、本1月的私佳實施例所述之半導體元件的製壤 1262545 16507twf.doc/g 方法，其中於基底中形成二溝渠的方法是先於基底上形成 圖案化罩幕層，此圖案化罩幕層於形成該第二介電層之前 被移除。此圖案化罩幕層具有暴露基底之二個開口。然後， 移除這二個開口所暴露之部分基底。 依照本發明的較佳實施例所述之半導體元件的製造 方法，第一摻雜多晶矽層與第二摻雜多晶矽層之摻質為η 型摻質或Ρ型摻質。 依照本發明的較佳實施例所述之半導體元件的製造 方法’其中上述之半導體元件例如為南壓元件。 本發明提出一種半導體元件，其係由基底、隔離介電 層、源極/没極層、閘極結構以及閘介電層所構成。其中， 在基底中具有二溝渠。隔離介電層配置於二溝渠的側壁 上。二源極/汲極層配置於二溝渠中。閘極結構配置於二源 極/汲極層間的基底上。閘介電層配置於閘極結構與基底之 間。 依照本發明的較佳實施例所述之半導體元件，更配置 有二個淡摻雜區。其中，二個淡摻雜區分別配置於二源極/ 汲極層間的部分基底中，並直接與二源極/汲極層鄰接。 依照本發明的較佳實施例所述之半導體元件，其中， 二源極/汲極層可以突出基底表面。 依照本發明的較佳實施例所述之半導體元件，其中閘 介電層更包括覆蓋二源極/汲極層。此外，閘介電層之材質 例如為氧化石夕。 依照本發明的較佳實施例所述之半導體元件，其中， 1262545 16507iwf.doc/g 閘極結構的 部份跨在 之材質例如為摻雜多晶砂游極/沒極層上。另外，閘極結構 高壓^件、本P月的車父佳實施例所述之半導體元件亦可為 個·、原ϋ:明的雜實施例所述之半導體元件，其中二 :=f之材質例如是摻雜多晶石夕。
ItZlt ^#'^^^«>ttM(BreakdownV〇ltage) 二的厚度來決^。比較先前技術，本發明之半
低漂移區的摻雜濃度，可提高崩潰電Z 谁而福二有配置％减層，使半導體元件尺寸大幅縮小， H =片上半導體元件的積集度。另外，隔離介電層 的6又置可有效地防止閉鎖現象。 為讓本發明之上述和其他目的、特徵和優點能更明顯 下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 ϋ 【實施方式】 以下說明本發明之半導體元件的製作方法。請參照圖 2Α，首先，提供一基底100。於此基底100上形成具有二 開口的經圖案化之墊層（Pad Oxide Layer)102與罩幕層 1〇1。塾層之材質例如為氧化矽，而罩幕層104之材質例如 為氮化石夕。墊層（Pad Oxide Layer) 102與罩幕層104之形成 方法例如是先以熱氧化法形成一層氧化矽後，以化學氣相 沈積法形成一層氮化矽，再圖案化氮化矽層與氧化矽而形 1262545 16507twf.doc/g 成的。圖案化氮f夕層與氧化石夕之方法例如是微影飿刻f 程。接著，以罩幕層104為畢幕，採用例如乾式敍刻等; 法移除二開口所暴露之部分基底】〇〇，以於基底⑽中來 ^一溝渠⑽。接著，請參照圖沈，於二溝渠⑽側壁i 各形成一介電層no。介電層11〇的形成 化__德祕n)，而介電層⑽之 ^: 100 多晶石夕材料填滿溝# 160。繼之，移除部 L /Μ材料’使摻雜多晶梦材料之表面低於A底 It 以形成換雜多晶石夕層122。移除部分摻雜ί曰 I ^ ί ^1：：：^ 則為ρ型摻質，·反之多晶石夕層122之換質 晶彻2之搀質則為= 成一圖案化光阻層u 後，於基底100上形 二溝渠160之_@_ 至^暴露出 ，幕層，以及二溝渠16= 分介;===除未被圖案化光阻繼^ 底100。J:中，作^ 0之側壁上暴露出一部分的基 =反應氣體的為二 之方法例如為傾斜角離子植入法。接 1262545 16507twf.doc/g 著’於基底100上形成換雜夕 層124填滿二溝渠160，^^?124,且推雜多晶石夕 淡摻雜區15〇。其中，摻雜rtt的基底⑽表面鄰接 以化學氣相沈積法沈積摻t夕/曰曰之軸方法例如 .1ΠΠ Γ隹夕晶矽材料（未繪示）以覆蓋基 一 ‘ H 1G4為研磨終止層進行 或P型摻$，唯摻雜多晶矽層124之摻f須與摻雜多晶石夕 層122之摻質同為n型摻質或同為P型摻質。在溝竿16〇 中，摻雜多晶韻m與摻雜多晶石夕層122之組合即為前 述半導體元件之-源極/¾極層，在此並關號12()來整合 表示。 之後，印參A?、圖2D，移除罩幕層1〇4與墊層丨〇2。然 後，於基底1〇〇與源極/汲極層丨2〇上形成介電層14〇，介 電層140的形成方法例如為化學氣相沈積法。介電層14〇 例如是作為閘介電層，其材質例如為氧化矽。 接著，請參照圖2E，於源極/汲極層120間的介電層 140上形成閘極結構130。閘極結構130的形成方法例如是 先以化學氣相沈積法形成一層摻雜多晶石夕材料層，再圖案 化摻雜多晶矽材料層而形成的。此外，閘極結構13〇之一 部分例如是跨在源極/汲極層丨20上。之後，於閘極結構 130之側壁形成間隙壁170。間隙壁170之材質例如是氮化 矽。間隙壁Π0之形成方法例如是先形成一層絕緣材料層 後，進行非等向性蝕刻製程移除部分絕緣材料層而形成 的。後續完成半導體元件的製程為習知技術者所知悉的， 1262545 16507twf.doc/g 在此不再贅述。 接著’請參照圖2E，以說明本發明之一實施例的一種 半導體元件的結構。請參照圖2E，本發明之半導體元件係 由基底100、隔離介電層110、源極/汲極層12Q、閘極結 構130、閘介電層14〇、淡摻雜區150以及間隙壁17〇等構 件所構成。 ’、土 基底100之材質例如為摻雜之n型或p型矽晶圓，且 基底100中配置有二溝渠160。 此外，隔離介電層110位於溝渠16〇之侧壁上。但暴 露出一部分的基底；U)0，而隔離介電層u〇之材質例如為 氧化矽。 ' 另外’淡摻雜區150位於基底1〇〇中，且經溝渠16〇 内的基底100暴露表面鄰接其他結構。淡摻雜區15〇之設 置目的為防止該半導體元件發生短通道效應（Sh〇rt ChannelEffect)。然而，本發明並不限定是否設置淡摻雜區 150，也不限定是否暴露溝渠16〇内的部分基底i〇q。 另一方面，源極/汲極層120例如為摻雜多晶矽層122 與摻雜多晶石夕層124組成。其中，摻雜多晶梦層122位於 溝渠=〇内部。摻雜多晶矽層124亦位於溝渠16〇内部， 且覆蓋於摻雜多晶⑪層122之上，同時並鄰接淡換雜區 150。此外，摻雜多晶矽層124突出基底1〇〇表面。 此外，閘極結構130設置於源極/汲極層12〇間的基底 100上，可使一部分之閘極結構13〇跨於源極/汲極層12〇 上。另外，閘極結構130之材質例如為摻雜多晶矽。此外， 1262545 16507twf.doc/g 在閘極結構130之側壁上設置有間隙壁17〇。其中， 壁之材質例如為氮化矽。 ’、 θ 另外，閘介電層140位於閘極結構13〇與基底ι〇〇之 另一方面’可使閘介電層140覆蓋源極/沒極層120。 其中，閘介電層140之材質例如為氧化石夕。 在-較佳實施例中，上述半導體元件例 一 _ 件（High Voltage Device)。 ，、、' 问土 兀 署二主意的是，本發明將源極/汲極層與隔離介電層， 來广!=源極/汲極之崩潰電壓由隔離介電層之厚产 =疋因發明之半導體元件不需降低漂移區的摻: 辰度，因此可提面崩潰電麗。 “隹 =元幅縮小，提二置=件 象。、〇 卜’隔離介電層的設置可有效地防止閉鎖現 雖然本發明已以較佳實施 ，本㈣’叫㈣此祕者，衫麟以 ϊ範圍内，當可作些許之更動與潤飾，因此掉日^精神 ，圍画視後附之申請專利範圍所界 *之保護 【圖式簡單說明】 + 囝為先别技術之一高壓元件的示意圖。 圖^至圖迎為本發明之一較 的製造流程剖面示意圖。 g j之+導體元件 【主要元件符號說明】 j〇 ·基底 13 1262545 16507twf.doc/g
12 : n型濃摻雜區 14 : η型淡摻雜區 16 : ρ型摻雜區 18 : 閘介電層 20 : 閘極結構 22 ： 場氧化層 100 :基底 102 :氧化矽層 104 :罩幕層 110 :介電層 114 :圖案化光阻層 120 :源極/;及極層 122 :摻雜多晶矽層 124 :推雜多晶石夕層 130 :閘極結構 140 :閘介電層 150 •淡按雜區 160 :溝渠 170 :間隙壁 14

Claims (1)

1262545 16507twf.doc/g 申請專利範圍： 1·-種半導航件的製造方法，該方 提供一基底； 匕枯· 於該基底中形成二溝渠； 於該二溝渠的側壁上各形成一第一介電居· 於该二溝渠中各形成一源極/汲極層；_ y 及 於該基底與該二源極/汲極層上形2 一# 層；以 弟二介電層； 結構 於该二源極/汲極層間的該第二介 。 9上形成一閘極 2·如申請專利範圍第丨項所述之半 法’其中於該二溝渠中各形成該源極/汲極層造方 於該基底上形成-第一摻雜多晶，二括· 晶矽層填滿該二溝渠； 该弟—摻雜多 移除部分該第一摻雜多晶矽層，該 層之表面低於該基底表面； ^ —掺雜多晶矽 層；以及 移除該二溝渠間的該基底侧壁的部分哕 第一介電 於该基底上形成-第二摻雜多晶 晶矽層填滿該二溝渠。 忒弟一払雜多 3·如申請專利範圍第2項所述之半 其中移除該二溝渠間_基底側 層之步驟包括： J丨刀忒弟一介電 於該基底上形成一圖案化光阻層， ^成圖案化光阻層至 15 1262545 16507twf.doc/g 少暴露出該二溝渠間的該基底與該二溝渠之一側壁；以及 移除未被該圖案化光阻層覆蓋之部分該第一介電層。 4. 如申請專利範圍第2項所述之半導體元件的製造方 法，其中於移除該二溝渠間的該基底側壁的部分該第一介 電層之後更包括： 於該二溝渠側壁上之暴露的部分該基底區域形成一 淡換雜區。 5. 如申請專利範圍第4項所述之半導體元件的製造方 法，其中於該二溝渠側壁上之暴露的部分該基底區域形成 該淡摻雜區之方法包括傾斜角離子植入法。 6. 如申請專利範圍第2項所述之半導體元件的製造方 法，其中該第二摻雜多晶矽層之形成方法包括化學氣相沈 積法。 7-如申請專利範圍第2項所述之半導體元件的製造方 法，其中於該基底中形成該二溝渠的方法包括： 於該基底上形成一圖案化罩幕層，該圖案化罩幕層於 形成該第二介電層之前被移除，該圖案化罩幕層具有暴露 該基底之二開口；以及 移除該二開口所暴露之部分該基底。 8. 如申請專利範圍第1項所述之半導體元件的製造方 法，該第一摻雜多晶矽層與該第二摻雜多晶矽層之摻質為 η型摻質或p型摻質。 9. 如申請專利範圍第1項所述之半導體元件的製造方 法，其中該半導體元件包括高壓元件。 16 1262545 16507twf.doc/g 10. —種半導體元件，包括： 一基底，在該基底中具有二溝渠； 一隔離介電層，配置於該二溝渠的側壁上； 二源極/汲極層，配置於該二溝渠中； 一閘極結構，配置於該二源極/汲極層間的該基底上； 以及 一閘介電層，配置於該閘極結構與該基底之間。 _ ii.如申請專利範圍第10項所述之半導體元件，更包 括二淡摻雜區，分別配置該二源極/汲極層間的部分該基底 中，直接與該二源極/汲極層鄰接。 12. 如申請專利範圍第10項所述之半導體元件，其中 該二源極/汲極層更包括突出該基底表面。 13. 如申請專利範圍第10項所述之半導體元件，其中 該閘介電層更包括覆蓋該二源極及極層。 14. 如申請專利範圍第15項所述之半導體元件，其中 該閘極結構的一部份跨在該二源極/汲極層上。 > 15.如申請專利範圍第10項所述之半導體元件，其中 該閘極結構之材質包括摻雜多晶矽。 16. 如申請專利範圍第10項所述之半導體元件，其中 該半導體元件包括高壓元件。 17. 如申請專利範圍第10項所述之半導體元件，其中 該隔離介電層之材質包括氧化矽。 18. 如申請專利範圍第10項所述之半導體元件，其中 該閘介電層之材質包括氧化矽。 17 1262545 16507twf.doc/g 19.如申請專利範圍第10項所述之半導體元件，其中 該二源極/汲極層之材質包括摻雜多晶矽。
18
TW094129616A 2005-08-30 2005-08-30 Semiconductor device and fabricating method thereof TWI262545B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094129616A TWI262545B (en) 2005-08-30 2005-08-30 Semiconductor device and fabricating method thereof
US11/306,897 US20070048961A1 (en) 2005-08-30 2006-01-16 Semiconductor device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094129616A TWI262545B (en) 2005-08-30 2005-08-30 Semiconductor device and fabricating method thereof

Publications (2)

Publication Number Publication Date
TWI262545B true TWI262545B (en) 2006-09-21
TW200709267A TW200709267A (en) 2007-03-01

Family

ID=37804795

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094129616A TWI262545B (en) 2005-08-30 2005-08-30 Semiconductor device and fabricating method thereof

Country Status (2)

Country Link
US (1) US20070048961A1 (zh)
TW (1) TWI262545B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8487354B2 (en) * 2009-08-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving selectivity of epi process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
KR100319615B1 (ko) * 1999-04-16 2002-01-09 김영환 반도체 장치에서의 소자격리방법
US6599789B1 (en) * 2000-11-15 2003-07-29 Micron Technology, Inc. Method of forming a field effect transistor
JP4131647B2 (ja) * 2002-06-27 2008-08-13 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070048961A1 (en) 2007-03-01
TW200709267A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR102526332B1 (ko) 다중 게이트 디바이스를 위한 게이트 격리
TWI380343B (en) Planar substrate devices integrated with finfets and method of manufacture
TWI431778B (zh) 鰭式場效應電晶體及其製造方法
CN103107196B (zh) 鳍式场效应晶体管及其制造方法
KR101273007B1 (ko) 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물
TWI261907B (en) Method and apparatus of a semiconductor device having low and high voltage transistors
CN103855215B (zh) 具有隔离沟道的finfet器件
TWI375329B (en) Body-tied, strained-channel multi-gate device and methods of manufacturing same
JP5091487B2 (ja) 半導体装置の製造方法
TWI291208B (en) Method of manufacturing a capacitor and a metal gate on a semiconductor device
TWI521698B (zh) 半導體元件及其製造方法
TW200417013A (en) Tri-gate and gate around MOSFET devices and methods for making same
TW200842988A (en) Semiconductor device and method for manufacturing semiconductor device
TW200525748A (en) Method of forming FET silicide gate structures incorporating inner spacers
JP2006032946A (ja) 半導体装置及びその製造方法
CN107424998A (zh) 半导体器件及半导体器件的制造方法
JP5234886B2 (ja) 半導体装置の製造方法
JP2001015734A (ja) トランジスタ素子製造におけるトレンチ分離構造を利用した高圧素子と低圧素子の整合方法
TWI262545B (en) Semiconductor device and fabricating method thereof
TWI345834B (en) Transistor and method for manufacturing the same
JP2004153140A (ja) 半導体装置およびその製造方法
JP2005353892A (ja) 半導体基板、半導体装置及びその製造方法
CN119317131B (zh) 半导体结构的制备方法、半导体结构、器件及设备
JP2004152851A (ja) 半導体装置の製造方法
CN121038296B (zh) Mim电容器及其制作方法