TWI261915B - Phase change memory and fabricating method thereof - Google Patents

Description

1261915 九、發明說明： 【發明所屬之技術領域】 [001 ]本發明係關於一種電極結構，特別是一種應用於相變化 記憶體中，可降低記憶胞中電極與相變化層之接觸面積之電極， 以降低操作時所需之電流及功率。 【先前技術】 [002] —般電子產品常需要多種記憶體的組合，所使用的記憶 體以DRAM、SRAM、Flash等最為常見。目前有幾種新記憶體技 術，包括鐵電隨機存取記憶體（FeRAM)、磁性隨機存取記憶體 (MRAM )和相變化§己丨思體(phase change Memory)都正在發展 中。其中相變化記憶體在近幾年的發展下，以幾近量產之程度。 [003] 相變化半導體記憶體個物質相的變化造成電阻值的 變化來記崎料’可做雜轉_體電路—般來使用，其係屬 於非揮發性相轉變記憶體⑽請麻phase Change Μ_0 q 以在電源關_情況下仍維持資料儲存的完整性。。相變化記憶 體操作方式是以通電加熱的方式，改變相變化材料（例如 Ge2Sb2Te5)的結晶相’不同的結晶相具有不同的阻值，如此，即 可以不同的阻值代表不同數位值的紀錄狀態，例如〇與i。 ，_]相變化記憶體在寫人記㈣料時，需提供電流源流入到 k擇的此、、㈤胞兀’經過加熱電極加熱對相變化層加熱，以使得 相變化層物响目_ (驗t聰⑽）。_熱電極係 與電晶體相接，而—般的，電晶體所能夠提供的電流有限，因 1261915 變化所需要的電流遂成為技術發展的主 此，減少相變化層進行相 要方向。 _]而目前減少電流多半採用減少電極與相變化層的接觸 和的方式進行。在先前技術中，減少電極與相變化層接觸面積 的方法大致上可歸納為侧尖形（taperedpGint)、間隔塊（sp㈣、 溝槽側壁（t_h/Sidewali)或邊雜觸（edge e_⑷等方法， 分別說明如下。 ^ ' _]美國第6746892號、第re37259號中所揭露之方法係屬 於_尖形（t啊edpGint)法，其係在原製程中，增加峰欠數， 以產生尖形（tapefedpoim)的下雜，進喊少電極與相變化層 的接觸面積。類第6545287號、第674侧號、第6635951 ^ 則是利關隔塊的方式’幾少電極與相變化層的接觸面積，錢 在原製程中，加人_與化學機械研磨的製程，减生間隔塊。 而美國第祕297號、第⑷7383號專糊是利用溝槽 侧壁的方法齡電_翻_，其係在原製程中增加溝槽、钱 刻、側壁磁差異調整等製程，赠槽__態形成下電極。 這些先前技術所提到的技術方案，可能面臨製程大幅改變或製程 控制困難度加深的技術問題。 _另外 Ha; Y.H.等人（Samsung，Symp〇sium 〇n 憶 Techndogy 20()3)則利用邊緣接觸的方式減少電極的接觸面積。 然而’利用電極細側邊的細會因義厚度減小而增加後續製 1261915 7困難度’鮮鱗控顺度料鑛 :外電極薄膜的寬度、長度較難同時縮小因此可二 知的縮小，影響記憶體的贿。 ” I·思胞面 程控制的困難度。因此，提出一種 積的新穎電極結構遂有其必要 【發明内容】 _]由目則的技術趨勢來看利用減少電極接觸面積進 /變化記題操作所需的電流與功率是主要的趨勢。而 術所揭露之解決方式均可能有與製程整合上的_，或是增加秦ί 可減少電極與相變化層接觸面 [〇於以上的問題，本發明的主要目的在於提供—相變化 §己憶體，以減少相變化記憶體的電極與相變化層的接觸面積，進 2降低械化記髓猶所_錢與挪，藉以讀上解決先 前技術所存在之問題。 [〇11]因此，為達上述目的，本發明所揭露之相變化記憶體， 包括有-相變化層；—第―電極；以及—含孔隙介電層，形成於 該相變化層與該電極之間’該含孔隙介謂軸複數個孔隙，俾 使相變化層與該第一電極透過該等孔隙形成接觸。 [012]為達上述目的，本發明所揭露之相變化記憶體之另一實 施例’包括有-相變化層；一第一電極以及一第二電極；一第一 含孔隙介電層，形成於該相變化層與該第一電極之間，該第一含 孔隙介電層形成複數個孔隙，俾使相變化層與該第—電極透過該 1261915 等孔隙形成接觸；以及一第二含孔隙介電層，形成於該相變化 ㈢與，亥第—電極之間，該第二含孔隙介電層形成複數個孔隙，俾 '使相變化層與該第—電極透職#孔_成接觸。 、[013]根據本發明目的，本發明所揭冑之相變化記憶體以薄膜 成膜條件、奈米材料技術自我排列或利用微細顆粒/線做為成膜時 =遮敝區域等方法手郷成—含孔隙之介制層介於電極層與記 鲁 層之間’以縮小記憶層與電極層的接觸面積。 [014]根據本發明目的，本發明所揭露之相變化記憶體可減小 相變化記憶體電極接觸面積進而降低相變化記憶體操作所需的電 流與功率。 [〇15】根據本發明目的，本發明所揭露之相變化記憶體可控制 相變化記憶體電極接觸面積大小。 士 _】根據本發明目的，本發明所揭露之相變化記憶體於製作 鲁:不而要改、又現有主要製程，不會造成製程控制困難度提高之技 術問題。 [〇17]以下在貫施方式中詳細敘述本發明之詳細特徵以及優 點’其内容足以使任何熟習相關技藝者了解本發明之技術内容並 據以實施，且根據本說明壹露之㈣心· 肋内^1 兄5曰所揭路之内合、申凊專利範圍及圖式， 何熟f_技藝者可輕祕鱗本發_社目的及優點。 【實施方式】 ~ _】為使對本發明的目的、構造、特徵、及其功能有進一步 1261915 的瞭解’ II配合實施例詳細說明如下。以上之關於本發明内容之 "兒月及以下之貝把方式之說明係用以示範與解釋本發明之原理， 並且提供本發明之專利申請範圍更進一步之解釋。 [019] 明參考第1圖』，係為本發明所揭露之相變化記憶體 之電極結構不意圖之-實施例，於此圖中，僅繪示單—記憶體（或 圮憶細胞元），實際上之記憶體陣列可由一些如『第i圖』所示之 記憶體所組成。 [020] 相4化層1〇之一侧形成有一電極2〇以提供電訊號，以 對相變化層10進行加熱，使得機化層1G產生狀態變化，例如 結晶態或非結晶態。 [021] 在電極20與相變化層10之間形成有一含孔隙介電層 30，含孔隙介電層30形成有無數個孔隙4〇。含孔隙介電層3〇之 材料可選用多孔性的氧化梦、氮切、氮魅、碳化料多孔性 的介電材料。含孔隙介電層30巾之⑽4G可供相變化層1()填入， 使得相變化層10可透過孔隙40與電極2〇形成接觸，藉以縮小電 極與相變化層的接觸面積。 [022] 相變婦10可使躲加其他元素的抓共晶組成材料 (doped eutectic SbTe)，如 AglnSbTe、GelnSbTe ;或使用 GeSbTe 化合物組成材料，如Ge2Sb2Te5。 [023] 電極20除了連接相變化層作為導通外，更具有幫助導 熱的功能（heat sink)。在材料選擇方面，舉例來說，最好選擇化 1261915 性穩定（不與相變化層反應）與導熱係數高的材料，如TiN、丁必、

TiW、TiAIN、Mo、W、C 〇 [024] 請參考『第2圖』，係為本發明所揭露之相變化記憶體 之電極結構示意圖之一實施例，於此圖中，僅繪示單一記憶體（或 記憶細胞元），實際上之記憶體陣列可由一些如『第2八圖』所示 之記憶體所組成。 [025] 相變化層10之兩側分別形成有第一電極21與第二電極 22,第一電極21與第二電極22係提供電訊號，以對相變化層1〇 進行加熱，使得相變化層10產生狀態變化，例如結晶態或非結晶 態。 [026】在第一電極21與相變化層10之間形成有一含孔隙介電 層31。含孔隙介電層31形成有無數個孔隙41。含孔隙介電層31 之材料可選用多孔性的氧化矽、氮化矽、氮化鋁、碳化矽等多孔 性的介電材料。含孔隙介電層31中之孔隙41可供相變化層1〇填 入，使得相變化層1〇可透過孔隙41與第一電極21形成接觸，藉 以縮小電極與相變化層的接觸面積。 [027] 在另一實施例中，係可在第二電極22與相變化層1〇之 間形成有一含孔隙介電層32，其中形成有無數個孔隙42，如『第 圖』所示。 [028] 睛參考『第3圖』，係為本發明所揭露之相變化記憶體 之電極結構示意圖之另一實施例，於此圖中，僅繪示單一記憶體 1261915 (或記憶細胞元），實際上之記憶體陣列可由—些如『第3圖』所 示之記憶體所組成。 』 [029] 相變化層10之兩側分別形成有第一電極21與第二電極 22 ’第-電極21與第二電極22係提供電訊號，以對相變化層⑴ 進行加熱，使得相變化層1G產生狀_化，例如結晶態或非結晶 態。 [030] 在第-電極21與相變化層1〇之間形成有一第一含孔隙 介電層33 ’在第二電極22與相變化層1G之間形成有—第二含孔 隙介電層34。第-含孔隙介電層33形成有無數個孔隙43同樣地， 第二含孔隙介電層34形成有無數個孔隙44。第-含孔隙介電層 33、第二含孔隙介電層34之材料可選用多孔性的氧化♦、氮化石夕、 氮化銘、碳化石夕等多孔性的介電材料。第一含孔隙介電層％中之 孔隙43與第二含孔隙介電層34中之孔隙44可供相變化層料 入’使得相變化層1〇可透過孔隙43、44與第一電極2ι、第二電 極22形成接觸，藉以縮小電極與相變化層的接觸面積。 [〇31]相變化層1〇可使用添加其他元素的舰共晶組成材料 (doped eutectic SbTe) ’ 如 AglnSbTe、GelnSbTe ;或使用 GeSbTe 化合物組成材料，如Ge2Sb2Te5。 [〇32]第一電極21與第二電極22除了連接相變化層作為導通 外，更具有幫助導熱的功能（heat sink)。在材料選擇方面，舉例 來說，最好選擇化性穩定（不與相變化層反應）與導熱係數高的 1261915 材料，如 TiN、TaN、TiW、TiAlN、Μ。、W、C。 [033]在以上的實施例中，含孔隙介電層之形成方法說明如 • 下〇 ' _在一實施例中，先鍍上-層嵌段共聚物(block co-polymer)材料於電極上，透過其本身自我排列之特性形成孔 隙’再沈積介電層於孔隙之中，接著再去除般段共聚物材料，而 留下孔隙，即可鑛上相變化材料，使得據化材料透過孔隙與電 鲁極形成接觸。 [035】在另-實施射，絲上—層lattiee材料於電極上，透 過其本身自我排狀韻，使得粒子與粒子之_成孔隙，再沈 積介電層於孔隙之巾，接著再去除lattiee材料，而訂孔隙。最 後’鏟上據化材料，使得機化材料透過孔隙與電極形成接觸。 [〇36]在另-實關巾，刊时電材獅_餘因為表面 張力所形成之非連_或島狀結構而形成⑽，再鍍上相變化材 料，使得相變化材料透過孔隙與電極形成接觸。 [037] 在另-貫施例中，利用微細顆粒/線(例如na_㈣做為 鍍膜時的遮蔽區域’然後在麵後去除此微細顆粒/線之後，形成 可控制覆蓋表面覆蓋率的孔隙介電層。 [038] 以下說明『第！圖』〜『第3圖』所揭露之實施例中， 減少電極面積之原理。 _]假設含孔隙介電層的表面覆蓋率為f，電極因設計準則 12 1261915 產生之接觸_為A，细含孔隙介電層複合電極禮計，其與 相變^層之接觸面積減少fxA，亦即接觸面積縮小成為σ-⑽。 假Γ二接觸區要進行相變化所需的單位面積上的焦耳熱功率 ^ )彳目同’因此若在原接觸面積為Α時，相變化所需之 “：電阻為R ’則相變化所需的能量密度為I2R/A。假設本 、复σ電極將原接觸面積等效減少為η個面積為&之小接觸 孔，總面積覆蓋^。亦即，na=AX(l-f)。 []每個小接觸孔因面積縮小，而電阻增高，假設與面積 成反比’因—此^从，其中r是小接觸孔的電阻。 、 []每J、接觸孔所需的電流假設為卜由於相變化所需的 能量密度固定，因此，di黯。可得知：i=Ix(a/A)。 [042]所有小接觸孔的總電流為^(㈣。 因2 Κ1」所以在複她亟個面積為a的小接觸孔的情況下，總 “原單接觸面積時降低，同時總阻抗相當於η個電阻為犷 歐姆並聯，亦即因為f<1，所以複合電 極η個面積為a的小接觸孔總電阻比原單—接觸面積提高。由以 上的說明可知，#由含孔制與電_賴合賴，可使得 電極之接輸魏小’頭少電流。 + _]街『第4A圖』〜『第4E圖』，咖本發明所揭 崎製獅，細『帛2a圖』職之實施例 、、口 ：、、H其中該步驟的順序並非固定不變及不可或缺的， 13 1261915 V驟可叫進订、省略或增加，此製作步 的方式描述本發明的牛酹牡^ 乎乂飧及間易 步驟順序及錢。fM錄定本發_製造方法 _]f先在前段製成形成金屬層51於—介電㈣中，作為 進Γ 2錢接之導線，並沈積第一電極52。接著對第—電極52 ==2之財，其狀寸雜雜颇料則與元 電極52之觸形成—第-介電層53,以作為 第一電極52之絕緣層，如『第4C圖』所示。在-實施例中可對 第w電層53進行化學機械研磨，以使其表面平坦化。 _]接著依序形成含⑽介電層％、機化層％以及第二 電極56，其中相變化層55係透過含孔隙介電層54中之孔隙與第 -電極52形成接觸，如『第4D圖』所示。。在一實施例中，可 對孔隙介電層54、機化層55以及第二電極％進行爛，以調 整期尺寸，最紐上-第二介電層57，以作為含孔隙介電層％、 相變化層55以及第二_ 56之絕緣層。在—實施例中，可對第 二介電層57進行化學機械研磨，叫其表解坦化。持續下一層 金屬層58之成膜餘刻。如『第4E圖』〜『第仲圖』所示。θ [〇46]在另-實施财’在形成第1極52後，接著锻上相 變化層55、含孔隙介電層59以及第二電極兄，如『第5圖』所 示 [047]在另-實關中，在形轉1極52後，接著鍵上第 14 1261915 3孔隙介電層6G、相變化層55、第二含孔隙介電層61以及第 二電極56，如『第6圖』所示。 在以上之實施例中，其中含孔隙介電層之製作方法如 第1圖』〜『第3圖』所示之實施例，在此不再重複說明。 [049]本發明所揭露之相變化記憶體，係以複合膜層的方法， 包含以薄膜成膜條件或奈米技術條件等綠手段形成—含孔隙之 介電膜層介於電極與相層之間，以、割、記憶層與電極的接觸 :積進而降低相變化記缝所需的操作電流與功率。她於先 别技術，本翻_露之械化記憶射在财的餘下事作， =將現有的製程進行改變，耻也不會造賴程控儀難度加 / 衣的可行性問題。 定JT軸本發明以前述之實施觸露如上，然其並非用以限 均屬科明之不專和範_ ’所為之更動與潤飾， 考所附之申請=Γ。關於她所界㈣護範圍請參 【圖式簡單說明】 之-實第_=系為本發明所揭露之相變化記憶體之電極結構示意圖 第2Α圖〜第2Β圖係為本發明所 結構示意圖之另-實施例； 文化疏體之電極 第3圖係為本發明所揭露之相變化記憶體

Claims (1)

1261915 十、申請專利範圍： l 一種相變化記憶體，包括有： 一相變化層； 一第一電極；以及 -含孔隙介電層’形成於該相變化層與該第—電極之間， 該含孔隙介電層形成複數個⑽，俾使相變化層與該第一電極 透過該等孔隙形成接觸。

如申明專利In圍第1項所述之相變化記憶體，其中更包括一第 二電極形成於該相變化層之另一側。 3.如申請專利範圍第1項所述之相變化記憶體，其中該含孔隙介 電層係利用嵌段共聚物(block C〇-p〇lymer)材料形成。 女申明專利範圍第1項所述之相變化記憶體，其中該孔隙係由 肷段共聚物(blockco-polymer)材料形成。 如申叫專利範圍第1項所述之相變化記憶體，其中該孔隙係由 lattice材料形成。 6·如申請專利範圍第1項所述之相變化記憶體，其中該孔隙係由 薄膜製程中所形成之非連續膜或島狀結構而形成， 7·如申請專利範圍第1項所述之相變化記憶體，其中該孔隙係利 用微細顆粒/線做為鍍膜時的遮蔽區域，並於鍍膜後去除而平 成。 8· 一種相變化記憶體，包括有： 一相變化層； 18