TWI261327B - Method for bonding a chip for chip-on-film package - Google Patents
Method for bonding a chip for chip-on-film package Download PDFInfo
- Publication number
- TWI261327B TWI261327B TW94147764A TW94147764A TWI261327B TW I261327 B TWI261327 B TW I261327B TW 94147764 A TW94147764 A TW 94147764A TW 94147764 A TW94147764 A TW 94147764A TW I261327 B TWI261327 B TW I261327B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- bonding
- wafer
- head
- flexible substrate
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
Description
1261327 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種薄膜覆晶封裝方法,特別係有關 於一種薄膜覆晶封裝之晶片接合方法。 【先前技術】 薄膜覆晶封裝技術(COF,ChiP〇nFilm)可將驅動IC 及其電子零件直接接合在一薄膜(Film)上,省去傳統的印 • 刷電路板,達到更輕薄短小的目的,可運用於例如行動電 話、液晶顯示器等面積不大的產品上。 在1知薄膜覆晶封裝之晶片接合方法中,請參閱第1 圖,首先提供一壓合治具,該治具係包含有一壓合頭i i 及一壓焊座12,該壓合頭U與該壓焊座12係皆為硬質金 屬材料。提供一可撓性基板110,該可撓性基板11〇之一 上表面111係具有一線路層113及複數個連接墊114,該 線路層113上係形成有一覆蓋層115,防止該線路層113 瞻 X到污染。放置一晶片120於該壓焊座12上,該晶片120 之一主動面121上係設置複數個凸塊123,其中該些凸塊 123係包含金。 請參閱第2圖,接著熱壓合該可撓性基板11()與該晶 片120,加熱該壓合頭U與該壓焊座12並將該壓合頭n 下壓至該可徺性基板110之一下表面112,通常在薄膜覆 晶(cof)封裝製程中該壓合頭η之設定溫度係低於該壓焊 座12之設定溫度。該可撓性基板11〇之該些連接墊114 係對準於該晶片120之該些凸塊123,以電性導接該可撓 1261327 . * 性基板11 0與該晶片1 2 0。然而,該壓合頭11係為硬質材 料,其壓焊至該可撓性基板11 〇時,由於該可撓性基板η 〇 係為平坦狀,並且該晶片120上之該些凸塊123在製作形 成過程中會產生高度誤差,無法使得該些凸塊123之高度 完全一致,若該壓合頭11下壓之力量過大,容易使得先 接合之較高凸塊變形量過大而與相鄰凸塊產生電性短 路,若該壓合頭11下壓之力量不足,則該可撓性基板u〇 φ 之部分連接墊114與該晶片120之較低凸塊123無法完全 電性導接,進而產生假銲之情形。 【發明内容】 本發明之主要目的係在於提供一種薄膜覆晶封裝之 晶片接合方法,一壓合治具之一壓合頭係具有一軟質表 面,利用一熱壓合步驟使一可撓性基板電性導接至一晶 片,藉由該壓合頭之該軟質表面下壓至該可撓性基板,使 該些連接墊與該些凸塊完全電性導接,防止假焊之情形產 • 生。 依據本發明,一種薄膜覆晶封裝之晶片接合方法係提 供一壓合治具,該治具係包含有一壓合頭及一壓焊座,其 中該壓合頭係具有一軟質表面,並提供一可撓性基板,該 可撓性基板係具有一上表面及一下表面,該上表面係具有 一線路層及複數個連接墊,該線路層上係形成有一覆蓋 層’防止該線路層受到污染。放置一晶片於該壓焊座上, 該晶片係具有一主動面及一背面,該主動面上係設置複數 個凸塊,進行一熱壓合步驟,其係加熱該壓合頭與該壓焊 1261327 % ·工〒俊碌口」镜 ’其中該壓合頭 座並將該壓合頭下壓至該可撓性基板 性基板之該些連接墊與該晶片之該些 之溫度係低於該壓焊座之溫度。 【實施方式】 請參閱第3圖,本發明之一具體實施例係揭示一種薄 膜覆晶封裝之晶片接合方法,首先提供一壓合治具,該治 具係包含有一壓合頭21及一壓焊座22,其中該壓合頭^ • 係具有一軟質表面23,在本實施例中,該壓合頭21係為 具有一硬質本體24以及一軟膜25,該軟膜25之厚度係約 為1〇〇微米,以提供該軟質表面23,該軟膜25之材質係 可為塑膠或橡膠類,該壓焊座22係為硬質金屬材料。此 外,該壓合頭21亦可直接選用一種單件式軟質壓合材料。 提供一可撓性基板2 1 0,該可撓性基板2丨〇係具有一 上表面211及一下表面212,該上表面211係具有一線路 層213及複數個連接墊214,該線路層213上係形成有一 • t蓋層215,以防止該線路層213受到污染。放置一晶片 220於該壓焊座22上,該晶片22〇係具有一主動面221及 一背面222,該主動面221上係設置複數個凸塊223,其 中該些凸塊223係包含金。 請參閱第4圖,接著進行一熱壓合步驟,其係加熱該 壓合頭21與該壓焊座22並將該壓合頭21下壓至該可撓 性基板210,該壓合頭21之溫度係介於25〜2〇(rc,該壓 焊座22之溫度係介於360〜420。(:,其中該壓合頭21之溫 度係低於該壓焊座22之溫度。該可撓性基板21〇之該些 7 1261327 連接墊214係對準於該晶片22〇之該些凸塊223,以電性 導接忒可撓性基板2 1 〇之該些連接墊2丨4與該晶片之 該些凸塊223,由於該壓合頭21之該軟質表面23壓焊至 該可撓性基板210時,該軟質表面23能產生一適當之變 形以使該可撓性基板2 1 〇之該些連接墊2丨4係完全電性導 接至該晶片220之該些凸塊223,防止假銲之情形產生。 本發明之保護範圍當視後附之申請專利範圍所界定 2為準,任何熟知此項技藝者,在不脫離本發明之精神和 範圍内所作之任何變化與修改,均屬於本發明之保 圍。 【圖式簡單說明】 第1圖 習头薄膜覆曰曰封裝製程中晶片於熱壓合步驟前之 截面示意圖。 第2圖 習知薄膜覆晶封裝製程中晶片於熱壓合步驟時之 截面示意圖。 第3圖 依據本^明之具體實施例,在一種薄膜覆晶封 ^ 裝製程中一晶片於熱壓合步驟前之截面示意圖。 【主要元件符號說明】 第4圖&據本發明之一具體實施例,在該薄膜覆晶封裝 製程中該晶片於熱壓合步驟時之截面示意圖。 11 壓合頭 12 壓焊座 21 壓合頭 22 壓焊座 24 硬質本體 25 軟膜 110 可撓性基板 111 上表面 23軟質表面 下表面 8 1261327 113 線路層 114 連接墊 115 覆 蓋 層 120 晶片 121 主動面 122 背 面 123 凸塊 210 可撓性基板 211 上表面 212 下 表 面 213 線路層 214 連接墊 215 覆 蓋 層 220 晶片 221 主動面 222 背 面 223 凸塊
Claims (1)
1261327 十、申請專利範園: 1、一種薄膜覆晶封裝之晶片接合方法,包含: 提供-磨合治具,該壓合治具係包含有—壓合頭及一 壓焊座,其中該壓合頭係具有一軟質表面; 提供一可撓性基板,該可撓性基板係具有一上表面及 一下表面,該上表面係具有一線路層及複數個連接 墊; 放置一晶片於該壓焊座上,該晶片係具有一主動面及 一背面,該主動面上係設置複數個凸塊;以及 進仃一熱壓合步驟,其係加熱該壓合頭與該壓焊座並 將該壓合頭下壓至該可撓性基板,以電性導接該可撓 性基板之該些連接墊與該晶片之該些凸塊,其中該壓 合頭之溫度係低於該壓焊座之溫度。 2、 如申請專利範圍第丨項所述之薄膜覆晶封裝之晶片接 合方法,其中該些凸塊係包含金。 3、 如申請專利範圍第丨項所述之薄膜覆晶封叢之晶片接 合方法’其中該壓合頭之溫度係介於25〜2〇〇t。 4、 如申請專利範圍第丨項所述之薄膜覆晶封叢之晶片接 合方法’其中該壓焊座之溫度係介於360〜42〇t:。 5、 如申請專利範圍第1項所述之薄膜覆晶封裝之晶片接 合方法,其中該壓焊座係為硬質,且該壓合頭係具有 一硬質本體以及一軟膜。 6、 如申請專利範圍第5項所述之薄膜覆晶封裝之晶片接 合方法’其中該軟膜之材質係為塑膠或橡膠類。 1261327 7 如申請專利範圍第 _弟5項所述之薄 合方法,其中爷鉍捋+r 丁褒之日日片接 ^ 軟膜之厚度係約為100微米。 -種薄膜覆晶封裝之壓合治具,包含: 一壓合頭,其係具有一斂 頁軟貝表面,用以壓合一可撓性 基板;以及
一壓焊座,其係、為硬質金屬材料,用以承載一晶片。 9、如申請專利範圍第8項所述之薄膜覆晶封裝之:合治 具,其中該壓合頭係具有一硬質本體以及一軟膜。 1 〇、如申請專利範圍第9項所述之薄膜覆晶封裝之壓合治 具’其中該軟膜之材質係為塑膠或橡膠類。 11、如申請專利範圍第9項所述之薄膜覆晶封裝之壓合治 具,其中該軟膜之厚度係約為100微米。
11
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94147764A TWI261327B (en) | 2005-12-30 | 2005-12-30 | Method for bonding a chip for chip-on-film package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94147764A TWI261327B (en) | 2005-12-30 | 2005-12-30 | Method for bonding a chip for chip-on-film package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI261327B true TWI261327B (en) | 2006-09-01 |
| TW200725761A TW200725761A (en) | 2007-07-01 |
Family
ID=37876152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW94147764A TWI261327B (en) | 2005-12-30 | 2005-12-30 | Method for bonding a chip for chip-on-film package |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI261327B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109877479A (zh) * | 2019-03-29 | 2019-06-14 | 中国科学院上海技术物理研究所 | 一种焦平面探测器两步倒焊工艺方法 |
-
2005
- 2005-12-30 TW TW94147764A patent/TWI261327B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109877479A (zh) * | 2019-03-29 | 2019-06-14 | 中国科学院上海技术物理研究所 | 一种焦平面探测器两步倒焊工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200725761A (en) | 2007-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880775B2 (ja) | 回路基板への電子部品の実装方法 | |
| JP3717899B2 (ja) | 半導体装置及びその製造方法 | |
| US8222748B2 (en) | Packaged electronic devices having die attach regions with selective thin dielectric layer | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| JP2001313314A (ja) | バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 | |
| CN1339176A (zh) | 半导体装置及其制造方法,制造装置,电路基板和电子装置 | |
| KR20180035468A (ko) | 필름형 반도체 패키지 및 그 제조 방법 | |
| TW200805596A (en) | Method of packaging semiconductor die | |
| TW201312664A (zh) | 覆晶封裝製造方法 | |
| US7566586B2 (en) | Method of manufacturing a semiconductor device | |
| JP3514649B2 (ja) | フリップチップ接続構造および接続方法 | |
| TWI261327B (en) | Method for bonding a chip for chip-on-film package | |
| JP2001257437A (ja) | 電子回路基板及びその製造方法 | |
| JP4640380B2 (ja) | 半導体装置の実装方法 | |
| CN101558489B (zh) | Ic芯片封装的制造方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JPH1167832A (ja) | 半導体装置を有する電子装置および半導体装置の実装方法 | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| TWI253159B (en) | Combined soft and rigid sheet of flip chip substrate | |
| TWI228305B (en) | Structure of stacked chip packaging structure and manufacture method of the same | |
| TWI264101B (en) | Method of flip-chip packaging including chip thermocompression | |
| JP2003124258A (ja) | 半導体チップの実装方法、および半導体チップの実装構造 | |
| JP2004039756A (ja) | 半導体装置の製造方法、製造装置、および半導体装置 | |
| TWI257657B (en) | Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier | |
| JP2010251527A (ja) | 電子部品および電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |