[go: up one dir, main page]

JP2001313314A - バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 - Google Patents

バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Info

Publication number
JP2001313314A
JP2001313314A JP2000134327A JP2000134327A JP2001313314A JP 2001313314 A JP2001313314 A JP 2001313314A JP 2000134327 A JP2000134327 A JP 2000134327A JP 2000134327 A JP2000134327 A JP 2000134327A JP 2001313314 A JP2001313314 A JP 2001313314A
Authority
JP
Japan
Prior art keywords
bump
bumps
electrode
semiconductor device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000134327A
Other languages
English (en)
Inventor
Satoshi Iwazu
聡 岩津
Noriyuki Honda
位行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000134327A priority Critical patent/JP2001313314A/ja
Priority to TW090109593A priority patent/TW515053B/zh
Priority to US09/844,874 priority patent/US6614111B2/en
Priority to KR1020010022918A priority patent/KR100811581B1/ko
Publication of JP2001313314A publication Critical patent/JP2001313314A/ja
Priority to US10/245,697 priority patent/US6812569B2/en
Priority to US10/949,640 priority patent/US7005743B2/en
Priority to US10/949,502 priority patent/US7015131B2/en
Pending legal-status Critical Current

Links

Classifications

    • H10W74/012
    • H10W70/60
    • H10W74/15
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10W70/65
    • H10W72/01225
    • H10W72/07236
    • H10W72/07251
    • H10W72/20
    • H10W72/251
    • H10W72/252
    • H10W72/5522
    • H10W72/856
    • H10W90/701

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 熱応力がかかっても、バンプと電極との接合
状態が維持される信頼性の高いフリップチップの半導体
装置を製造する。 【解決手段】 複数の電極122が形成されている配線
基板12と、複数のバンプ142が形成されているIC
チップ14とを、封止樹脂16を介在させて、電極12
2とバンプ142とを接合した半導体装置1において、
バンプ142が電極122と接合しているバンプのトッ
プ径ΦAと、ICチップ14から突出して電極122と
接合しているバンプ142の高さHと、封止樹脂16線
膨張率Fとを下記式で規定される範囲にバンプ142を
形成する。 100<((ΦA×F)/H)<125

Description

【発明の詳細な説明】
【0001】
【発明の実施の形態】本発明はバンプ(突起電極)を有
する半導体装置、その製造方法、および、バンプお形成
方法に関する。
【0002】より特定的には、本発明は、熱応力を緩和
し熱応力によって破損しない信頼性の高いバンプを有す
る半導体装置と、その製造方法、および、バンプの形成
方法に関する。
【0003】
【従来の技術】電子機器の小型化に伴って、フリップチ
ップ構造のチップサイズと同程度のサイズの小型の半導
体パッケージの使用が試みられている。そのような小型
半導体パッケージには多数の電子回路が集積されている
ので、接続端子も多数必要になる。その一方で、小型ゆ
えに、そのような接続端子を設けるスペースが不足する
という問題に遭遇する。そのような小型半導体パッケー
ジにおいては、従来のDIPなどの接続端子を適用する
ことができない。
【0004】そのような問題を克服する1手法として、
半導体集積回路チップの底面に、微小な突起電極(バン
プ)を多数形成する一方、配線基板にも多数のバンプに
対応する位置に多数の電極を形成し、配線基板の電極と
半導体集積回路チップに形成したバンプとを直接接合す
るフリップチップ実装が試みられている。このようなフ
リップチップ実装によれば、限られたスペースの半導体
集積回路チップの底面にも多数のバンプを形成すること
ができるという利点がある。
【0005】バンプと電極との接続方法としては、半導
体集積回路チップと配線基板との間を樹脂で封鎖して接
続、固定する方法が試みられている。
【0006】
【発明が解決しようとする課題】半導体集積回路チップ
としては、半導体基板にシリコンを用いたものが多数を
占めている。シリコンチップの線膨張率は、配線基板の
線膨張率より非常に小さい。たとえば、半導体集積回路
チップの線膨張率は配線基板の線膨張率のほぼ1/10
以下にもなる。このように、半導体集積回路チップの線
膨張率と配線基板の線膨張率とは大きく異なるから、温
度変化があると熱応力がかかる。半導体集積回路チップ
の線膨張率と封止樹脂の線膨張率も大きく異なる場合が
多い。同様に、配線基板の線膨張率と封止樹脂の線膨張
率とは異なる場合が多い。
【0007】そのため、半導体集積回路チップの使用時
の温度上昇時にそれらの線膨張率の相違により、封止樹
脂を介在させた半導体集積回路チップ(シリコンチッ
プ)と配線基板との間に熱応力が発生する。
【0008】小型化を意図したフリップチップのような
構造には、リードフレームのような応力を緩和する機構
が存在しない。その結果、フリップチップ実装構造をと
ると、半導体集積回路チップが変形したり、バンプと電
極との接合が低下したり、接合状態が喪失する可能性が
ある。
【0009】このように、フリップチップ実装において
は小型化を意図したが、熱応力によってバンプの接続不
良または喪失による半導体装置の信頼性が低下する場合
がある。
【0010】したがって、リードフレームのような応力
を緩和する機構を有しないフリップチップ実装による半
導体装置において、熱応力に対する信頼性を高めること
が望まれている。
【0011】本発明の主目的は、フリップチップ実装構
造における熱応力に対する信頼性を高める条件を見いだ
すことにある。
【0012】本発明の目的は、そのような条件に基づい
て、信頼性の高いフリップチップ実装の半導体装置、お
よび、そのような半導体装置の製造方法を提供すること
にある。
【0013】本発明の他の目的は、そのような条件に基
づいて半導体集積回路チップにバンプを形成する方法を
提供することにある。
【0014】
【課題を解決するための手段】本発明の第1の観点によ
れば、複数の電極が形成された配線基板と、複数のバン
プ(突起電極)が形成された半導体集積回路チップとを
有し、対応する位置の電極とバンプとを接合させ、さら
に、電極とバンプとの接合部分を包囲し、上記配線基板
と上記半導体集積回路チップとを接着する封止樹脂とを
有する半導体装置であって、上記バンプが上記電極と接
合しているバンプのトップ径と、上記バンプの上記半導
体集積回路チップから上記電極と接合するまでの高さ
と、上記封止樹脂の線膨張率との間に、下記式Aで規定
される範囲に上記バンプが形成された、半導体装置が提
供される。
【0015】 aL <((ΦA×F)/H)<aU ・・・(A) ただし、ΦAはバンプのトップ径であり、Hはバンプの
高さであり、Fは封止樹脂の線膨張率であり、aL は下
限値であり、aU は上限値である。
【0016】これまで、バンプの高さは高いほうが、好
ましいと考えられてきた。その理由は、半導体集積回路
チップに形成された多数のバンプには高さの不均一さが
あり、配線基板に形成された多数の電極にも不均一さが
あるうえ、半導体集積回路チップの底面も完全な平坦で
はないし、配線基板の面も完全な平坦ではない。さら
に、バンプと電極とを接合したとき、半導体集積回路チ
ップと配線基板とが歪んだり、変形することもある。封
止樹脂の硬化時の収縮による変形の可能性もある。その
ような不均一さを解消する余裕(マージン)を考慮する
と、バンプのと高さは高いほうが好ましい。しかしなが
ら、本願発明者の考察と実験によれば、バンプの寸法
は、上記式で規定される最適値があることが判明した。
【0017】なお、バンプの高さを考慮するとき、配線
基板に形成した電極の高さをも考慮すべきである。バン
プの高さと、電極の高さとで、配線基板と半導体集積回
路チップとの間の間隙を維持して、配線基板と半導体集
積回路チップとの接触を防止し、配線基板と半導体集積
回路チップとの間に介在してバンプと電極との接合を維
持し、かつ、封止する封止樹脂の条件を適切にすること
ができるからである。
【0018】好ましくは、上記封止樹脂は熱硬化性樹脂
である。
【0019】また、上記条件が成立する条件としては、
上記配線基板の線膨張率は上記半導体集積回路チップの
線膨張率の10倍程度であり、上記熱硬化性封止樹脂の
線膨張率が20〜70ppmの範囲にある。
【0020】特定的には、上記バンプは金を含み、上記
電極は導電性金属である。電極がバンプより固いことが
望ましい。加圧接合のとき、バンプは変形するが、電極
は変形しないことが望ましいためである。
【0021】好ましくは、上記下限値aL は約100で
あり、上記上限値aU は約125である。
【0022】特定的には、上記バンプの高さ(H)は約
20μm〜約25μmの範囲にあるかまた特定的には、
上記バンプのトップ径(ΦA)は50μm以下である。
現実的には、このような高さおよびトップ径の範囲が熱
応力に対する信頼性を示すバンプの寸法であった。
【0023】また本発明の第2の観点によれば、複数の
電極が形成された配線基板と、複数のバンプが形成され
た半導体集積回路チップとを有し、対応する位置の電極
とバンプとを接合させ、さらに、電極とバンプとの接合
部分を包囲し、上記配線基板と上記半導体集積回路チッ
プとを接着する封止樹脂とを有する半導体装置であっ
て、上記バンプが上記電極と接合しているバンプのトッ
プ径と、隣接するバンプの間隔との間に、下記式Bで規
定される範囲に個々のバンプが形成され、かつ、隣接す
るバンプの間隔を下記式Bで規定される範囲の間隔で上
記バンプが形成されている、半導体装置が提供される。
【0024】 (b1 ×L/2)<ΦA<(b2 ×L/2) ・・・(B) ただし、ΦAはバンプのトップ径であり、Lは隣接する
バンプの間隔(距離)であり、b1 は第1の係数であ
り、b2 は第2の係数である。
【0025】隣接するバンプの間隔を縮めれば縮めるほ
ど、形成できるバンプの数は大きくできるから、望まし
い。しかしながら、本願発明者の考察および実験によれ
ば、上記式Bで規定する限界があることが判った。
【0026】たとえば、上記第1の係数b1 は約0.7
5であり、上記第2の係数b2 は約0.85である。
【0027】本発明の第3の観点によれば、複数の電極
が形成された配線基板と、複数のバンプが形成された半
導体集積回路チップとを有し、対応する位置の電極とバ
ンプとを接合させ、さらに、電極とバンプとの接合部分
を包囲し、上記配線基板と上記半導体集積回路チップと
を接着する封止樹脂とを有する半導体装置であって、上
記バンプが上記電極と接合しているバンプのトップ径
と、上記バンプの上記半導体集積回路チップから上記電
極と接合するまでの高さと、上記封止樹脂の線膨張率と
の間に、上記式Aで規定される範囲の寸法で個々のバン
プが形成され、かつ、上記式Bで規定される範囲で間隔
で隣接してバンプが形成された、半導体装置が提供され
る。
【0028】第3観点の本発明の半導体装置は、上述し
た第1の観点のバンプの寸法の条件を満たす半導体装置
と、上述した第2の観点のバンプの間隔を満たす半導体
装置とを組み合わせたものである。このような本発明の
第3観点によれば、熱応力に対して信頼性を示し、現実
的な個数のバンプを配設可能な半導体装置が提供でき
る。
【0029】本発明の第4の観点によれば、複数の電極
が形成された配線基板と、複数のバンプが形成された半
導体集積回路チップとを有し、対応する位置の電極とバ
ンプとを接合させ、さらに、電極とバンプとの接合部分
を包囲し、上記配線基板と上記半導体集積回路チップと
を接着する封止樹脂とを有する半導体装置に用いる上記
半導体集積回路チップに複数のバンプを形成する方法で
あって、(a)上記バンプが上記電極と接合した時のバ
ンプのトップ径をΦAとしたときの隣接するバンプの間
隔(距離)をLとしたとき、上記式Bで規定される間隔
で隣接するバンプを形成し、かつ、(b)個々のバンプ
の寸法を、上記トップ径をΦAとし、上記バンプの上記
半導体集積回路チップから上記電極と接合するまでの高
さをHとし、上記封止樹脂の線膨張率をFとしたとき、
上記式Aで規定される範囲になるようにするため、上記
電極と接合する前のバンプの初期高さ(H0)を上記接
合によって変形する分を加算した高さに形成し、上記で
電極と接合することにより上記トップ径(ΦA)となる
ように上記バンプをほぼ球状に形成する、バンプの形成
方法が提供される。
【0030】電極に接合する前のバンプは、接合によっ
て加圧変形される分だけ、高さを大きく形成する。
【0031】本発明の第5の観点によれば、複数の電極
が形成された配線基板と、複数のバンプが形成された半
導体集積回路チップとを有し、対応する位置の電極とバ
ンプとを接合させ、さらに、電極とバンプとの接合部分
を包囲し、上記配線基板と上記半導体集積回路チップと
を接着する封止樹脂とを有する半導体装置の製造方法で
あって、(a)バンプを形成する工程であって、上記バ
ンプが上記電極と接合した時のバンプのトップ径をΦA
としたときの隣接するバンプの間隔(距離)をLとした
とき、上記式Aで規定される間隔で隣接するバンプを形
成し、かつ、個々のバンプの寸法を、上記トップ径をΦ
Aとし、上記バンプの上記半導体集積回路チップから上
記電極と接合するまでの高さをHとし、上記封止樹脂の
線膨張率をFとしたとき、上記式Bで規定される範囲に
なるようにするため、上記電極と接合する前のバンプの
初期高さH0を上記接合によって変形する分を加算した
高さに形成し、上記で電極と接合することにより上記ト
ップ径(ΦA)となるように上記バンプをほぼ球状に形
成する工程と、(b)上記バンプの形成工程と別個に行
う上記配線基板に電極を形成する工程であって、上記式
E1で規定される間隔で隣接する電極を形成し、かつ、
個々の電極について、電極の高さをHdとし、電極の頭
部の大きさが上記バンプのトップ径(ΦA)と同等また
はそれ以上に形成する工程と、(c)フィルム状熱硬化
性樹脂を上記電極が形成された上記配線基板の面に第1
の加熱温度で加熱しつつ第1の加圧力で、第1の時間、
加熱押圧して、上記フィルム状熱硬化性樹脂を上記配線
基板に仮固定する工程と、(d)上記バンプが形成され
た半導体集積回路チップを上記バンプの個々と、上記配
線基板に形成された電極の個々とを上記フィルム状熱硬
化性樹脂を介在させた状態で、対向させる工程と、
(e)上記フィルム状熱硬化性樹脂を介在させて上記個
々のバンプと上記個々の電極とが対向した状態で、上記
第1の加熱温度より高い加熱温度で、第2の加圧圧力
で、第2の時間だけ、加熱押圧して、上記式E2の条件
を満足し、かつ、個々のバンプが上記フィルム状熱硬化
性樹脂を押し分けて対応する位置に位置する上記電極と
接合させる、接合工程とを有する半導体装置の製造方法
が提供される。
【0032】好ましくは、上記第2の加熱温度は、上記
フィルム状熱硬化性樹脂のガラス転移温度より高い温度
である。このような加熱温度によって、封止樹脂が完全
にガラス状に固化されて、バンプと電極との接合を確立
し、配線基板と半導体集積回路チップとを固着的に接着
し、かつ、これらを封止する。
【0033】
【発明の実施の形態】図1は本発明の第1実施の形態の
半導体装置の外形断面図である。図1に図解した半導体
装置1は、本発明の配線基板の1例としての配線基板1
2と、本発明の半導体集積回路チップの1例としてのシ
リコンチップのICチップ14とを有している。
【0034】配線基板12のICチップ14と対向する
面には、複数の電極122が形成されている。ICチッ
プ14の配線基板12は対向する面には、複数のバンプ
(突起電極)142が形成されている。配線基板12と
ICチップ14とを対向させたとき、対応する位置に形
成された電極122とバンプ142とが対面して、配線
基板12とICチップ14との電気的な接続が確立され
る。
【0035】配線基板12とICチップ14との間は、
電極122とバンプ142とが接続された所定の間隔が
隔てられており、その間隙には、たとえば、熱硬化性の
樹脂、たとえば、エポキシ樹脂などの封止樹脂16を介
在させた後、加熱し配線基板12とICチップ14とを
接着させつつ、電極122とバンプ142との周囲を封
止している。
【0036】バンプの形成方法 図2(a)〜(c)および図3(a)〜(b)を参照し
て、電極と接合する前のバンプの基本的な形成方法につ
いて述べる。
【0037】図2(a)において、作業台102の上に
ICチップ14が載置されている。作業台102は加熱
可能な構造になっている。ICチップ14の上には、バ
ンプが形成される領域にアルミニウムパッド144が形
成され、その周囲にパシベーション146が形成されて
いる。ICチップ14の上部には、キャピラリ104が
配設されている。キャピラリ104には金線(金ワイ
ヤ)106が貫通するホール108が形成されている。
キャピラリ104の上部には金線106を把持するクラ
ンパ110が配設されている。図解の状態はクランパ1
10と金線106の上部を把持している。キャピラリ1
04は、図解しない昇降機構により、ICチップ14の
上下方向に昇降される。図2(a)に図解の状態は、キ
ャピラリ104は上部の位置に位置している。キャピラ
リ104の先端の近傍のICチップ14の上部に、トー
チ112が配設されている。
【0038】図2(a)に図解の状態において、トーチ
112に高電圧を印加してトーチ112からその近傍に
位置するキャピラリ104の先端の金線106の端部に
放電によるスパークを飛ばし、キャピラリ104の先端
から突出している金線106の先端部に、バンプの元と
なる金の小さな球(以下、金ボールという)120を形
成する。
【0039】金ボール120は、図4にバンプ142と
して概略構造を図解したように、キャピラリ104の先
端にほぼ球状に形成される。
【0040】金ボール120の大きさについて概要を述
べる。バンプ142の寸法について詳細は後述するが、
上記本発明の第4の観点として述べたように、バンプ1
42のトップ径をΦAとし、半導体集積回路チップ(I
Cチップ14)から電極(電極122)と接合するまで
の高さをHとし、封止樹脂の線膨張率をFとしたとき、
上記式Aで規定される範囲になるようにするため、図3
(b)におけるレベリングプレート114を用いたレベ
リング動作によって、図4に図解したように、電極12
2と接合する前のバンプの初期高さ(H0)を接合によ
って変形する分を加算した高さに形成する。すなわち、
電極122に接合する前のバンプ(金ボール120)
は、接合によって加圧変形される分だけ、高さを大きく
形成することが望ましい。金ボール120は、そのよう
なレベリング動作によって変形する分を考慮して、大き
めに形成することが望ましい。
【0041】なお、図4に図解したバンプ142は、こ
のようにして形成された後、図2(b)、(c)を参照
して後述する方法によって、アルミニウムパッド144
に押しつけられて、一部が変形した状態を示す。また、
図4の図解と、図2(a)〜(c)の図解とは上下が逆
である。
【0042】図2(b)において、クランパ110を開
放して金線106の把持を解き、キャピラリ104をI
Cチップ14のアルミニウムパッド144に向けて下降
させ、キャピラリ104の先端に形成された金ボール1
20をアルミニウムパッド144に対して所定の圧力で
加圧して押圧する。この押圧状態において、超音波を印
加し、作業台102を加熱して、金ボール120をアル
ミニウムパッド144に溶着固定する。
【0043】金ボール120がアルミニウムパッド14
4に固定された後、図2(c)において、キャピラリ1
04を、次の金ボールを形成させるためにキャピラリ1
04の先端から金線106が所定の長さ分(テール量)
突出するように、キャピラリ104をアルミニウムパッ
ド144から上昇させる。この時、クランパ110は金
線106の把持を開放状態にある。
【0044】図3(a)において、クランパ110を閉
じて金線106を把持する。その後、キャピラリ104
を上昇させる。これにより、金線106には張力が働
く。この張力により、金線106の結晶領域とスパーク
で出来た再結晶領域との境界で、金ボール120の部分
と金線106とのが引きちぎられる。これにて、1個の
バンプが形成されて、ボンディングが終了する。
【0045】なお、キャピラリ104の引き上げ量によ
って、キャピラリ104の先端から金線106が突出量
が規定され、それが、トーチ112からのスパークによ
って形成される金ボール120の大きさを規定するか
ら、キャピラリ104の昇降量が接合前のバンプ142
(金ボール120)の大きさを規定することになる。し
たがって、本実施の形態においては、金ボール120の
大きさをこのキャピラリ104の昇降量で制御する。
【0046】以上の方法で、必要な分の複数のバンプを
連続的に形成する。その場合、たとえば、作業台102
の位置をずらしていく。この作業台102の位置をずら
す量が、隣接するバンプ142の間隔を規定する。そこ
で、本実施の形態においては、上記式Bに規定される条
件を満たすように、作業台102をずらしていく。
【0047】必要な複数のバンプが形成された後、図3
(b)において、レベリングプレート114を、ICチ
ップ14の面に形成された複数のバンプ142の上に載
置してレベリング加重をかけ、ICチップ14の面に形
成された複数のバンプ142の高さを規定の高さに揃え
る。バンプ142の寸法について詳細は後述するが、上
記本発明の第4の観点として述べたように、バンプ14
2のトップ径をΦAとし、半導体集積回路チップ(IC
チップ14)から電極(電極122)と接合するまでの
高さをHとし、封止樹脂の線膨張率をFとしたとき、上
記式Aで規定される範囲になるようにするため、図4に
図解した電極122と接合する前のバンプの初期高さ
(H0)を接合によって変形する分を加算した高さに、
レベリングプレート114で、全てのバンプ142を均
一な高さに調整することが望ましい。すなわち、電極1
22に接合する前のバンプ(金ボール120)は、接合
によって加圧変形される分だけ、高さを大きく形成する
ことが望ましい。
【0048】以上により、図4に図解したように、ピッ
チ間隔L、ボトム径ΦBで、高さH0の、複数のバンプ
142がICチップ14の面に形成された。図4は、I
Cチップ14に形成された直後のバンプ142の拡大図
と、下記に述べる配線基板12に形成される電極122
の拡大図を示す。
【0049】配線基板の形成方法 配線基板12に形成された電極122の形成方法につい
て述べる。電極122は、上述したICチップ14の複
数のバンプ142の位置と対向する位置に、たとえば、
アルミニウム、銅などの導電性金属で、周知の電極形成
方法で、図4に図解したように、バンプ142と同じピ
ッチ間隔Lで、高さHdで形成される。
【0050】本実施の形態においては、電極122を、
たとえば、基礎となる部分として、たとえば、銅で形成
し、その上にニッケルメッキを施し、さらに、その上に
金メッキを施して形成した。基礎となる銅は、バンプ1
42の金よりは固い導電性金属である。電極122の基
礎となる導電性金属は、接合時にバンプ142が押しつ
けられたときに、バンプ142は変形して接合するが、
電極122は変形しないだけの高い剛性を持つことが望
ましい。銅をその他の金属、たとえば、アルミニウムに
代えることもできる。最外周に金メッキを施しているの
は、金のバンプ142と接合したとき、共に柔らかい金
属なので接合能力を高め、かつ、腐食防止のためであ
る。中間のニッケルメッキは、銅の表面に金メッキを安
定に行えるようにするためである。
【0051】半導体装置1の形成方法 上述した方法で、電極の配線パターン122を形成した
配線基板12と、バンプ142を形成したICチップ1
4とを、電極の配線パターン122とバンプ142とを
接続して封止樹脂16を用いて封止して図1に図解した
半導体装置1を形成する方法について述べる。
【0052】(a)ICチップ14と同じサイズのフィ
ルム状の接着層を準備する。フィルム状の接着層として
は、たとえば、熱硬化性の接着材、たとえば、エポキシ
樹脂のフィルム状の接着層を用いる。
【0053】(b)このフィルム状の接着層を配線基板
12の電極122が形成された面に置き、仮止め用とし
て、たとえば、本発明の第1の加熱温度として、たとえ
ば、80°C、本発明の第1の加圧条件として、たとえ
ば、3kg/cm2 で、本発明の第1の時間として、た
とえば、3秒間で、加熱・加圧して、フィルム状の接着
層を熱硬化して、配線基板12に仮止めする。
【0054】(c)次いで、ICチップ14のバンプ1
42が形成された面を、配線基板12の電極122が形
成された面に対向させて、対応する位置の電極122と
バンプ142とを熱硬化したフィルム状の接着層を介し
て押しつける。
【0055】(d)この状態で、上述した仮止めの加熱
条件よりさらに高い条件で、たとえば、本発明の第2の
加熱温度として、たとえば、180〜230°Cで、本
発明の第2の加圧圧力として、たとえば、3〜5kg/
cm2 で、本発明の第2の時間として、たとえば、20
〜3秒間、加圧・加熱する。この加圧加熱により、バン
プ142は、仮止め状態で熱硬化しているフィルム状の
接着層を押し分けて、対向する位置に位置している電極
122に直接接触して(接合して)電気的な接続がとら
れる。
【0056】上述した第2の加熱温度、たとえば、18
0〜230°Cは、熱硬化型の樹脂のガラス転移温度よ
り高い温度の1例であり、この加熱温度は熱硬化型の樹
脂のガラス転移温度より高い温度のが好ましい。封止樹
脂16のガラス転移温度の例を表1に示した。
【0057】表1に封止樹脂の種類A〜Hについて、線
膨張率、弾性率、ガラス転移点を示した。
【0058】
【表1】
【0059】なお、熱応力の回避を課題とする本発明に
おいては、詳細を後述するように、封止樹脂16の線膨
張率Fの大きさが重要であるが、本実施の形態に適用す
る封止樹脂16としては、表1に例示したような、線膨
張率F(ppm)が20〜60程度の範囲にあるもの、
広くとると、15〜70(ppm)程度のものを使用で
きる。
【0060】第2の加圧圧力は、バンプ142が仮止め
状態の熱硬化しているフィルム状の接着層を押し分けて
対応する位置に位置している電極122と直接接触し、
かつ、バンプ142をある程度変形させるが、電極12
2を変形して破損させない圧力とする。第2の加圧圧力
として、たとえば、3〜5kg/cm2 とする。
【0061】以上により、図1に図解した構造の、半導
体装置1が形成される。すなわち、ICチップ14のバ
ンプ142が対応する配線基板12の電極122と電気
的に接続している状態で、その周囲が封止樹脂16で封
止され、かつ、封止樹脂16によって配線基板12とI
Cチップ14とが接着されている。
【0062】図5は、封止樹脂16として、表1に例示
した樹脂A〜Hを用いて、図1に図解した半導体装置1
を形成したとき、−25〜125°Cの範囲で温度サイ
クル試験を行って半導体装置1が破壊に至るまでの熱疲
労寿命を検査した結果を示す。
【0063】図5は、横軸に温度サイクルをとり、縦軸
に相当応力値(MPa)をとった。なお、相当応力と
は、von Misessの応力を意味する。
【0064】図5に図解した結果から、封止樹脂16の
線膨張率の大きさは封止樹脂16の最大応力値に変化に
は直接影響を与えない。しかしながら、金のバンプ14
2の部分にかかる最大応力は封止樹脂16の線膨張率が
大きいほど大きく、封止樹脂16の線膨張率が大きいと
バンプ142の寿命を短くしている。その理由は、封止
樹脂16の線膨張率が高いと、熱応力に応じて封止樹脂
16が変位し、その変位によるバンプ142と電極12
2との接合部分に歪みがかかるため、その歪みの繰り返
しにより、バンプ142と電極122きの接合不良、ま
たは、接合喪失が起こる可能性がある。このような熱応
力の観点からは、封止樹脂16の線膨張率が小さいほう
が信頼性は高くなる。
【0065】以上のように加熱すると、図6に図解した
ように、配線基板12、ICチップ14、封止樹脂16
との線膨張率の相違により、熱応力が半導体装置1に作
用する。図6はマイナスの温度荷重がかかった状態を例
示している。
【0066】シリコンが主要な構成要素であるICチッ
プ14の線膨張率は、配線基板12の線膨張率より1桁
程度小さい。マイナスの温度荷重がかかった場合、配線
基板12の収縮量がICチップ14の収縮量より大きい
から、ICチップ14側に反る。
【0067】また、半導体装置1を高温側に加熱する
と、配線基板12の電極122側の線膨張率より封止樹
脂16の線膨張率が大きいから、配線基板12の電極1
22側は伸び、その反対側は収縮する。同様に、シリコ
ンなどが占めているICチップ14のバンプ142側の
線膨張率は封止樹脂16の線膨張率より小さいから、I
Cチップ14の封止樹脂16側は伸び、その反対側は収
縮する。逆に、半導体装置1を低温側に冷却すると、図
6に図解したものとは逆に伸縮する。
【0068】このような伸縮による熱応力は、ICチッ
プ14の金のバンプ142にかかる。図5はその結果を
示したグラフである。図5に示した結果から、半導体装
置1の熱疲労寿命は、ICチップ14に形成された金バ
ンプ142と配線基板12に形成された配線基板12と
の接合面に発生する応力振幅が支配的であることが理解
される。したがって、半導体装置1の熱応力に対する接
続の信頼性を向上させるためには、バンプ142と電極
の配線パターン122との接合面に発生する応力振幅を
極力小さくすることが望ましいことが判った。
【0069】そこで、本願発明者は、電極122と接す
るバンプ142の接合面にかかる応力を成分分解した。
その結果を図7に例示する。図7は横軸にバンプの高さ
を示し、縦軸に相当応力振幅などを示した。なお、この
図表は、ICチップ14のサイズが9mm×0.4m
m、配線基板12の厚みが0.7mm、バンプ142の
先端の直径が30μm、電極の配線パターン122との
接触直径が23μm、ビルドアップ層が50μmを含む
コア材がFR−4の場合の結果である。
【0070】中央の曲線は相当応力振幅を示す。なお、
この相当応力振幅は、有限要素法などの数値計算により
算出した値である。σZ 振幅値は、Z方向、すなわち、
図1の軸Z−Z方向にかかる応力の振幅値を示してい
る。τXZ振幅値は、Z−Z方向と、このZ−Z方向と直
交する水平方向(X方向)に係る剪断応力の振幅値を示
す。
【0071】相当応力振幅値を示す曲線は、バンプの高
さがほぼ18μmにおいて、相当応力が最小になること
を示している。その理由を図8を参照して考察する。図
8(a)〜(c)はバンプ142と電極122とにかか
る応力を図解した図である。
【0072】バンプ142の高さが高くなるということ
は、封止樹脂16の厚さが厚いことをも意味する。すな
わち、アンダーフィル樹脂(封止樹脂)16が圧縮力ま
たは収縮力として寄与する。たとえば、冷却されてバン
プ142の周辺の封止樹脂16が収縮した場合、封止樹
脂16の厚み方向の封止樹脂16の総収縮量は厚さに比
例するので、厚みも増加する。この収縮量がバンプ14
2全体に均等に振り分けられる場合は単位長さ当たり
(単位厚み方向の長さ当たり)の収縮量が同じになるた
め、バンプ142の応力が増加することはない。この現
象は、封止樹脂16から受ける収縮力がバンプ142を
収縮させるのに限定された部分、換言すれば、バンプ1
42と電極の配線パターン122との接合面付近に、集
中するので、バンプ142の高さが高いため、すなわ
ち、図8(c)に図解したように、図8(b)より、封
止樹脂16の厚みが厚い場合にバンプ142にかかる応
力σZ が増加するために起こる。
【0073】図8(c)において、バンプ142と電極
122との接合面の縁(破線の○印で示した部分)に歪
みが局所的に集中する。
【0074】次いで、図9(a)〜(c)を参照してバ
ンプ142の高さが低い場合を考える。図9(b)に図
解したように、バンプ142の高さが低いということ
は、線膨張率の小さなICチップ14と、線膨張率の大
きな配線基板12とが接近することを意味する。その結
果、バンプ142には剪断力τXZが発生する。バンプ1
42の高さが低いと、ICチップ14と配線基板12と
によるバイメタル構造が接近するため、半導体装置1の
反り量が大きくなり、単位体積当たりの剪断力τXZが増
加する。
【0075】図9(c)に図解したように、バンプ14
2の高さが高くなると、図9(b)とは逆に、反り量は
減少する。
【0076】図5に図解したように、熱疲労はバンプ1
42に発生する相当応力に相当強い相関を持つので、図
7に図解したように、相当応力に対してバンプ142の
高さが最小値を示すことは、半導体装置1の熱応力に対
する信頼性を最適にする最適なバンプ142の高さが存
在することを意味する。
【0077】本願発明者は、そのようなバンプ142の
高さの最適値を求める実験を行った。図10にその結果
を示す。図10は、横軸にバンプの高さをとり、縦軸に
相当応力をとり、バンプ142が電極122と接合して
いるバンプ142の直径(これをトップ径ΦAという)
を、ΦA=30μm、40μm、50μmと変化させた
ときのバンプの高さと相当応力の関係を示すグラフであ
る。
【0078】図10から、同じトップ径ΦAでも、バン
プの高さに応じて相当応力振幅が最小になる最適値があ
ることが判る。さらに、バンプのトップ径ΦAが小さく
なると、相当応力振幅の最小値が大きくなることが判
る。
【0079】図10のグラフを考察すると、2本の点線
で示したように、バンプ142を電極122に接合させ
ている時のバンプの高さHと、トップ径ΦAとの比率、
ΦA/Hとの間に、ΦA/H=一定になる、最適なバン
プの高さHと、最適なバンプのトップ径ΦAが存在する
ことが判った。
【0080】さらに封止樹脂16の線膨張率F(pp
m)が小さくなるとバンプ142の最適な高さHが大き
くなるという事実があるから、下記式を満足する範囲で
ある下限値aL 、上限値aU 内が最適なバンプの寸法に
なる。
【0081】
【数1】 aL <(ΦA×F)/H<aU ・・・(1)
【0082】図4および図9(c)に図解したように、
バンプ142のボトム径をΦBで示し、バンプ142の
初期高さをH0で示し、バンプ142が電極122と接
合しているときの高さをHで示し、バンプ142が電極
122に接合している時のバンプの接触部分の径をトッ
プ径ΦAで示した。電極122の高さをHdで示した。
【0083】図10に図解した結果から、F=50pp
mのとき、ΦA=45μm、H=20μmが、各種のト
ップ径ΦAについて考察した結果、最適な値である。
【0084】表1に図解したような各種の封止樹脂16
の線膨張率F、各種のトップ径ΦAについて、実験を行
った結果、金のバンプ142の場合、下記式で示される
範囲が好ましいバンプ142の高さHとトップ径ΦAで
あることが判った。すなわち、式1において、aL ≒1
00、aU ≒1125である。
【0085】
【数2】 100<(ΦA×F)/H<125 ・・・(2)
【0086】また別の観点から考察すると、バンプのト
ップ径ΦAは大きいほど、相当応力振幅を低下させるこ
とができ、半導体装置1の熱応力に対する信頼性を向上
させることができる。しかしながら、隣接するバンプ1
42、および、隣接する電極122との間隔の制限か
ら、トップ径ΦAを無制限に大きくすることができな
い。図4に図解したように、隣接するバンプの間隔をL
(μm)で表すと、下記式で示される範囲がICチップ
14と配線基板12とを接合できる許容範囲であること
が判った。
【0087】
【数3】 (b1 ×L/2)<(ΦA)<(b2 ×L/2) ・・・(3)
【0088】本願発明者の実験によれば、係数b1
0.75、係数b2 =0.85とすると、熱応力る対し
て信頼性が高く、寿命が長いフリップチップが実現でき
ることが判明した。
【0089】
【数4】 (0.75×L/2)<(ΦA)<(0.85×L/2) ・・・(4)
【0090】したがって、基本的には、式1と式3(あ
るいは、式2と式4)とを満足するバンプを形成すれば
よいことが判った。
【0091】しかしながら、実際には、バンプの高さを
20μm以下にすると、バンプ142と電極の配線パタ
ーン122とを圧接するとき配線基板12が沈み込む量
を考慮すると、配線基板12とICチップ14の接触を
起こす可能性があり、多数のバンプ142と多数の電極
の配線パターン122との接触のなかには接合が不十分
になるものが発生する可能性がある。そのような観点か
ら、バンプの高さを20μm以下にはできないことが判
明した。
【0092】また、トップ径ΦAを50μm以下にする
と、線膨張率Fがよほど小さな封止樹脂16でないと、
バンプの最適な高さHが25μm以上にならないことが
判明した。
【0093】このような観点からは、トップ径ΦAが5
0μm以下の場合は、バンプの高さは単純に下記式で規
定される。
【0094】
【数5】 20<H(μm)<25 ・・・(5)
【0095】なお厳密には、バンプの高さはバンプの高
さHと電極122の高さHdの両者に支配される。本実
施の形態においては、電極122の高さHdを、たとえ
ば、銅の厚さ12μmと、ニッケルメッキの厚さ3〜5
μmと、金メッキの厚さ0.02μmの合計、Hd≒1
6μmを前提にしてバンプの高さHを考察した。したが
って、電極122の高さHdが上述した高さより低い場
合は、バンプ142の高さをその分だけ高くすることが
できる。
【0096】以上、電極122として、銅(厚さ12μ
m)、ニッケルメッキ(厚さ3〜5μm)、金メッキ
(厚さ0.02μm)のバンプ142と、バンプ142
として金を用い、封止樹脂16として表1に例示したも
のを用いた実施の形態について述べたが、本発明はこれ
らの実施の形態に限定されることなく、種々の材料、厚
さについて適用できる。
【0097】また、本発明の半導体集積回路チップとし
て、シリコンチップを用いたICチップ14について述
べたが、半導体集積回路チップとしては、シリコンを用
いたものには限定されない。たとえば、化合物半導体を
用いたチップであってもよい。
【0098】
【発明の効果】本発明によれば、熱応力がかかっても、
半導体集積回路チップに形成された突起電極(バンプ)
と配線基板に形成された配線基板との接合が不良になっ
たり、接合喪失が起こることを回避する、条件が見いだ
された。
【0099】本発明によれば、そのような条件に基づ
き、信頼性の高いフリップチップ型の半導体装置が提供
できた。
【0100】また本発明によれば、そのような半導体装
置の製造方法が提供された。
【0101】本発明によれば、そのようなバンプの形成
方法が提供できた。
【図面の簡単な説明】
【図1】図1は本発明の第1実施の形態の半導体装置の
外形断面図である。
【図2】図2(a)〜(c)は電極と接合する前のバン
プの基本的な形成方法を図解した部分図である。
【図3】図3(a)〜(b)は電極と接合する前のバン
プの基本的な形成方法を図解した他の部分図である。
【図4】図4は半導体集積回路チップ(ICチップ)に
形成された直後のバンプの拡大図と、配線基板に形成さ
れる電極の拡大図である。
【図5】図5は本実施の形態の封止樹脂として、表1に
例示した樹脂を用いて、図1に図解した半導体装置を形
成したとき、−25〜125°Cの範囲で温度サイクル
試験を行って半導体装置1が破壊に至るまでの熱疲労寿
命を検査した結果を示すグラフである。
【図6】図6はマイナスの温度荷重がかかった場合に、
配線基板、ICチップ、封止樹脂1の線膨張率の相違に
より熱応力がいかに半導体装置に作用するかを示す図で
ある。
【図7】図7は電極と接合するバンプの接合面にかかる
応力を成分分解した結果を示すグラフである。
【図8】図8(a)〜(c)はバンプの高さが高いとき
のバンプと電極の配線パターンとのかかる応力を図解し
た図である。
【図9】図9(a)〜(c)はバンプの高さが低いとき
のバンプと電極の配線パターンとのかかる応力を図解し
た図である。
【図10】図10はバンプが電極の配線パターンと接触
している時のバンプの直径(これをトップ径ΦAとい
う)を変化させたときのバンプの高さと相当応力の関係
を示すグラフである。
【符号の説明】
1・・半導体装置 12・・配線基板 122・・電極 14・・ICチップ 142・・バンプ(突起電極) 144・・アルミニウムパッド 146・・パシベーション 16・・封止樹脂 102・・作業台 104・・キャピラリ 106・・金線 108・・ホール 110・・クランパ 112・・トーチ 114・・レベリングプレート 120・・金ボール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年4月17日(2001.4.1
7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項18
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】請求項21
【補正方法】変更
【補正内容】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の実施の形態】本発明はバンプ(突起電極)を有
する半導体装置、その製造方法、および、バンプ形成
方法に関する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0016
【補正方法】変更
【補正内容】
【0016】これまで、バンプの高さは高いほうが、好
ましいと考えられてきた。その理由は、半導体集積回路
チップに形成された多数のバンプには高さの不均一さが
あり、配線基板に形成された多数の電極にも不均一さが
あるうえ、半導体集積回路チップの底面も完全な平坦で
はないし、配線基板の面も完全な平坦ではない。さら
に、バンプと電極とを接合したとき、半導体集積回路チ
ップと配線基板とが歪んだり、変形することもある。封
止樹脂の硬化時の収縮による変形の可能性もある。その
ような不均一さを解消する余裕(マージン)を考慮する
と、バンプの高さは高いほうが好ましい。しかしなが
ら、本願発明者の考察と実験によれば、バンプの寸法
は、上記式で規定される最適値があることが判明した。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0029
【補正方法】変更
【補正内容】
【0029】本発明の第4の観点によれば、複数の電極
が形成された配線基板と、複数のバンプが形成された半
導体集積回路チップとを有し、対応する位置の電極とバ
ンプとを接合させ、さらに、電極とバンプとの接合部分
を包囲し、上記配線基板と上記半導体集積回路チップと
を接着する封止樹脂とを有する半導体装置に用いる上記
半導体集積回路チップに複数のバンプを形成する方法で
あって、(a)上記バンプが上記電極と接合した時のバ
ンプのトップ径をΦAとしたときの隣接するバンプの間
隔(距離)をLとしたとき、上記式で規定される間隔
で隣接するバンプを形成し、かつ、(b)個々のバンプ
の寸法を、上記トップ径をΦAとし、上記バンプの上記
半導体集積回路チップから上記電極と接合するまでの高
さをHとし、上記封止樹脂の線膨張率をFとしたとき、
上記式Aで規定される範囲になるようにするため、上記
電極と接合する前のバンプの初期高さ(H0)を上記接
合によって変形する分を加算した高さに形成し、上記で
電極と接合することにより上記トップ径(ΦA)となる
ように上記バンプをほぼ球状に形成する、バンプの形成
方法が提供される。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0031
【補正方法】変更
【補正内容】
【0031】本発明の第5の観点によれば、複数の電極
が形成された配線基板と、複数のバンプが形成された半
導体集積回路チップとを有し、対応する位置の電極とバ
ンプとを接合させ、さらに、電極とバンプとの接合部分
を包囲し、上記配線基板と上記半導体集積回路チップと
を接着する封止樹脂とを有する半導体装置の製造方法で
あって、(a)バンプを形成する工程であって、上記バ
ンプが上記電極と接合した時のバンプのトップ径をΦA
としたときの隣接するバンプの間隔(距離)をLとした
とき、上記式Aで規定される間隔で隣接するバンプを形
成し、かつ、個々のバンプの寸法を、上記トップ径をΦ
Aとし、上記バンプの上記半導体集積回路チップから上
記電極と接合するまでの高さをHとし、上記封止樹脂の
線膨張率をFとしたとき、上記式Bで規定される範囲に
なるようにするため、上記電極と接合する前のバンプの
初期高さH0を上記接合によって変形する分を加算した
高さに形成し、上記で電極と接合することにより上記ト
ップ径(ΦA)となるように上記バンプをほぼ球状に形
成する工程と、(b)上記バンプの形成工程と別個に行
う上記配線基板に電極を形成する工程であって、上記式
E1で規定される間隔で隣接する電極を形成し、かつ、
個々の電極について、電極の高さをHdとし、電極の頭
部の大きさが上記バンプのトップ径(ΦA)と同等また
はそれ以上に形成する工程と、(c)フィルム状熱硬化
性樹脂を上記電極が形成された上記配線基板の面に第1
の加熱温度で加熱しつつ第1の加圧力で、第1の時間、
加熱押圧して、上記フィルム状熱硬化性樹脂を上記配線
基板に仮固定する工程と、(d)上記バンプが形成され
た半導体集積回路チップを上記バンプの個々と、上記配
線基板に形成された電極の個々とを上記フィルム状熱硬
化性樹脂を介在させた状態で、対向させる工程と、
(e)上記フィルム状熱硬化性樹脂を介在させて上記個
々のバンプと上記個々の電極とが対向した状態で、上記
第1の加熱温度より高い加熱温度で、第2の加圧圧力
で、第2の時間だけ、加熱押圧して、上記式の条件を
満足し、かつ、個々のバンプが上記フィルム状熱硬化性
樹脂を押し分けて対応する位置に位置する上記電極と接
合させる、接合工程とを有する半導体装置の製造方法が
提供される。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0056
【補正方法】変更
【補正内容】
【0056】上述した第2の加熱温度、たとえば、18
0〜230°Cは、熱硬化型の樹脂のガラス転移温度よ
り高い温度の1例であり、この加熱温度は熱硬化型の樹
脂のガラス転移温度より高い温度のが好ましい。封止
樹脂16のガラス転移温度の例を表1に示した。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0064
【補正方法】変更
【補正内容】
【0064】図5に図解した結果から、封止樹脂16の
線膨張率の大きさは封止樹脂16の最大応力値変化に
は直接影響を与えない。しかしながら、金のバンプ14
2の部分にかかる最大応力は封止樹脂16の線膨張率が
大きいほど大きく、封止樹脂16の線膨張率が大きいと
バンプ142の寿命を短くしている。その理由は、封止
樹脂16の線膨張率が高いと、熱応力に応じて封止樹脂
16が変位し、その変位によるバンプ142と電極12
2との接合部分に歪みがかかるため、その歪みの繰り返
しにより、バンプ142と電極122きの接合不良、ま
たは、接合喪失が起こる可能性がある。このような熱応
力の観点からは、封止樹脂16の線膨張率が小さいほう
が信頼性は高くなる。

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】複数の電極が形成された配線基板と、複数
    のバンプが形成された半導体集積回路チップとを有し、
    対応する位置の電極とバンプとを接合させ、さらに、電
    極とバンプとの接合部分を包囲し、上記配線基板と上記
    半導体集積回路チップとを接着する封止樹脂とを有する
    半導体装置であって、 上記バンプが上記電極と接合しているバンプのトップ径
    と、上記バンプの上記半導体集積回路チップから上記電
    極と接合するまでの高さと、上記封止樹脂の線膨張率と
    の間に下記式Aで規定される範囲に、上記バンプが形成
    されている、 半導体装置。 aL <((ΦA×F)/H)<aU ・・・(A) ただし、ΦAはバンプのトップ径であり、 Hはバンプの高さであり、 Fは封止樹脂の線膨張率であり、 aL は下限値であり、 aU は上限値である。
  2. 【請求項2】上記封止樹脂は熱硬化性樹脂である、 請求項1記載の半導体装置。
  3. 【請求項3】上記配線基板の線膨張率は上記半導体集積
    回路チップの線膨張率の10倍程度であり、 上記熱硬化性封止樹脂の線膨張率が20〜70ppmの
    範囲にある、 請求項2記載の半導体装置。
  4. 【請求項4】上記バンプは金を含み、 上記電極は導電性金属である、 請求項3記載の半導体装置。
  5. 【請求項5】上記下限値aL は約100であり、上記上
    限値aU は約125である、 請求項4記載の半導体装置。
  6. 【請求項6】上記バンプの高さ(H)は約20μm〜約
    25μmの範囲にある、 請求項5記載の半導体装置。
  7. 【請求項7】上記バンプのトップ径(ΦA)は50μm
    以下である、 請求項5記載の半導体装置。
  8. 【請求項8】複数の電極が形成された配線基板と、複数
    のバンプが形成された半導体集積回路チップとを有し、
    対応する位置の電極とバンプとを接合させ、さらに、電
    極とバンプとの接合部分を包囲し、上記配線基板と上記
    半導体集積回路チップとを接着する封止樹脂とを有する
    半導体装置であって、 上記バンプが上記電極と接合しているバンプのトップ径
    と、隣接するバンプの間隔との間に下記式Bで規定され
    る範囲に個々のバンプが形成され、かつ、隣接するバン
    プの間隔を下記式Bで規定される範囲の間隔で上記バン
    プが形成されている、 半導体装置。 (b1 ×L/2)<ΦA<(b2 ×L/2) ・・・(B) ただし、ΦAはバンプのトップ径であり、 Lは隣接するバンプの間隔(距離)であり、 b1 は第1の係数であり、 b2 は第2の係数である。
  9. 【請求項9】上記第1の係数b1 は約0.75であり、
    上記第2の係数b2 は約0.85である、 請求項8記載の半導体装置。
  10. 【請求項10】複数の電極が形成された配線基板と、複
    数のバンプが形成された半導体集積回路チップとを有
    し、対応する位置の電極とバンプとを接合させ、さら
    に、電極とバンプとの接合部分を包囲し、上記配線基板
    と上記半導体集積回路チップとを接着する封止樹脂とを
    有する半導体装置であって、 上記バンプが上記電極と接合しているバンプのトップ径
    と、上記バンプの上記半導体集積回路チップから上記電
    極と接合するまでの高さと、上記封止樹脂の線膨張率と
    の間に下記式C1で規定される範囲の寸法で個々のバン
    プが形成されており、かつ、 下記式C2で規定される範囲で間隔で隣接してバンプが
    形成されている、 半導体装置。 aL <((ΦA×F)/H)<aU ・・・(C1) (b1 ×L/2)<ΦA <(b2 ×L/2) ・・・(C2) ただし、ΦAはバンプのトップ径であり、 Hはバンプの高さであり、 Fは封止樹脂の線膨張率であり、 aL は下限値であり、 aU は上限値であり、 Lは隣接するバンプの間隔(距離)であり、 b1 は第1の係数であり、 b2 は第2の係数である。
  11. 【請求項11】上記封止樹脂は熱硬化性樹脂である、 請求項10記載の半導体装置。
  12. 【請求項12】上記配線基板の線膨張率は上記半導体集
    積回路チップの線膨張率の10倍程度であり、 上記熱硬化性封止樹脂の線膨張率が20〜70ppmの
    範囲にある、 請求項11記載の半導体装置。
  13. 【請求項13】上記バンプは金を含み、 上記電極は導電性金属である、 請求項12記載の半導体装置。
  14. 【請求項14】上記下限値aL は約100であり、上記
    上限値aU は約125である、 請求項13記載の半導体装置。
  15. 【請求項15】上記バンプの高さ(H)は約20μm〜
    約25μmの範囲にある、 請求項14記載の半導体装置。
  16. 【請求項16】上記バンプのトップ径(ΦA)は50μ
    m以下である、 請求項14記載の半導体装置。
  17. 【請求項17】上記第1の係数b1 は約0.75であ
    り、上記第2の係数b2 は約0.85である、 請求項10記載の半導体装置。
  18. 【請求項18】複数の電極が形成された配線基板と、複
    数のバンプが形成された半導体集積回路チップとを有
    し、対応する位置の電極とバンプとを接合させ、さら
    に、電極とバンプとの接合部分を包囲し、上記配線基板
    と上記半導体集積回路チップとを接着する封止樹脂とを
    有する半導体装置に用いる上記半導体集積回路チップに
    複数のバンプを形成する方法であって、 上記バンプが上記電極と接合した時のバンプのトップ径
    をΦAとしたときの隣接するバンプの間隔(距離)をL
    としたとき、下記式D1で規定される間隔で隣接するバ
    ンプを形成し、かつ、 (b1 ×L/2)<ΦA <(b2 ×L/2) ・・・(D1) ただし、b1 は第1の係数であり、 b2 は第2の係数であり、 個々のバンプの寸法を、上記トップ径をΦAとし、上記
    バンプの上記半導体集積回路チップから上記電極と接合
    するまでの高さをHとし、上記封止樹脂の線膨張率をF
    としたとき、下記式B2で規定される範囲になるように
    するため、上記電極と接合する前のバンプの初期高さ
    (H0)を上記接合によって変形する分を加算した高さ
    に形成し、上記で電極と接合することにより上記トップ
    径(ΦA)となるように上記バンプをほぼ球状に形成す
    る、 aL <((ΦA×F)/H)<aU ・・・(D2) ただし、aL は下限値であり、 aU は上限値である、 バンプの形成方法。
  19. 【請求項19】上記バンプの高さ(H)は約20μm〜
    約25μmの範囲にある、 請求項18記載のバンプの形成方法。
  20. 【請求項20】上記バンプのトップ径(ΦA)は50μ
    m以下である、 請求項18記載のバンプの形成方法。
  21. 【請求項21】複数の電極が形成された配線基板と、複
    数のバンプが形成された半導体集積回路チップとを有
    し、対応する位置の電極とバンプとを接合させ、さら
    に、電極とバンプとの接合部分を包囲し、上記配線基板
    と上記半導体集積回路チップとを接着する封止樹脂とを
    有する半導体装置の製造方法であって、 (a)バンプを形成する工程であって、上記バンプが上
    記電極と接合した時のバンプのトップ径をΦAとしたと
    きの隣接するバンプの間隔(距離)をLとしたとき、下
    記式E1で規定される間隔で隣接するバンプを形成し、
    かつ、 (b1 ×L/2)<ΦA <(b2 ×L/2) ・・・(E1) ただし、b1 は第1の係数であり、 b2 は第2の係数であり、 個々のバンプの寸法を、上記トップ径をΦAとし、上記
    バンプの上記半導体集積回路チップから上記電極と接合
    するまでの高さをHとし、上記封止樹脂の線膨張率をF
    としたとき、下記式E2で規定される範囲になるように
    するため、上記電極と接合する前のバンプの初期高さH
    0を上記接合によって変形する分を加算した高さに形成
    し、上記で電極と接合することにより上記トップ径(Φ
    A)となるように上記バンプをほぼ球状に形成する工程
    と、 aL <((ΦA×F)/H)<aU ・・・(E2) ただし、aL は下限値であり、 aU は上限値である、 (b)上記バンプの形成工程と別個に行う上記配線基板
    に電極を形成する工程であって、上記式E1で規定され
    る間隔で隣接する電極を形成し、かつ、個々の電極につ
    いて、電極の高さをHdとし、電極の頭部の大きさが上
    記バンプのトップ径(ΦA)と同等またはそれ以上に形
    成する工程と、 (c)フィルム状熱硬化性樹脂を上記電極が形成された
    上記配線基板の面に第1の加熱温度で加熱しつつ第1の
    加圧力で、第1の時間、加熱押圧して、上記フィルム状
    熱硬化性樹脂を上記配線基板に仮固定する工程と、 (d)上記バンプが形成された半導体集積回路チップを
    上記バンプの個々と、上記配線基板に形成された電極の
    個々とを上記フィルム状熱硬化性樹脂を介在させた状態
    で対向させる工程と、 (e)上記フィルム状熱硬化性樹脂を介在させて上記個
    々のバンプと上記個々の電極とが対向した状態で、上記
    第1の加熱温度より高い加熱温度で、第2の加圧圧力
    で、第2の時間だけ、加熱押圧して、上記式E2の条件
    を満足し、かつ、個々のバンプが上記フィルム状熱硬化
    性樹脂を押し分けて対応する位置に位置する上記電極と
    接合させる、接合工程とを有する半導体装置の製造方
    法。
  22. 【請求項22】上記第2の加熱温度は上記フィルム状熱
    硬化性樹脂のガラス転移温度より高い温度である、 請求項21記載の半導体装置の製造方法。
  23. 【請求項23】上記配線基板の線膨張率は上記半導体集
    積回路チップの線膨張率の10倍程度であり、 上記熱硬化性封止樹脂の線膨張率が20〜70ppmの
    範囲にある、 請求項22記載の半導体装置の製造方法。
  24. 【請求項24】上記バンプは金を含み、 上記電極は導電性金属である、 請求項21記載の半導体装置の製造方法。
  25. 【請求項25】上記下限値aL は約100であり、上記
    上限値aU は約125である、 請求項21記載の半導体装置の製造方法。
  26. 【請求項26】上記バンプの高さ(H)は約20μm〜
    約25μmの範囲にある、 請求項25記載の半導体装置の製造方法。
  27. 【請求項27】上記バンプのトップ径(ΦA)は50μ
    m以下である、 請求項25記載の半導体装置の製造方法。
  28. 【請求項28】上記第1の係数b1 は約0.75であ
    り、上記第2の係数b2 は約0.85である、 請求項21記載の半導体装置の製造方法。
JP2000134327A 2000-04-28 2000-04-28 バンプを用いた半導体装置、その製造方法、および、バンプの形成方法 Pending JP2001313314A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000134327A JP2001313314A (ja) 2000-04-28 2000-04-28 バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
TW090109593A TW515053B (en) 2000-04-28 2001-04-23 Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US09/844,874 US6614111B2 (en) 2000-04-28 2001-04-27 Semiconductor device using bumps, method for fabricating same, and method for forming bumps
KR1020010022918A KR100811581B1 (ko) 2000-04-28 2001-04-27 범프들을 사용하는 반도체 디바이스, 이를 제작하는 방법, 및 범프들을 형성하는 방법
US10/245,697 US6812569B2 (en) 2000-04-28 2002-09-16 Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US10/949,640 US7005743B2 (en) 2000-04-28 2004-09-24 Semiconductor device using bumps, method for fabricating same, and method for forming bumps
US10/949,502 US7015131B2 (en) 2000-04-28 2004-09-24 Semiconductor device using bumps, method for fabricating same, and method for forming bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000134327A JP2001313314A (ja) 2000-04-28 2000-04-28 バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Publications (1)

Publication Number Publication Date
JP2001313314A true JP2001313314A (ja) 2001-11-09

Family

ID=18642627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000134327A Pending JP2001313314A (ja) 2000-04-28 2000-04-28 バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Country Status (4)

Country Link
US (4) US6614111B2 (ja)
JP (1) JP2001313314A (ja)
KR (1) KR100811581B1 (ja)
TW (1) TW515053B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184811A (ja) * 2000-12-11 2002-06-28 Sony Corp 電子回路装置およびその製造方法
JPWO2006100909A1 (ja) * 2005-03-23 2008-09-04 松下電器産業株式会社 半導体装置及びその製造方法
JP2015037195A (ja) * 2013-08-16 2015-02-23 印▲鉱▼科技有限公司 電子デバイスの製造方法及び製造装置
JP2019140323A (ja) * 2018-02-14 2019-08-22 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
WO2005048311A2 (en) 2003-11-10 2005-05-26 Chippac, Inc. Bump-on-lead flip chip interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US20060216860A1 (en) * 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
CA2595518C (en) * 2005-03-14 2012-01-03 Sumitomo Bakelite Co., Ltd. Semiconductor device
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US20100047959A1 (en) * 2006-08-07 2010-02-25 Emcore Solar Power, Inc. Epitaxial Lift Off on Film Mounted Inverted Metamorphic Multijunction Solar Cells
JP5186741B2 (ja) * 2006-08-18 2013-04-24 富士通セミコンダクター株式会社 回路基板及び半導体装置
US20080054455A1 (en) * 2006-08-29 2008-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor ball grid array package
SG160403A1 (en) 2006-09-13 2010-04-29 Sumitomo Bakelite Co Semiconductor device
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
US20100059883A1 (en) * 2008-09-05 2010-03-11 Freescale Semiconductor, Inc. Method of forming ball bond
US8778199B2 (en) 2009-02-09 2014-07-15 Emoore Solar Power, Inc. Epitaxial lift off in inverted metamorphic multijunction solar cells
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
DE102012213548A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
US20170365569A1 (en) * 2013-12-02 2017-12-21 Smartrac Technology Gmbh Contact Bumps and Methods of Making Contact Bumps on Flexible Electronic Devices
CN106326616B (zh) * 2015-06-25 2019-01-15 华邦电子股份有限公司 电子构件的应力估算方法
WO2018206598A1 (en) * 2017-05-08 2018-11-15 Danmarks Tekniske Universitet A needle and a method of making a needle
CN107665865A (zh) * 2017-08-30 2018-02-06 中国科学院上海技术物理研究所 一种碲锌镉基碲镉汞红外焦平面器件复合结构及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210316A (ja) * 1988-06-29 1990-01-16 Sumitomo Bakelite Co Ltd 液晶表示装置
JPH0228342A (ja) * 1988-06-10 1990-01-30 Nec Corp 半導体装置
JPH03190248A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06268016A (ja) * 1993-03-11 1994-09-22 Fuji Electric Co Ltd 集積回路装置の実装方法
JPH0851115A (ja) * 1995-08-28 1996-02-20 Toshiba Corp 半導体装置の製造方法
JPH08306738A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置およびその製造方法
JPH11233571A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JPH11297904A (ja) * 1998-04-14 1999-10-29 Nitto Denko Corp 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
US6027791A (en) * 1996-09-30 2000-02-22 Kyocera Corporation Structure for mounting a wiring board
JP3318498B2 (ja) * 1996-12-27 2002-08-26 京セラ株式会社 半導体素子実装用回路基板
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP2000133672A (ja) * 1998-10-28 2000-05-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000260792A (ja) * 1999-03-10 2000-09-22 Toshiba Corp 半導体装置
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
JP3865557B2 (ja) * 2000-01-28 2007-01-10 株式会社ルネサステクノロジ 半導体装置
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228342A (ja) * 1988-06-10 1990-01-30 Nec Corp 半導体装置
JPH0210316A (ja) * 1988-06-29 1990-01-16 Sumitomo Bakelite Co Ltd 液晶表示装置
JPH03190248A (ja) * 1989-12-20 1991-08-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06268016A (ja) * 1993-03-11 1994-09-22 Fuji Electric Co Ltd 集積回路装置の実装方法
JPH08306738A (ja) * 1995-04-28 1996-11-22 Nec Corp 半導体装置およびその製造方法
JPH0851115A (ja) * 1995-08-28 1996-02-20 Toshiba Corp 半導体装置の製造方法
JPH11233571A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JPH11297904A (ja) * 1998-04-14 1999-10-29 Nitto Denko Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184811A (ja) * 2000-12-11 2002-06-28 Sony Corp 電子回路装置およびその製造方法
JPWO2006100909A1 (ja) * 2005-03-23 2008-09-04 松下電器産業株式会社 半導体装置及びその製造方法
JP2015037195A (ja) * 2013-08-16 2015-02-23 印▲鉱▼科技有限公司 電子デバイスの製造方法及び製造装置
JP2019140323A (ja) * 2018-02-14 2019-08-22 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法
JP7246136B2 (ja) 2018-02-14 2023-03-27 キヤノン株式会社 半導体装置、カメラおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US7005743B2 (en) 2006-02-28
US20030022478A1 (en) 2003-01-30
US6812569B2 (en) 2004-11-02
US7015131B2 (en) 2006-03-21
KR100811581B1 (ko) 2008-03-10
US6614111B2 (en) 2003-09-02
US20050037602A1 (en) 2005-02-17
TW515053B (en) 2002-12-21
US20050045912A1 (en) 2005-03-03
US20020024110A1 (en) 2002-02-28
KR20010098931A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
CN101529584B (zh) 半导体元件的安装结构体及半导体元件的安装方法
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JP2004235310A (ja) 半導体装置およびその製造方法
US6396155B1 (en) Semiconductor device and method of producing the same
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4030220B2 (ja) 半導体チップの実装構造
JP3419398B2 (ja) 半導体装置の製造方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP3827978B2 (ja) 半導体装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2002170848A (ja) 回路基板
JP2002184811A (ja) 電子回路装置およびその製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110125