[go: up one dir, main page]

TWI261295B - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
TWI261295B
TWI261295B TW094119536A TW94119536A TWI261295B TW I261295 B TWI261295 B TW I261295B TW 094119536 A TW094119536 A TW 094119536A TW 94119536 A TW94119536 A TW 94119536A TW I261295 B TWI261295 B TW I261295B
Authority
TW
Taiwan
Prior art keywords
layer
forming
gate
region
semiconductor substrate
Prior art date
Application number
TW094119536A
Other languages
English (en)
Other versions
TW200634897A (en
Inventor
Sang-Cheol Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TWI261295B publication Critical patent/TWI261295B/zh
Publication of TW200634897A publication Critical patent/TW200634897A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/0097—Combination of dishwashers with other household appliances
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4278—Nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06—Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Description

1261295 九、發明說明： 【發明所屬之技術領域】 一本發明大致係關於一種半導體裝置，且特定言之係關於 *種製造—半導體裝置之方法。儘管本發明適合用於一較 見之應用軌圍，但是其尤其適合用於在於一半導體基板上 形成一摻雜多晶石夕層後製造一裝置隔離薄膜及一開極線。 【先前技術】 圖la至圖ld為說明用於製造半導體裝置之先前技術方法 的截面圖。參看圖la，一界定一 疋/舌丨生區域之裝置隔離薄膜 2〇形成於一半導體基板上。參一 α b 閘極氧化物薄膜 閘極多晶石夕層40、一閘極全屬展 閘枝金屬層50及一硬式光罩層 60之堆豐結構接著形成於半體 令體基板10及衮置隔離薄膜20 上0 -光阻薄膜（未圖示}沉積於硬式光罩層的上。接著將該 光阻薄膜（未圖示）曝光且顯 人 七丨，^ 只〜以形成一界定一閘極區域 光阻薄膜圖案（未圖示）。1後 一 /、俊如圖1c所不，將該光阻 溥膜圖案用作一蝕刻光罩來钱 木蝕到忒堆豐結構以形成閘極結 構65,其母一者均包括-間極氧化物薄膜圖案30a、一問 極多晶石夕層圖案術、—閘極金屬層圖案及-硬式光罩 層圖案6Ga。其後，移除該光阻薄膜圖案。 參看圖Id，將閘極結構65 > 作光罩而使半導體基板1 〇 、、坐受一離子植入過程。接著 受考閘極隔片70形成於閘極結構 65之側壁上。然後，形成一 夕日日石夕層，以填滿在具有閘極 隔片70之閘極結構65之間的開口。 夕 按著’多晶碎層經受一 102398.doc 1261295 子機械研磨(CMp)過程，以形成用以接觸至半導體基板 1 〇之區域的多晶矽插塞80。 根據前述之習4〇 士、+ 丄 方法’在形成該裝置隔離薄膜及該閘極 冰後化成違等多晶石夕插塞。因此，難以形成m # # 間極結構之間的開口之該等多晶石夕插塞，此係、由於當整合 密度提高時，料開口之大小將減小。此外，在於該等閘 極、”:構之間形成該等開口之蝕刻過程中，可能會損壞該半
導體基板之表面’或該半導體基板可能不會完全曝光。 【發明内容】 本發明之-目標在於提供_種製造半導體裝置之方法以 提高該半導體裝置之接觸特徵。 本發明之另-目標在於提供—種製造半導體裝置之方法 以簡化半導體裝置之製造過程。 / 為達成本發明之該等目標’提供—種製造半導體裝置之 方法，該方法包括以下步驟：在一半導體基板上形成一摻 雜多晶矽層；在該摻雜多晶矽層及該半導體基板上之一預 定區域上形成一用於裝置隔離之氧化物薄膜；在用於裝置 隔離之該氧化物薄膜及該摻雜多晶石夕層上形成—敍刻終止 層；蝕刻該蝕刻终止層、該摻雜多晶矽層及該半導體基板 之-預定區域’以形成一界定一閘極區域之渠溝；在該閘 極區域上沉積-閘極氧化物薄膜；形成—閘極電極層：一 填充該渠溝之硬式光罩層；及研磨該閘極電極層及該硬式 光罩層，以曝光該餘刻終止層，且在該問極區域中形成二 閘極。 102398.doc 1261295 在另-態樣中，一種製造半導體裝置之方法包括以下牛 驟：在一半導體基板上形成-摻雜多晶石夕層；钱刻該p 石夕層及該半導體基板之一預定區域以形成用於裝置隔^ 渠溝，形成-填充用於裝置隔離之渠溝之氧化物薄膜；在 該氧化物薄膜及該多晶石夕層上形成一钱刻終止層；银刻今 餘刻終止層、該多晶石夕層及該半導體基板之mi 以形成界定—間極區域之渠溝；在該閑極區域沉積一閑極 乳化物缚膜，·形成一閘極電極層及一填充該渠溝之硬式光 罩層；及研磨該閉極電極層及該硬式光罩層， 刻終止層，且在該閑極區域中形成一間極。 在另-態樣中’一種製造半導體裝置之方法包括以下步 -半導體基板上形成一摻雜多晶石夕層；在該摻雜多 成一#刻終止膚；餘物刻終止層、該摻雜 夕曰曰t層及該半導體基板之-預定區域，以形成-界定一 木溝，在该閘極區域上沉積-閘極氧化物薄 …成-閘極電極層及一填充該渠溝之硬式光罩層，·研 磨該間極電極層及該硬式光罩層，以曝光該餘刻終止層且 ===域中形成一閘極；在該姓刻終止層及該閉極上 ’成二弟二絕緣薄膜；及在該第—絕緣薄膜及該姓刻終止 曰之預定區域中形成一至該摻雜多晶矽層 【貫施方式】 下現：詳細說明本發明之例示性實施例。任何可能情況 所有圖式中相同參考數字指代相同或相似零件。 圖2a至圖2d為說明用於根據本發明之—實施例來製造半 102398.doc 1261295 導體裝置之方法的截面圖。 苓看圖2a，在一半導雕 ，夕層180。 〜基板110上形成-未摻雜之多晶 看圖2b A未摻雜之多晶石 程以將雜質植入多晶石”… …隹子植入過 夕層180，以形成一摻雜容S 180-1。較佳，該等 “隹夕曰曰矽層 Μ夕 貝為P、AS或其組合。其後，可在換 雜夕晶石夕層1 80-1上執杆舶 多 上轨仃—熱處理過程以活化該等雜暂， 使得摻雜多晶矽層18〇_i ' 之口p刀可用作源極/汲極區域。或 雜卜多晶❿ …/成過程中沉積(意即固有摻 麥看圖2e ’在該摻雜多晶石夕層购上沉積—光阻薄膜
(未圖示）。接著曝光且顯影該光阻薄膜（未圖示），以形成 一第一光阻圖案113，L 版夕 八曝先待形成一裝置隔離薄膜之摻 晶矽層18(M之一預定區域。其後，將該第一光阻薄 膜圖木113用作-姓刻光罩而银刻摻雜多晶秒層⑽_i及半 導體基板U0之預定_，以形成一界定一裝置隔離區域 之渠溝115。 參看圖2d’移除第一光阻薄臈圖案ιΐ3。其後，形成一 填充渠溝H5之氧化物薄膜（未圖示）。然後，該氧化物薄膜 (未圖示）經受一 CMP過程直至曝光摻雜多晶石夕層⑽」，以 形成一裝置隔離薄膜120。 參看圖2e，在裝置隔離薄膜12〇及換雜多晶石夕層i 8^上 形成-#刻終止和7。其後，在㈣終止層ιΐ7上沉積一 102398.doc 1261295 光阻薄膜（未圖示）。接著曝光且顯影該光阻薄膜（未圖 不），以形成一曝光蝕刻終止層117之一預定閘極 二光阻薄膜圖案119。 “ 參看圖2f，蝕刻該蝕刻終止層117、摻雜多晶矽層 及半導體基板11〇之預定閘極區域，以形成一界定一閘極 區域之渠溝（未圖示）。然後，在包括該閘極區域之整個表 面上沉積-閘極氧化物薄膜13〇。接著，依序將一閘極電 _ 極層1 5 0及一用於填充界定該閘極區域之渠溝的硬式光罩 層160沉積於閘極氧化物薄膜13〇上。較佳，閘極電極層 150包括一閘極多晶矽層（未圖示）與一閘極金屬層（未圖示） 之堆豐結構。該閘極金屬層可包括一選自由w、c〇、Ta、
Mo、Hf、Nb、v、Zr、其石夕化物及其組合組成之群的金 屬0 參看圖2g，執行一 CMp過程直至曝光蝕刻終止層I〗？， 以在該閘極區域中形成閘極165。在此，摻雜多晶矽層 • 18(M用作源極/沒極區域。因此，該源極/汲極區域與閘極 165同時形成。然後，在敍刻終止層117及間極之整個 表面上形成一第一絕緣薄膜163。 參看圖2h，蝕刻第一絕緣薄臈163及蝕刻終止層η?之一 預定區域，以形成一位元元線接觸孔（未圖示）。然後，在 絕緣薄膜！63之整個表面上形成—填充該位元線接觸孔（未 圖示）之多晶㈣°接著’使用一位元線光罩（未圖示）來選 擇性地蝕刻該多晶矽層，以形成一至多晶矽18〇]之位元 線接觸插塞167。其後，在第—絕緣薄膜163及位元線接觸 102398.doc 1261295 插塞1 67上形成一篦〜π綠# - 弟一絕緣溥膜169。然後 絕緣薄膜169、第—絕缘薄膜b ^ 依序蝕刻弟二 彖找163及_終止層117之一褚 夂區域’以形成-儲存節點接觸孔(未圖示)。 接著，在所得結構之整個表面上形成— 接觸孔（未圖示）之多曰矽犀^同 、充β亥儲存節點 )之夕日日矽層（未圖示）。其 經受一回蚀過程或一⑽過程直至曝光第 曰曰夕層 ⑽，以形成—儲存節點接觸插塞173。4弟二絕緣薄膜 上第二絕緣薄膜169及儲存節點接觸插塞173 形成：於電容器(未圖示)之下部電極層，且接著將其钱 刻以形成-下部電極層圖案183。其後，依序將一用於希 容器之介電薄膜185及-上部電極層187沉積於第二絕^ 膜職下部電極層圖案183上，以形成—電容器。可藉由 已知之半導體製造過程實施後續過程。 如上所述’根據本發明實_之製造半導體裝置的方法 藉由在於該半導體基板上形成該摻雜多晶石夕層之後形成該 裝置隔離缚膜及該閘極線’來為一接觸插塞提供一經改良 之接面特徵。因此，不愛亞 而要用於夕日日矽插基接觸之光罩過 程，以簡化該製造過程。 提供前述之本發明之各種實施例之描述係為說明及描述 之目的。其並不意欲窮舉或將本發明限制至所討論之細節 形式丄且根據上述教示可能具有修改及變更或其可自本發 明之實施中獲得。選擇且描述該等實施例以解釋本發明之 原理’使得熟f此項㈣者以各種實㈣中㈣本發明， 且涵蓋適合於特定使用之各種修改。 I02398.doc -10- 1261295 【圖式簡單說明】 圖la至圖Id為說明製造半導體裝置之先前技術方法的截 面圖。 圖2a至圖2i為說明用於根據本發明之一較佳實施例來製 造半導體裝置之方法的截面圖。 【主要元件符號說明】
10, 110 半導體基板 20, 120 裝置隔離薄膜 30, 130 閘極氧化物薄膜 30a 閘極氧化物薄膜圖案 40 閘極多晶石夕層 40a 閘極多晶石夕層圖案 50 閘極金屬層 50a 閘極金屬層圖案 60, 160 硬式光罩層 60a 硬式光罩層圖案 65 閘極結構 70 閘極隔片 80 多晶矽插塞 110 半導體基板 113 第一光阻薄膜圖案 115 渠溝 117 1虫刻終止層 119 第二光阻薄膜圖案 102398.doc 1261295 130 閘極氧化物薄膜 150 閘極電極層 163 第一絕緣薄膜 165 閘極 167 位元線接觸插塞 169 第二絕緣薄膜 173 儲存節點接觸插塞 180 未摻雜多晶矽層 183 下部電極層圖案 185 介電薄膜 187 上部電極層 180-1 摻雜多晶矽層
102398.doc 12-

Claims (1)

1261295 十、申請專利範圍： 1 · 一種製造半導體裝置之方法，包含： 在半^r體基板上形成一摻雜多晶石夕層； 在該払雜夕晶矽層及該半導體基板之一預定區域中形 成一用於裝置隔離之氧化物薄膜； 在。玄用於裝置隔離之氧化物薄膜及該摻雜多曰曰曰石夕層上 形成一钱刻終止層； H亥钱刻終止層、該摻雜多晶石夕層及該半導體基板 之一預定區域，以形成一界定一閉極區域之渠溝； 在該閉極區域上沉積-閉極氧化物薄膜； 二-間極電極層及一填充該渠溝之硬式光罩層；及 :極電極層及該硬式光罩層，以曝光該敍刻終 止曰且在該閘極區域中形成_閘極。 2.如請求項1之方法，並由兮r7T — 研磨為化學機械研磨。 •多二層包:方法’其中在-半導體基板上形成-摻雜 ::::體基板上形成—未推雜多晶梦 在5玄未摻雜多晶石夕層上執行 (如請求項】之方法，其中 子植入過私。 多晶石夕層包含： 體基板上形成一摻雜 使用一 Si源氣體及一雜皙 層。 …體來形成該摻雜多晶石夕 5.如請求们之方法，其中該閑極電極層勺人 石夕層與—閘極金屬層之堆疊結構。β匕5 Μ極多晶 J02398.doc 1261295 6·=請求項5之方法，其中該閘極金屬層包含-選自由w、 〇、Ta、Mo、Hf、Nb、V、Zr、" ^ ^ 其秒化物及其組合組成 之群的金屬。 7，如請求項1之方法，進一步包含： 在該蝕刻終止層及該閘極上形成_第'絕緣薄膜； j該第-絕緣薄膜及⑽料止層之—預定區域中形 至该摻雜多晶矽層之位元線接觸插塞； ，括該位元線接觸插塞之該第一絕緣薄膜上形成一 弟一絕緣薄膜； 2該m物、該第—絕㈣膜及⑽刻終止層 預疋區域中形成一儲存節點接觸插塞； 在該第二絕緣薄臈及該儲存節點接觸插塞上形成一下 部電極層；及 在該下部電極層上沉積一介電層及一上部電極層，以 形成一電容器。 8· 一種製造半導體裝置之方法，包含： 在一半導體基板上形成一多晶矽層； /虫刻該多晶石夕層及該半導體基板之一預定區域，以形 成一用於裝置隔離之渠溝； 形成-填充該用於裝置隔離之渠溝的氧化物薄膜； 在該氧化物薄膜及該多晶石夕層上形成一敍刻終止層； 蝕刻該钮刻終止層、該多晶石夕層及該半導體基板之一 預定區域，以形成-界定-間極區域之渠溝； 在該閘極區域上沉積一閘極氧化物薄膜; 102398.doc 1261295 形成:閉極電極層及一填充該渠溝之硬式光罩層；及 研磨该閘極電極層及該硬 光罩層，以曝光該敍刻終 曰，且在該閘極區域中形成一閘極。 9 ·如請求項8之方法，中今夕 中4夕日日矽為一具有選自由p、As 及，、紐合物組成之群之雜質的摻雜多晶石夕。 1 〇·如請求項8之方法，i中在一 石夕層包含： 八 +V體基板上形成一多晶 在該半導體基板上形成一未摻雜多晶石夕層；及 在該未摻雜多晶㈣上執行_離子植入過程。 11.如請求項8之方法，其中在—半導 矽層包含： 力乂夕日日 使用-sm氣體及一雜質源氣體來形成一 12::ί:8之方法’其中該閘極電極層包含-閑極多晶 曰~閘極金屬層之堆疊結構。 13. ::?項12之方法，其中該間極金屬層包含-選自由 物电：、1 M。、I则、V、ΖΓ、其矽化物及其組合 物組成之群的金屬。 14. 如凊求項8之方法，其中該研磨為化學機械研磨。 1 5·如請求項8之方法，進一步包含·· 在该蝕刻終止層及該閘極上形成一第'絕緣薄膜； j該第-絕㈣膜及該㈣終止層之—預定區域中形 成一至該摻雜多晶矽層之位元線接觸插塞； 在包括該位元線接觸插塞之該第一絕緣薄膜上形成一 102398.doc 1261295 第二絕緣薄膜； 在該第二絕緣薄膜、該第'絕緣薄膜 之一預定區域中形成-儲存節點接觸插塞； 在該第二絕緣薄膜及該儲存節 部電極層；A 卩4觸插基上形成一下 在該下部電極層上沉積一介 形成一電容器。 $層及-上部電極層，以 16· —種製造半導體裝置之方法，包含·· 在一半導體基板上形成一摻雜多晶石夕層； 在該摻雜多晶矽層上形成_蝕刻終止層； 餘刻该钱刻終止層、該摻雜曰 雜夕日日矽層及該半導體基板 一預疋區域’以形成-界定-間極區域之渠溝； 在該閘極區域上沉積-間極氧化物薄臈. :閉極電極層及一填充該渠溝之硬式光罩層； 止:磨_極電極層及該硬式光罩層，以曝光該㈣終 曰，且在該閘極區域中形成一閘極· 2㈣終止層及該_上形成—第-麟薄膜；及 成一 2Γ絕緣薄膜及純料止層之—預定區域中形 乡雜多晶矽層之接觸插塞。 1 7.如請求項！ 6之 ， ]8 , ^ ^ ，、中该研磨為化學機械研磨。 ΐδ·如清求項16之方 备β b威 /、中在一半導體基板上形成一摻雜 夕日日石夕層包含： :該半導體基板上形成一未摻雜多晶石夕層；及 X未杉雜多晶矽層上執行一離子植入過程。 i02398.doc 1261295 19. 如請求項16之方法，其中在一半導體基板上形成一摻雜 多晶石夕層包含： 使用一 Si源氣體及一雜質源氣體來形成該多晶矽層。 20. 如請求項1 6之方法，其中該閘極電極層包含一閘極多晶 矽層與一閘極金屬層之堆疊結構。
102398.doc
TW094119536A 2005-03-18 2005-06-13 Method for fabricating semiconductor device TWI261295B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050022618A KR100596833B1 (ko) 2005-03-18 2005-03-18 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TWI261295B true TWI261295B (en) 2006-09-01
TW200634897A TW200634897A (en) 2006-10-01

Family

ID=36933986

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094119536A TWI261295B (en) 2005-03-18 2005-06-13 Method for fabricating semiconductor device

Country Status (6)

Country Link
US (1) US7332397B2 (zh)
JP (1) JP5047475B2 (zh)
KR (1) KR100596833B1 (zh)
CN (1) CN100576505C (zh)
DE (1) DE102005026315B4 (zh)
TW (1) TWI261295B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374335B1 (ko) * 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
JP2009182114A (ja) 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
CN101572224B (zh) * 2008-04-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 多晶硅浮栅的制作方法以及半导体器件的制作方法
KR101051577B1 (ko) 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8507996B2 (en) * 2009-09-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Block contact plugs for MOS devices
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101164974B1 (ko) * 2010-12-15 2012-07-12 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법
KR102188883B1 (ko) * 2013-12-13 2020-12-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN108257957A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621451A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JPH06318680A (ja) * 1993-05-10 1994-11-15 Nec Corp 半導体記憶装置およびその製造方法
JPH07161977A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置とその製造方法
KR0136995B1 (ko) * 1994-09-08 1998-04-24 김주용 비휘발성메모리셀의제조방법
JP2751909B2 (ja) * 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
JP3295393B2 (ja) * 1998-10-26 2002-06-24 松下電器産業株式会社 半導体装置の製造方法
US6303448B1 (en) * 1998-11-05 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for fabricating raised source/drain structures
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100574487B1 (ko) * 2002-07-05 2006-04-27 주식회사 하이닉스반도체 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR100835505B1 (ko) * 2002-07-18 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
KR20040102720A (ko) * 2003-05-29 2004-12-08 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005019584A (ja) 2003-06-25 2005-01-20 Sony Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR100596833B1 (ko) 2006-07-04
CN100576505C (zh) 2009-12-30
US20060211229A1 (en) 2006-09-21
JP2006261625A (ja) 2006-09-28
TW200634897A (en) 2006-10-01
DE102005026315B4 (de) 2010-11-25
US7332397B2 (en) 2008-02-19
JP5047475B2 (ja) 2012-10-10
DE102005026315A1 (de) 2006-09-21
CN1835208A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
TWI231602B (en) A novel method of fabricating variable length vertical transistors
EP3314634B1 (en) Metal oxide blocking dielectric layer for three-dimensional memory devices
TWI310593B (en) Method and structure for a 1t-ram bit cell and macro
US6455369B1 (en) Method for fabricating a trench capacitor
TW200522181A (en) A method of varying etch selectivities of a film
CN100539189C (zh) 制造场效应晶体管的方法以及半导体结构
TW201011817A (en) A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process
US8486778B2 (en) Low resistance source and drain extensions for ETSOI
CN120264840A (zh) 含有多层钛氮化物扩散屏障的半导体器件以及其制造方法
TW200820435A (en) Semiconductor devices with dual-metal gate structures and fabrication methods thereof
TW200905886A (en) Vertical floating body cell of a semiconductor device and method for fabricating the same
TW201017733A (en) Semiconductor device having metal gate stack and fabrication method thereof
TW200915495A (en) Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
TW201246303A (en) Multi-layer structures and process for fabricating semiconductor devices
TW201027675A (en) CMOS device comprising NMOS transistors and PMOS transistors having increased strain-inducing sources and closely spaced metal silicide regions
TW200929339A (en) Method for fabricating vertical channel transistor in semiconductor device
TW201137954A (en) Method of fabricating semiconductor device
TW201246449A (en) Superior integrity of high-k metal gate stacks by capping STI regions
TWI261295B (en) Method for fabricating semiconductor device
TW202228211A (zh) 具有介電芯的高效能浮體垂直場效電晶體
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
TW200832528A (en) Transistor gates including cobalt silicide, semiconductor device structures including the transistor gates, precursor structures, and methods of fabrication
TW200814312A (en) Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
TWI295492B (en) Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell
TWI312177B (en) Recessed gate structure and method for preparing the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees