[go: up one dir, main page]

TWI261135B - Method for fabricating thin film transistors of a TFT-LCD - Google Patents

Method for fabricating thin film transistors of a TFT-LCD Download PDF

Info

Publication number
TWI261135B
TWI261135B TW091111376A TW91111376A TWI261135B TW I261135 B TWI261135 B TW I261135B TW 091111376 A TW091111376 A TW 091111376A TW 91111376 A TW91111376 A TW 91111376A TW I261135 B TWI261135 B TW I261135B
Authority
TW
Taiwan
Prior art keywords
layer
region
capacitor
conductive layer
patterned
Prior art date
Application number
TW091111376A
Other languages
English (en)
Inventor
Chung-Hsien Yang
Rung-Nan Lu
Original Assignee
Chi Mei Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Optoelectronics Corp filed Critical Chi Mei Optoelectronics Corp
Priority to TW091111376A priority Critical patent/TWI261135B/zh
Priority to JP2003020301A priority patent/JP4612279B2/ja
Priority to US10/250,017 priority patent/US6987311B2/en
Application granted granted Critical
Publication of TWI261135B publication Critical patent/TWI261135B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0231Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

1261135 五'發明說明α) 發明之領域 本發明係提供一種薄膜電晶體液晶顯示器之薄膜電晶 體製作方法,尤指一種四道微影暨蝕刻製程(4 PEP)之薄 膜電晶體製作方法。 背景說明 薄膜電晶體液晶顯示器(TFT-LCD)主要是利用成矩陣 狀排列的薄膜電晶體,配合適當的電容、連接墊等電子元 件來驅動液晶像素,以產生豐富亮麗的圖形。由於 TFT-LCD具有外型輕薄、耗電量少以及無輕射污染等特 性,因此被廣泛地應用在筆記型電腦(η 〇 t e b ο 〇 k )、個人數 位助理(PDA)等攜帶式資訊產品上,甚至已有逐漸取代傳 統桌上型電腦之CRT監視器的趨勢。 隨著TFT-LCD之製程不斷簡化,目前一種僅需四道微 影暨蝕刻製程(4 PEP)之TFT-LCD製程已經被廣泛使用,請 參考圖一至圖六,圖一至圖六為習知一 TFT-LCD之4 PEP製 程示意圖。如圖一所示,該TFT-LCD係製作於一玻璃基板 1 0上,同時基板1 0表面包含有一電晶體區13、一電容區 1 4、一第一導線區域1 1以及一第二導線區域1 2,其中第一 導線區域1 1例如為掃描線’第二導線區域1 2例如為信號 線。該製程方法係先於基板1 0表面形成一第一金屬層(未
1261135 五、發明說明(2) 顯示),然後進行一第一 PEP製程來定義該第一金屬層之圖 案,以於第一導線區域11、電晶體區域1 3以及電容區域1 4 中分別形成一第一導線2 0、一薄膜電晶體之閘極電極1 6以 及一電容下電極1 8,並同時去除第二導線區域1 2之該第一 金屬層。 然後如圖二所示,於基板1 0上依序形成一絕緣層2 2、 一半導體層.24、一摻雜矽導電層26以及一第二金屬層28,. 並覆蓋圖案化之該第一金屬層。如圖三所示,接著於基板 10上形成一光阻層30,並且進行一第二PEP製程,去除未 被光阻層3 0覆蓋之第二金屬層2 8、摻雜矽導電層2 6以及半 導體層2 4直到絕緣層2 2表面,以於第二導線區域1 2、電晶 體區域13以及電容區域14中分別形成弟二導線21、該薄膜 電晶體以及該電容,並同時完全去除第一導線區域11中之 第二金屬層28、摻雜矽導電層2 6以及半導體層24。其中, 第二金屬層2 8係用來作為該電容之上電極。 接著如圖四所示,進行一光阻灰化(a s h i n g )製程,去 除部分之光阻層3 0,以於該薄膜電晶體上定義一通道區 3卜隨後利用殘留之光阻層作為遮罩,去除通道區3 1内之 第二金屬層2 8以及摻雜矽導電層2 6,以使通道區3 1兩側被 分隔之第二金屬層2 8以及摻雜矽導電層2 6得以分別用來作 為該薄膜電晶體之源極導電層3 2以及汲極導電層3 4。隨後 如圖五所示,先進行一去光阻(stripping)製程,以完全
1261135 五'發明說明(3) 去除殘留之光阻層,再於基板1 0上形成一保護層3 6,並進 行一第三微影暨蝕刻製程,以於汲極導電層3 4上方之保護 層3 6中、該電容上電極上方之保護層3 6中、第二導線區域 1 2之第二金屬層2 8上方之保護層3 6中以及第一導線區域1 1 之保護層3 6與第一絕緣層2 2中,分別形成一第一 4 0、第二 4 1、第三4 2以及第四接觸洞4 3,以暴露部分之汲極導電層 3 4、部分之該電容上電極、部分之第二導線2 1以及部分之 第一導線2 0.。
最後如圖六所示,進行一第四微影暨ϋ刻製程,以於 >及極導電層3 4上方之保護層3 6表面、該電容上電極上方之 保護層3 6表面以及第二導線區域1 2之保護層3 6表面、第一 導線區域1 1之保護層3 6表面形成一圖案化之透明導電層 4 4。其中,透明導電層4 4係經由第一接觸洞4 0、第二接觸 洞4 1以及第三接觸洞4 2、第四接觸洞4 3而分別電連接於汲 極導電層3 4、該電容上電極以及該第二導線2 1、第一導線 20 °
習知TFT-LCD之4 PEP製程雖然僅需實施四道微影暨蝕 刻製程,大幅簡化叮製程步驟,卻因為第二金屬層2 8與半 導體層2 4係同時利用第二微影蝕刻製程形成,半導體層2 4 因而具有與第二金屬層2 8相同之圖案,故在第二金屬層28 之圖案下方同時會有半導體層2 4形成,如圖六所示。因此 當該TFT-LCD之一背光源透過絕緣層而直接照射至薄膜電
第7頁 1261135 五、發明說明(4) 晶體之半導體層2 4時,半導體層2 4下並不具有任何金屬層 之遮蔽◦其次,圖六中第二導線區域1 2之第二金屬層2 8, 例如作為信號線,等須於面板上延伸,而致使半導體層2 4 直接暴露在背光源下,吸收光線而產生一光電流。上述原 因均導致該習知TFT-LCD之薄膜電晶體產生一光導引漏電 流(photo induced leakage current),進而嚴重影響產 品之可靠度。 發明概述 因此本發明之目的即在提供一種薄膜電晶體液晶顯示 器之薄膜電晶體製作方法,以解決上述問題。 在本發明之最佳實施例中,本發明方法係先於一基板 之電晶體區域中形成該薄膜電晶體之閘極電極’然後於該 閘極電極上依序形成一第一絕緣層、一遮光層、一第二絕 緣層、一半導體層、一換雜石夕導電層以及一第二金屬層。 接著於該電晶體區域中定義並蝕刻出該薄膜電晶體的圖 案,再於該薄膜電晶體上定義一通道區分隔該第二金屬層 以及該摻雜矽導電層,以分別形成該薄膜電晶體之源極導 電層以及汲極導電層。最後於該汲極導電層上方依序形成 一保護層以及一透明導電層,且該透明導電層係經由該保 護層中之第一接觸洞來電連接該汲極導電層。
1261135 五 '發明說明(5) 由於本發明之製作薄膜電晶體之方法係於該薄膜電晶 體之閘極電極以及半導體層之間形成一遮光層,用來阻擋 或是吸收該薄膜電晶體液晶顯示器之一背光源(back 1 1 gh t ),因此可以有效避免該薄膜電晶體產生一光導引漏 電流(photo induced leakage current)。 發明之詳細說明 請參考圖七至圖十二,圖七至圖十二為本發明之 TFT-LCD之薄膜電晶體製作方法之第一實施例示意圖。如 圖七所示,該TFT-LC D係製作於一玻璃基板5 0上,且基板 5 0表面包含有一電晶體區53、一電容區5 4以及一第一 5 2、 第二導線區域5 1。本發明之製程方法係先於基板5 0表面形 成一第一金屬層(未顯示),接著進行一第一微影製程以於 電晶體區域53中定義該第一金屬層之圖案,並同時於電容 區域5 4以及第一導線區域5 1中分別定義一電容之圖案以及 一第一導線5 6之圖案。然後進行一蝕刻製程,以於電晶體 區域5 3、電容區域5 4以及第一導線區域5 1中分別形成一薄 膜電晶體之閘極電極5 8、一電容下電極6 0以及一第一導線 5 6,並同時去除第二導線區域5 2之該第一金屬層。 然後如圖八所示,於基板5 0上依序形成第一絕緣層 6 2、一由非晶矽或是金屬等之吸光或反光材料所構成的遮 光層6 4、一第二絕緣層6 6、一由非晶矽或是多晶矽構成之
1261135 五、發明說明(6) 半導體層68、一摻雜矽導電層70以及一第二金屬層72,並 覆蓋圖案化之該第一金屬層。接著如圖九所示,於基板50 上形成一光阻層7 4,並且進行一第二微影製程,以於第二 導線區域52、電晶體區域53以及電容區域54中分別定義出 第二導線5 7之圖案、該薄膜電晶體之圖案以及該電容之圖 案。隨後利用光阻層7 4作為遮罩進行一乾蝕刻製程,依序 去除未被光阻層74覆蓋之第二金屬層72、摻雜矽導電層 7 0、半導體層6 8、第二絕緣層6 6以及遮光層6 4直到第一絕 緣層6 2表面’以於第二導線區域5 2、電晶體區域5 3以及電 容區域5 4中分別形成第二導線5 7、該薄膜電晶體以及該電 容。其中,電容區域5 4中之第二金屬層7 2係用來作為該電 容之電容上電極,此外,由於光阻層7 4並未於第一導線區 域51中定義圖案,因此第一導線區域51中之第二金屬層 7 2、摻雜矽導電層7 0、半導體層6 8、第二絕緣層6 6以及遮 光層6 4將會同時於乾蝕刻製程中被完全去除。 接著如圖十所示,進行一光阻灰化(a s h i n g )製程,去 除部分之光阻層7 4,以於該薄膜電晶體上定義一通道區 7 7。然後利用殘留之光阻層作為遮罩,並進行一乾蝕刻或 濕蝕刻製程來去除通道區77内之第二金屬層72以及摻雜矽 導電層7 0,以使通道區7 7兩側被分隔之第二金屬層7 2以及 摻雜矽導電層7 0得以分別用來作為該薄膜電晶體之源極導 電層7 8以及汲極導電層8 0。隨後進行一去光阻 (stripping)製程,以完全去除殘留之光阻層。
第10頁 1261135 五、發明說明(7) 如圖十一所示,於基板5 0上形成一保護層8 2,並進行 一第三微影暨蝕刻製程,以於汲極導電層8 0上方之保護層 82中、該電容上電極上方之保護層82中、第二導線區域52 之第二導線5 7上方之保護層8 2中,以及第一導線區域5 1之 保護層8 2與第一絕緣層6 2中,分別形成一第一 8 4、第二 8 3、第三8 5以及第四接觸洞8 6,以暴露部分之汲極導電層 8 0、部分之該電容上電極、部分之第二導線5 7以及部分之 第一導線5 6。 最後如圖十二所示,進行一第四微影暨蝕刻製程,以 於汲極導電層8 0上方之保護層8 2表面、該電容上電極上方 之保護層8 2表面以及第二導線區域5 2之保護層8 2表面、第 一導線區域5 1上之保護層8 2表面形成一圖案化之透明導電 層9 0。其中,透明導電層9 0係經由第一接觸洞8 4、第二接 觸洞8 3以及第三接觸洞8 5、第四接觸洞8 6分別來電連接汲 極導電層8 0、該電容上電極、第二導線5 7以及第一導線 56 〇 此外,遮光層1 6 4亦可利用該去除通道區7 7内之第二金 屬層7 2以及摻雜矽導電層7 0的乾蝕刻或濕蝕刻製程來加以 去除,此即為本發明之第二實施例。例如當遮光層6 4係由 金屬材料所構成時,則該利用光阻層7 4作為遮罩所進行之 乾餘刻製程,僅依序去除未被光阻層7 4覆蓋之第二金屬層
第11頁 1261135 五、發明說明('8、) 〜〜〜一一 72、摻雜矽導電層7〇、半 到由該金屬材料構成之遮脰層6 8以及第二絕緣層6 6,直 灰化製程之後,再進行層M表面,然後在完成該光阻 第二金屬層72以及摻雜石夕^ f缚膜電晶體之通道區77内之 除暴露之遮光層64。 、电層70的钱刻製程,並同時去 請參考圖十三至圖十八, 一 TFT-LCD之薄膜電晶體製作'十^二一至^圖十八為本發明之 圖十三所示,該TFT-LCD係製你=弟二貫施例示意圖。如 基板1 0 0表面包含有一電晶體& 、玻璃基板1 0 0上,同時 第一丨02、第二導線區域丨^,^1^、—電容區104以及一 -厶Μ猛㈠。為1私方法係先於基板100 表面形成一第一金屬層(未顯+、 ^ 程以於電晶體區域1 0 3中定義$ m 者進仃一第一微影製 時於電容區域1〇4以及第= 屬層之圖案,並同 之圖案-第-導線106之圖工線=、0;中分別定義-電容 於電晶體區域1 0 3、電容區域】n 4lv这— . ^ 人 A i υ 4以及第一導線區域1 〇 1中 分別形成一薄膜電晶體之問極電極108、一 | 以及一第一導線1 0 6,並同時去除篦_ 下电才1 1 0 -金屬層。 子去除第一導線區域102之該第 然後如圖十四所示,於某拓〗η η 丞板1 〇 0上依序形成一透光 緣層1 1 2、一由例如為聚醯亞胺(! · 兄妝〖poly inude)構成之不透氺 絕緣層1 1 4、一由非晶矽或是多曰切m丄 ,个逐九 人疋夕日日矽構成之半導體層116、 -摻雜矽導電層1 1 8以及一第-今厪麻,〇 〒^曰 乐一孟屬層120,並覆蓋圖案化
第12頁 1261135
五、發明說明(9) 之該第一金屬層。接著如圖十五所示,於基板10 0上形成 一光阻層1 2 2,並且進行一第二微影製程,以於第二導線 區域1 0 2、電晶體區域i 0 3以及電容區域1 0 4中分別定義出 第二導線1 0 7之圖案、該薄膜電晶體之圖案以及該電容之 圖案◦隨後利用光阻層1 2 2作為遮罩進行一乾蝕刻製程, 依序去除未被光阻層1 2 2覆蓋之第二金屬層1 2 0、摻雜矽導 電層1 1 8、半導體層11 6以及不透光絕緣層1 1 4直到透光絕 緣層11 2表面,以於第二導線區域1 0 2、電晶體區域1 0 3以. 及電容區域104中分別形成第二導線107、該溥膜電晶體以 及該電容。其中,電容區域1 0 4之第二金屬層1 2 0係用來作 為該電容之電容上電極。此外,由於光阻層12 2並未於第 一導線區域1 0 1定義圖案,因此第一導線區域1 0 1中之第二 金屬層120、摻雜矽導電層118、半導體層11 6以及不透光 絕緣層1 1 4將會同時於乾蝕刻製程中被完全去除。 接著如圖十六所示,進行一光阻灰化(ashing)製程, 去除部分之光阻層122,以於該薄膜電晶體上定義一通道 區1 2 3。利用殘留之該光阻層作為遮罩,並進行一乾蝕刻 或濕蝕刻製程來去除通道區1 2 3内之第二金屬層1 2 0以及摻 雜矽導電層1 1 8,以使通道區1 2 3兩側被分隔之第二金屬層 1 2 0以及摻雜矽導電層1 1 8分別用來作為該薄膜電晶體之源 極導電層1 2 4以及汲極導電層1 2 6。隨後進行一去光阻 (stripping)製程,以完全去除殘留之光阻層。
第13頁 1261135 五、發明說明(ίο) 如圖十七所示,於基板1 0 0上形成一保護層1 2 8,並進 行一第三微影暨蝕刻製程,以於汲極導電層1 2 6上方之保 護層128中' 該電容上電極上方之保護層128中、第二導線 區域1 0 2之第二導線1 0 7上方之保護層1 2 8中,以及第一導 線區域1 0 1之保護層1 2 8與透光絕緣層11 2中,分別形成一 第一 1 3 0、第二1 2 9、第三1 3 1以及第四接觸洞1 3 2,以暴露 部分之汲極導電層1 2 6、部分之該電容上電極、部分之第 二導線1 0 7以及部分之第一導線1 0 6。 - 最後如圖十八所示,進行一第四微影暨餘刻製程,以 於没極導電層1 2 6上方之保護層1 2 8表面、該電容上電極上 方之保護層1 2 8表面以及第二導線區域1 0 2之保護層1 2 8表 面、第一導線區域1 〇 1之保護層1 2 8表面形成一圖案化之透 明導電層1 3 4。其中,透明導電層1 3 4係經由第一接觸洞 1 3 0、第二接觸洞1 2 9以及第三接觸洞1 3 1、第四接觸洞1 3 2 分別來電連接汲極導電層1 2 6、該電容上電極以及第二導 線1 0 7、第一導線1 0 6。 在本發明之第一、第二以及第三實施例中,於第一以 及第二導線區域形成之第一以及第二導線係用來作為傳遞 控制訊號之訊號線(d a t a 1 i n e )或掃描線(s c a n 1 i n e ),同 時該第一以及第二導線另可視製程及電路設計之需要而包 含有複數個連接墊,以與一外部驅動電路相電連接。
第14頁 1261135 五、發明說明αι) ——^ 圖十九為本發明之第一以及第二實施例製作之 TFT-LCD結構示意圖。如圖十九所示,該TFT-LCD之薄膜電 晶體2 係製作於一基板2 0 0上之一電晶體區域2 〇 3,薄膜 電晶體2 1 2包含有一由第一金屬層構成之閘極電極2 q §、一 第一絕緣層2 1 8、一由非晶矽材料或是金屬材料構成之遮 光層2 2 0、一第二絕緣層2 2 2、一由非晶矽材料或是多晶矽 材料構成之半導體層2 2 4、一摻雜矽導電層2 2 6以及一第二 巫屬層2 2 8 ’其中遮光層2 2 0係用來阻擋及吸收該薄膜電晶 2液晶顯示器之背光(bac k 1 i gh t)。薄膜電晶體2 1 2另包 含有一通道區2 3 5,通道區2 3 5係分隔第二金屬層2 2 8以及 接雜石夕導電層2 2 6,以分別作為薄膜電晶體2丨2之源極導電 層234以及汲極導電層2 3 6。第二金屬層2 2 8以及通道區235 表面包含有一保遵層230’同時沒極導電層23 6上方之保護 層2 3 0包含有一透明導電層2 3 2,透明導電層232係透過一 接觸洞與汲極導電層2 3 6相電連接。 圖十九中之TFT-LCD另外包含有一電容216、一第—導 ,2 1 4以及一第二導線2 0 6,係分別製作於基板1 〇 〇之一電 容區域2 04、第一導線區域201以及一第二導線區域2 0 2。 電容2 1 6包含有該第一金屬層構成之下電極2丨〇、第一絕緣 層218、遮光層2 2 0、第二絕緣層2 2 2、半導體層2 24、摻雜 f導電層22 6以及一由第二金屬層22 8構成之上電極。第— 導線2 1 4包含有第一絕緣層2 1 8、遮光層2 2 0、第二絕緣層 222、半導體層224、摻雜矽導電層22 6以及第二金屬層
第15頁 1261135 五、發明說明(12) 2 2 8。第一導線2 〇 6係由該第一金屬層構成,並且該第一金 屬層上方包含有第一絕緣層218。同時電容21 6表面、第二 導線2 14表面以及第一導線2 0 6表面包含有一保護層2 3 0以 及一透明導電層2 3 2,並且透明導電層2 3 2係分別透過一接 觸洞與該電容上電極、第一導線2 0 6以及第二導線2 1 4相電 連接。 圖二十為本發明之第三實施例製作之TFT-LCD結構示 意圖。如圖二十所示,該TFT-LCD之薄膜電晶體31 2係製作 於一基板3 0 0上之一電晶體區域3 0 3,薄膜電晶體3 1 2包含 有一由第一金屬層構成之閘極電極3 0 8、一透光絕緣層 3 1 8、一由例如為聚醯亞胺(ρ ο 1 y i m i d e )材料構成之不透光 絕緣層3 2 Ο、一由非晶矽材料或是多晶矽材料構成之半導 體層322、一摻雜矽導電層32 4以及一第二金屬層326,其 中不透光絕緣層3 2 0係用來阻擔及吸收該薄膜電晶體液晶 顯示器之背光(back light)。薄膜電晶體312另包含有一 通道區3 3 3,通道區3 3 3係分隔第二金屬層3 2 6以及摻雜石夕 導電層3 2 4,以分別作為薄膜電晶體3 1 2之源極導電層3 3 2 以及 >及極導電層334。第二金屬層326以及通道區33 3表面 包含有一保護層3 2 8 ’同時沒極導電層3 3 4上方之保護層 3 2 8包含有一透明導電層3 3 0,透明導電層3 3 0係透過一接 觸洞(未顯示)與汲極導電層3 3 4相電連接。 圖二十中之TFT-LCD另外包含有一電容316、一第一導
第16頁 !261135 五、發明說明(13) ――一'~ 線3 〇 6以及一第二導線3 1 4,係分別製作於基板3 0 0之一電 容區域3 0 4、第一導線區域3 0 1以及一第二導線區域3 0 2。 電容3 1 6包含有一由第一金屬層構成之下電極3 1 〇、透光絕 緣層3 1 8、不透光絕緣層3 2 8、半導體層3 2 2、摻雜矽導電 層32 4以及一由第二金屬層32 6構成之電容上電極。第二導 線3 1 4包含有透光絕緣層3 1 8、不透光絕緣層3 2 0、半導體 層3 2 2、摻雜矽導電層3 2 4以及第二金屬層3 2 6。第一導線 3 0 6係由該第一金屬層構成,並且該第一金屬層上包含有. 透光絕緣層3 1 8 ^同時電容3 1 6表面、第一導線3 0 6表面以 及第二導線3 1 4表面包含有一保護層32 8以及一圖案化之透 明導電層3 3 0 ’並且透明導電層3 3 0係分別透過^一接觸洞 (未顯示)與該電容、第一導線3 0 6以及第二導線3 1 4相電連 接0 相較於習知T F T - L C D之4 P E P製程,本發明之製作薄膜 電晶體之方法係於該薄膜電晶體之閘極電極以及半導體層 之間形成一遮光層或是一不透光絕緣層,該遮光層或是不 透光絕緣層係用來阻擔或是吸收該T F T - L C D之一背光源 (back light),因此可以有效避免該薄膜電晶體產生一光 導引漏電流(photoinduced leakage current),同時本 發明之製程方法並不會增加黃光暨蝕刻製程的實施次數, 因此依然具有製程簡化之優點。 以上所述僅為本發明之較佳實施例,凡依本發明申請
第17頁 1261135
第18頁 1261135 圖式簡單說明 圖示之簡單說明 圖一至圖六為習知一 TFT-LCD之4 PEP製程示意圖。 圖七至圖十二為本發明之TFT-LCD之薄膜電晶體製作 方法之第一實施例示意圖。 ; 圖十三至圖十八為本發明之TFT-LCD之薄膜電晶體製 !作方法之第三實施例示意圖。 I 圖十九為本發明之第一以及第二實施例製作之TFT- LCD結構示意圖。 圖二十為本發明之第三實施例製作之TFT-LCD結構示 意圖。 圖示之符號說明
10 基 板 11 第 一 導 線 區 域 12 第 二 導 線 區域 13 電 晶 體 區 域 14 電 容 區 域 16 閘 極 電 極 18 電 容 下 電 極 20 第 一 導 線 21 第 二 導 線 22 絕 緣 層 24 半 導 體 層 26 摻 雜 矽 導 電 層 28 第 二 金 屬 層 30 光 阻 層 31 通 道 區 32 源 極 導 電 層 34 汲 極 導 電 層 36 保 護 層 44 透 明 導 電 層 第19頁 1261135 圖式簡單說明 40、 4卜 42、 43 接 觸 洞 50〜 100 基 板 5卜 101 第 ,一 導 線 區 域 5 2 .、 102 第 二 導 線 區域 53、 103 電 晶 體 區 域 54、 104 電 容 區 域 58〜 108 閘 極 電 極 60 ^ 110 電 容 下 電 極 5 6、‘ 1 0 6 第 一一 導 線 57 ^ 107 第 二 導 線 62 第 ^- 絕 緣 層 64 遮 光 層 66 第 一· 絕 緣 層 68> 116 半 導 體 層 70、 118 摻 雜 矽 導 電 層 Ί2、 120 第 —^ 金 屬 層 74、 122 光 阻 層 ΊΊ、 123 通 道 區 78 ^ 124 源 極 導 電 層 80 ^ 126 汲 極 導 電 層 82 > 128 保 護 層 90 ^ 134 透 明 導 電 層 83〜 84〜 85 ^ i、 129〜1 3 0、m、1 3 2接 觸 洞 112 透 光 絕 緣 層 114 不 透 光 絕 緣 層 2 0 0 ^ 300 基 板 201 ^ 301 第 - 導 線 區 域 2 0 2 ^ 302 第 二 導 線 區域 2 0 3 > 303 電 晶 體 區 域 2 0 4、 304 電 容 區 域 2 0 8 ^ 308 閘 極 電 極 210> 310 電 容 下 電 極 2 0 6 > 306 第 一 導 線 214、 314 第 二 導 線 212^ 312 電 晶 體 216^ 316 電 容 218 第 一 絕 緣 層 220 遮 光 層 222 第 — 絕 緣 層 2 2 4 ^ 322 半 導 體 層 2 2 6 \ 324 摻 雜 矽 導 電 層 2 2 8〜 326 第 —- 金 屬 層 2 3 5 > 333 通 道 區 2 3 4、 332 源 極 導 電 層 2 3 6 ^ 334 汲 極 導 電 層
第20頁 1261135
第21頁

Claims (1)

1261135 六、申請專利範圍 1. 一種薄膜電晶體液晶顯示器之薄膜電晶體製作方法, 該薄膜電晶體係製作於一基板上之一電晶體區域中,該方 法包含有下列步驟: (a )於該基板表面形成一第一金屬層; (b )進行一第一微影製程,以於該電晶體區域中定義 該第一金屬層之圖案,並進行一第一蝕刻製程,以形成該 薄膜電晶體之閘極電極; (c )於該基板上依序形成一第一絕緣層、一遮光層、 一第二絕緣層、一半導體層、一摻雜矽導電層以及一第二 金屬層,並覆蓋該圖案化之第一金屬層; (d )於該基板上形成一光阻層,並進行一第二微影製 程,以於該電晶體區域中定義該薄膜電晶體之圖案; (e)利用該光阻層作為遮罩進行一第二钱刻製程,依 序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導電 層、該半導體層.、該第二絕緣層以及該遮光層,以於該電 晶體區域形成該薄膜電晶體; (f )進行一光阻灰化(a s h i n g )製程,去除部分之該光 阻層,以於該薄膜電晶體上定義一通道區; (g) 利用殘留之該光阻層作為遮罩,去除該通道區内 之該第二金屬層以及該摻雜矽導電層,以使該通道區兩側 被分隔之該第二金屬層以及該摻雜矽導電層,分別用來作 為該薄膜電晶體之源極導電層以及汲極導電層; (h) 進行一去光阻(stripping)製程,以完全去除該光 阻層;
第22頁 1261135 六、申請專利範圍 (i )於該基板上形成一保護層,並進行一第三微影暨 蝕刻製程,以於該汲極導電層上方之該保護層中形成一第 一接觸洞,暴露部分之該汲極導電層;以及 (j )於該基板上形成一透明導電層,並進行一第四微 影暨蝕刻製程,以於該汲極導電層上方之該保護層表面形 成一圖案化之透明導電層,並經由該第一接觸洞來電連接 該 >及極導電層。 2. 如申請專利範圍第1項之方法,其中該基板表面另包 含有至少一電容區域用以形成一電容,且該方法另包含有 下列步驟: 於步驟(b )定義該第一金屬層之圖案時,同時於該電容區 域中形成該電容之下電極; 於步驟(d )利用該光阻層來定義該薄膜電晶體之圖案時, 同時於該電容區域中定義該電容之圖案; 於步驟(e )進行該第二蝕刻製程時,同時於該電容區域中 依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導 電層、該半導體層、該第二絕緣層以及該遮光層,以於該 電容區域中形成該電容,其中該第二金屬層係用來作為該 電容之上電極; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該電容 上電極上之該保護層中形成一第二接觸洞,以暴露部分之 該電容上電極;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該電容
1261135 六、申請專利範圍 上電極上之該保護層表面,形成該圖案化之透明導電層, 並經由該第二接觸洞來電連接該電容上電極。 3. 如申請專利範圍第1項之方法,其中該基板另包含有 至少一第一導線區域用以形成一第一導線,且該方法另包 含有下列步驟: 於步驟(b)定義該第一金屬層之圖案時,同時於該第一導 線區域中形成該第一導線, 於步驟(e )進行該第二蝕刻製程時,同時於該第一導線區 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層、該第二絕緣層以及該遮光層; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該第一 導線區域之該保護層以及該第一絕緣層中形成一第四接觸 洞,以暴露部分之該第一導線;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該第一 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第四接觸洞來電連接該第一導線。 4. 如申請專利範圍第1項之方法,其中該基板另包含有 至少一第二導線區域用以形成一第二導線,且該方法另包 含有下列步驟: 於步驟(b)定義該第一金屬層之圖案時,同時去除該第二 導線區誠之該第一金屬層; 於步驟(d)利用該光阻層來定義該薄膜電晶體之圖案時,
第24頁 1261135 六、申請專利範圍 同時於該第二導線區域中定義該第二導線之圖案; 於步驟(e )進行該第二蝕刻製程時,同時於該第二導線區 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層、該第二絕緣層以及該遮光層,以 於該第二導線區域中形成該第二導線; 於步驟(1 )進行該第三微影暨蝕刻製程時,同時於該第二 導線區域之該第二金屬層上方之該保護層中形成一第三接 觸洞,以暴露部分之該第二金屬層;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該第二 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第三接觸洞來電連接該第二導線。 5. 如申請專利範圍第1項之方法,其中該遮光層係用來 阻擋及吸收該薄膜電晶體液晶顯示器之背光(back light)’以避免該溥膜電晶體產生一光導引漏電流(photo induced leakage current)0 6. 如申請專利範圍第1項之方法,其中構成該遮光層之 材料包含有一非晶$夕材料或是一金屬材料。 7. 如申請專利範圍第1項之方法,其中構成該半導體層 之材料包含有一非晶矽材料或是一多晶矽材料。 8. 一種薄膜電晶體液晶顯示器之薄膜電晶體製作方法,
第25頁 1261135 六、申請專利範圍 該薄膜電晶體係製作於一基板上之一電晶體區域中,該方 法包含有下列步驟: (a〇於該基板表面形成一第一金屬層; (b )進行一第一微影製程,以於該電晶體區域中定義 該第一金屬層之圖案,並進行一第一蝕刻製程,以形成該 薄膜電晶體之閘極電極; (c)於該基板上依序形成一透光絕緣層、一不透光絕 緣層、一半導體層、一摻雜矽導電層以及一第二金屬層,. 並覆蓋該圖案化之第一金屬層; (d )於該基板上形成一光阻層,並進行一第二微影製 程,以於該電晶體區域中定義該薄膜電晶體之圖案, (e) 利用該光阻層作為遮罩進行一第二餘刻製程,依 序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導電 層、該半導體層以及該不透光絕緣層,以於該電晶體區域 形成該薄膜電晶體, (f) 進行一光阻灰化(ashing)製程,去除部分之該光 阻層,以於該薄膜電晶體上定義一通道區; 内 區 道 通 該 除 去 罩 遮 為 作 層 阻 光 該 之 留 殘 用 IUJ. FT 兩來 區用 道別 通分 , =口 使層 以電 ’導 層碎 電雜 導摻 矽該 雜及 摻以 該層 及屬 以金 層二 屬第 金該 二之 第隔 該分 之被 光 該 除 去 •,全 層完 電以 導’ 極程 汲製 及 g Π 以 i P 層 P • 1 電 r IX 導S /IV 極 源 之 體 晶 電 膜 薄 該 為 阻 光 去- 行 進 層 阻 暨 影 微 三 第- 行 進 並 層 護 保 一 成 形 上 板 基 亥 --口 • 1 /(V
I - -HiwMMyr I 第26頁 1261135 六、申請專利範圍 I虫刻製程,以於該汲·極導電層上方之該保護層中形成一第 一接觸洞,暴露部分之該汲極導電層;以及 (j ·)於該基板上形成一透明導電層,並進行一第四微 影暨蝕刻製程,以於該汲極導電層上方之該保護層表面形 成一圖案化之透明導電層,並經由該第一接觸洞來電連接 該汲極導電層。 9. 如申請專利範圍第8項之方法,其中該基板表面另包-含有至少一電容區域用以形成一電容,且該方法另包含有 下列步驟: 於步驟(b )定義該第一金屬層之圖案時,同時於該電容區 域中形成該電容之下電極; 於步驟(d )利用該光阻層來定義該薄膜電晶體之圖案時, 同時於該電容區域中定義該電容之圖案; 於步驟(e )進行該第二蝕刻製程時,同時於該電容區域中 依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導 電層、該半導體層以及該不透光絕緣層,以於該電容區域 中形成該電容,其中該第二金屬層係用來作為該電容之上 電極; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該電容 上電極上之該保護層中形成一第二接觸洞,以暴露部分之 該電容上電極;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該電容 上電極上之該保護層表面,形成該圖案化之透明導電層,
1261135 六、申請專利範圍 並經由該第二接觸洞來電連接該電容上電極。 1 0.如申請專利範圍第8項之方法,其中該基板另包含有 至少一第一導線區域用以形成一第一導線,且該方法另包 含有下列步驟: 於步驟(b )定義該第一金屬層之圖案時,同時於該第一導 線區域中形成該第一導線; 於步驟(e )進,行該第二蝕刻製程時,同時於該第一導線區, 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層以及該不透光絕緣層; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該第一 導線區域之該保護層以及該透光絕緣層中形成一第四接觸 洞,以暴露部分之該第一導線;以及 於步驟(j)進行該第四微影暨蝕刻製程時,同時於該第一 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第四接觸洞來電連接該第一導線。 1 1.如申請專利範圍第8項之方法,其中該基板另包含有 至少^弟二導線區域用以形成一弟二導線’且該方法另包 含有下列步驟: 於步驟(b)定義該第一金屬層之圖案時,同時去除該第二 導線區域之該第一金屬層; 於步驟(d )利用該光阻層來定義該薄膜電晶體之圖案時, 同時於該弟二導線區域中定義該弟二導線之圖案,
第28頁 1261135 六、申請專利範圍 於步驟(e )進行該第二蝕刻製程時,同時於該第二導線區 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層以及該不透光絕緣層,以於該第二 導線區域中形成該第二導線, 於步驟(1 )進行該第三微影暨蝕刻製程時,同時於該第二 導線區域之該第二金屬層上方之該保護層中形成一第三接 觸洞,以暴露部分之該第二金屬層;以及 於步驟(:j )進行該第四微影暨蝕刻製程時,同時於該第二, 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第三接觸洞來電連接該第二導線。 1 2.如申請專利範圍第8項之方法,其中該不透光絕緣層 係用來阻擋及吸收該薄膜電晶體液晶顯示器之背光(back light)’以避免該溥膜電晶體產生一光導引漏電流(photo induced leakage current)0 1 3 .如申請專利範圍第8項之方法,其中構成該不透光絕 緣層之材料包含有聚酿亞胺(polyimide)。 1 4.如申請專利範圍第8項之方法,其中構成該半導體層 之材料包含有^ 一非晶碎材料或是一多晶石夕材料。 1 5. —種薄膜電晶體液晶顯示器之薄膜電晶體製作方法, 該薄膜電晶體係製作於一基板上之一電晶體區域中,該方
第29頁 1261135 六、申請專利範圍 法包含有下列步驟: (a )於該基板表面形成一第一金屬層; (b〇進行一第一微影製程,以於該電晶體區域中定義 該第一金屬層之圖案,並進行一第一蝕刻製程,以形成該 薄膜電晶體之閘極電極; (c )於該基板上依序形成一第一絕緣層、一遮光層、 一第二絕緣層、一半導體層、一摻雜矽導電層以及一第二 金屬層,並覆蓋該圖案化之第一金屬層; (d )於該基板上形成一光阻層,並進行一第二微影製 程,以於該電晶體區域中定義該薄膜電晶體之圖案, (e )利用該光阻層作為遮罩進行一第二姓刻製程,依 序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導電 層、該半導體層以及該弟二絕緣層’以於該電晶體區域形 成該溥膜電晶體, (f )進行一光阻灰化(ash i ng )製程,去除部分之該光 阻層,以於該薄膜電晶體上定義一通道區; (g)利用殘留之該光阻層作為遮罩,去除未覆蓋之該 遮光層以及該通道區内之該第二金屬層與該摻雜矽導電 層,以使該通道區兩側被分隔之該第二金屬層以及該摻雜 矽導電層,分別用來作為該薄膜電晶體之源極導電層以及 汲極導電層; (j )進行一去光阻(stripping)製程,以完全去除該光 阻層; (i )於該基板上形成一保護層,並進行一第三微影暨
第30頁 1261135 六、申請專利範圍 蝕刻製程,以於該汲極導電層上方之該保護層中形成一第 一接觸洞,暴露部分之該汲極導電層;以及 (」)於該基板上形成一透明導電層,並進行一第四微 影暨蝕刻製程,以於該汲極導電層上方之該保護層表面形 成一圖案化之透明導電層,並經由該第一接觸洞來電連接 該汲極導電層。
1 6。如申請專利範圍第1 5項之方法,其中該基板表面另包 含有至少一電容區域用以形成一電容,且該方法另包含有 下列步驟: 於步驟(b)定義該第一金屬層之圖案時,同時於該電容區 域中形成該電容之下電極; 於步驟(d)利用該光阻層來定義該薄膜電晶體之圖案時, 同時於該電容區域中定義該電容之圖案; 於步驟(e )進行該第二蝕刻製程時,同時於該電容區域中 依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜矽導 電層、該半導體層以及該第二絕緣層,以於該電容區域中 形成該電容,其中該第二金屬層係用來作為該電容之上電 極;
於步驟(g)中,同時去除該電容區域外之該遮光層; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該電容 上電極上之該保護層中形成一第二接觸洞,以暴露部分之 該電容上電極;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該電容
第31頁 1261135 六、申請專利範圍 上電極上之該保護層表面,形成該圖案化之透明導電層, 並經由該第二接觸洞來電連接該電容上電極。 1 7..如申請專利範圍第1 5項之方法,其中該基板另包含有 至少一第一導線區域用以形成一第一導線,且該方法另包 含有下列步驟: 於步驟(b )定義該第一金屬層之圖案時,同時於該第一導 線區域中形成該弟一導線, 於步驟(e )進行該第二蝕刻製程時,同時於該第一導線區 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層以及該第二絕緣層; 於步驟(g)中,同時去除該第一導線區域上之該遮光層; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該第一 導線區域之該保護層以及該第一絕緣層中形成一第四接觸 洞,以暴露部分之該第一導線;以及 於步驟(j)進行該第四微影暨蝕刻製程時,同時於該第一 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第四接觸洞來電連接該第一導線。 1 8 .如申請專利範圍第1 5項之方法,其中該基板另包含有 至少一第二導線區域用以形成一第二導線,且該方法另包 含有下列步驟: 於步驟(b)定義該第一金屬層之圖案時,同時去除該第二 導線區域之該第一金屬層;
第32頁 1261135 六、申請專利範圍 於步驟(d)利用該光阻層來定義該薄膜電晶體之圖案時, 同時於該苐二導線區域中定義該弟二導線之圖案, 於步驟< e )進行該第二蝕刻製程時,同時於該第二導線區 域中依序去除未被該光阻層覆蓋之該第二金屬層、該摻雜 矽導電層、該半導體層以及該第二絕緣層,以於該第二導 線區域中形成該弟二導線, 於步驟(g)中,同時去除該第二導線區域外之該遮光層; 於步驟(i )進行該第三微影暨蝕刻製程時,同時於該第二-導線區域之該第二金屬層上方之該保護層中形成一第三接 觸洞,以暴露部分之該第二金屬層;以及 於步驟(j )進行該第四微影暨蝕刻製程時,同時於該第二 導線區域上之該保護層表面,形成該圖案化之透明導電層 並經由該第三接觸洞來電連接該第二導線。 1 9.如申請專利範圍第1 5項之方法,其中該遮光層係用來 阻擋及吸收該薄膜電晶體液晶顯示器之背光(back light)’以避免該薄膜電晶體產生一光導引漏電流(photo induced leakage current)。 2 0 .如申請專利範圍第1 5項之方法,其中構成該遮光層之 材料係為一金屬材料。 2 1 .如申請專利範圍第1 5項之方法,其中構成該半導體層 之材料包含有一非晶碎材料或是一多晶碎材料。
1261135 六、申請專利範圍 2 2, —種薄膜電晶體液晶顯示器,該薄膜電晶體液晶顯示 器包含有: 至少一薄膜電晶體,該薄膜電晶體包含有: 一第一圖案化之第一金屬層,形成於一基板之一電晶 體區域表面; 一第一圖案化之透光絕緣層、一第一圖案化之不透光 層、一第一圖案化之半導體層、一第一圖案化之摻雜矽導 電層以及一第一圖案化之第二金屬層,依序堆疊於該第一 圖案化之第一金屬層表面; 一通道區,分隔該第一圖案化之第二金屬層以及該第 一圖案化之摻雜矽導電層以分別形成一源極導電層以及一 汲極導電層; 一第一圖案化之保護層,覆蓋於該第一圖案化之第二 金屬層以及該通道區表面,並且該第一圖案化之保護層包 含有一第一接觸洞;以及 一第一圖案化之透明導電層,覆蓋於該汲極導電層上 方之該第一圖案化之保護層表面,並且該第一圖案化之透 明導電層係藉由該第一接觸洞與該汲極導電層相電連接; 其中該第一圖案化之不透光層係用來阻擋及吸收該薄 膜電晶體液晶顯示器之背光(b a c k 1 i g h t),以避免該薄膜 電晶體產生一光導引漏電流(photo induced leakage current); 至少一電容,該電容包含有:
第34頁 1261135 六申請專利範圍 一第二圖案化之第一金屬層,形成於該基板之一電容 區域表面; •一第二圖案化之透光絕緣層.........第二圖案化之不透光 層、一第二圖案化之半導體層 '一第二圖案化之摻雜矽導 電層以及一第二圖案化之第二金屬層,依序堆疊於該第二 圖案化之第一金屬層表面; 一第二圖案化之保護層,覆蓋於該第二圖案化之第二 金屬層表面.,並且該第二圖案化之保護層包含有一第二接 觸洞;以及
一第二圖案化之透明導電層,覆蓋於該第二圖案化之 保護層表面,並且該第二圖案化之透明導電層係藉由該第 二接觸洞與該第二圖案化之第二金屬層相電連接; 至少一導線,該導線包含有: 一第三圖案化之透光絕緣層、一第三圖案化之不透光 層、一第三圖案化之半導體層、一第三圖案化之摻雜矽導 電層以及一第三圖案化之第二金屬層,依序堆疊於該基板 之一導線區域表面,
一第三圖案化之保護層,覆蓋於該第三圖案化之第二 金屬層表面,並且該第三圖案化之保護層包含有一第三接 觸洞;以及 一第三圖案化之透明導電層,覆蓋於該第三圖案化之 保護層表面,並且該第三圖案化之透明導電層係藉由該第 三接觸洞與該第三圖案化之第二金屬層相電連接。
第35頁 1261135 六、申請專利範圍 2 3 .如申請範圍第2 2項之薄膜電晶體液晶顯示器,其中該 第一圖案化之第一金屬係作為該薄膜電晶體之閘極電極。 2 4 .如申請範圍第2 2項之薄膜電晶體液晶顯示器,其中各 該不透光層均包含有聚感亞胺(Ρ 〇 1 y 1 m 1 d e )。 2 5 .如申請範圍第2 2項之薄膜電晶體液晶顯示器,其中各 該不透光層均包含有一遮光層以及一絕緣層。 2 6 .如申請範圍第2 5項之薄膜電晶體液晶顯示器,其中該 遮光層包含有一金屬或是一非晶石夕。 2 7 .如申請範圍第2 2項之薄膜電晶體液晶顯示器,其中各 該半導體層均包含有一多晶矽或是一非晶矽。 2 8 .如申請專利範圍第2 2項之薄膜電晶體液晶顯示器,其 中該第二圖案化之第一金屬層係作為該電容之電容下電 極0 2 9 .如申請專利範圍第2 2項之薄膜電晶體液晶顯示器,其 中該第二圖案化之第二金屬層係作為該電容之電容上電 極0
TW091111376A 2002-05-28 2002-05-28 Method for fabricating thin film transistors of a TFT-LCD TWI261135B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW091111376A TWI261135B (en) 2002-05-28 2002-05-28 Method for fabricating thin film transistors of a TFT-LCD
JP2003020301A JP4612279B2 (ja) 2002-05-28 2003-01-29 薄膜トランジスター液晶表示装置及びその薄膜トランジスター製作方法
US10/250,017 US6987311B2 (en) 2002-05-28 2003-05-28 Thin film transistors of a thin film transistor liquid crystal display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091111376A TWI261135B (en) 2002-05-28 2002-05-28 Method for fabricating thin film transistors of a TFT-LCD

Publications (1)

Publication Number Publication Date
TWI261135B true TWI261135B (en) 2006-09-01

Family

ID=29729930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091111376A TWI261135B (en) 2002-05-28 2002-05-28 Method for fabricating thin film transistors of a TFT-LCD

Country Status (3)

Country Link
US (1) US6987311B2 (zh)
JP (1) JP4612279B2 (zh)
TW (1) TWI261135B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
US20070254399A1 (en) * 2006-04-27 2007-11-01 Industrial Technology Research Institute Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR101499226B1 (ko) * 2008-07-25 2015-03-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101507324B1 (ko) 2008-09-19 2015-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN201867561U (zh) * 2010-11-09 2011-06-15 北京京东方光电科技有限公司 阵列基板和液晶显示器
CN105185714B (zh) * 2015-09-22 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN108573928B (zh) 2018-04-13 2020-12-29 Tcl华星光电技术有限公司 一种tft阵列基板的制备方法及tft阵列基板、显示面板
GB2590428B (en) * 2019-12-17 2024-08-14 Flexenable Tech Limited Semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644625B2 (ja) * 1988-12-31 1994-06-08 三星電子株式会社 アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPH02254759A (ja) * 1989-03-28 1990-10-15 Sumitomo Metal Ind Ltd 薄膜半導体装置とその製造方法
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
JPH0486891A (ja) * 1990-07-31 1992-03-19 Fuji Xerox Co Ltd El発光装置
JPH06194687A (ja) 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US5668649A (en) 1994-03-07 1997-09-16 Hitachi, Ltd. Structure of liquid crystal display device for antireflection
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
US6504592B1 (en) * 1999-06-16 2003-01-07 Nec Corporation Liquid crystal display and method of manufacturing the same and method of driving the same
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD

Also Published As

Publication number Publication date
JP4612279B2 (ja) 2011-01-12
US20030232456A1 (en) 2003-12-18
US6987311B2 (en) 2006-01-17
JP2003347555A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
TW591802B (en) Liquid crystal display device and method of manufacturing the same
TWI331247B (en) Pixel sturctur and repairing method thereof
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
US8946732B2 (en) Touch panel having photo-sensors and read-out transistors and fabricating method thereof
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
CN111427206B (zh) 阵列基板及显示装置
WO2013075505A1 (zh) Tft阵列基板及其形成方法、显示面板
CN103151304A (zh) 显示面板的阵列基板及其制作方法
TWI275184B (en) Thin film transistor and fabrication method thereof
TWI261135B (en) Method for fabricating thin film transistors of a TFT-LCD
TWI228782B (en) Method of fabricating display panel
JP2018510490A (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
KR970022448A (ko) 액정표시장치의 구조 및 제조방법
TWI700535B (zh) 畫素陣列基板
CN107845644A (zh) 一种阵列基板及其制备方法、显示装置
CN110854175B (zh) 阵列基板及其制备方法、显示面板
TW462135B (en) Method for manufacturing the electronic device of thin film transistor display
CN101710586B (zh) 提高开口率的储存电容及其制作方法
TWI323513B (en) Display panel and method for manufacturing thin film transistor substrate thereof
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
CN101159250A (zh) 显示元件及其制造方法
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
CN111653579A (zh) 显示面板及其制作方法、显示装置
CN100498480C (zh) 薄膜晶体管阵列基板及其制造方法
CN1979316A (zh) 叠层储存电容器结构、低温多晶硅薄膜晶体管液晶显示器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees