[go: up one dir, main page]

JPH0644625B2 - アクティブマトリックス液晶表示素子用薄膜トランジスタ - Google Patents

アクティブマトリックス液晶表示素子用薄膜トランジスタ

Info

Publication number
JPH0644625B2
JPH0644625B2 JP33990589A JP33990589A JPH0644625B2 JP H0644625 B2 JPH0644625 B2 JP H0644625B2 JP 33990589 A JP33990589 A JP 33990589A JP 33990589 A JP33990589 A JP 33990589A JP H0644625 B2 JPH0644625 B2 JP H0644625B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
liquid crystal
crystal display
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33990589A
Other languages
English (en)
Other versions
JPH02260661A (ja
Inventor
光秀 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Samsung SDI Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Samsung Electron Devices Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019880018214A external-priority patent/KR0133864B1/ko
Priority claimed from KR1019880018215A external-priority patent/KR0133863B1/ko
Application filed by Samsung Electronics Co Ltd, Samsung Electron Devices Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH02260661A publication Critical patent/JPH02260661A/ja
Publication of JPH0644625B2 publication Critical patent/JPH0644625B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 a.産業上の利用分野 本発明は、アクティブマトリックス液晶表示素子(LCD)
に使用される薄膜トランジスタ(TFT)に関するものであ
る。
b.従来の技術 一般に、薄膜トランジスタを利用したアクティブマトリ
ックス液晶表示素子は低消費の電力駆動，薄形，軽量及
び高品質の画質を実現し得る長所があるので、TV画面の
表示素子として広く使われている。
c.発明が解決しようとする課題 しかし、上記アクテイブマトリックス液晶表示素子に使
われる薄膜トランジスタは、その製造時に各種のパター
ンを形成しなければならないので、数回の写真蝕刻の工
程を実施しなければならず、従って生産の歩留りが低い
という大きな問題点を有している。
上記の工程によって製造される薄膜トランジスタの積層
構造のゲート絶縁層は、薄膜トランジスタの特性に一番
多大な影響を及ぼすばかりでなく、ゲート電極とソース
電極との交差部分を電気的に分離（絶縁）させる役割を
する。
ところが、従来の薄膜トランジスタは、ゲート絶縁層及
び非晶質シリコン層が弱化されてゲート電極とソース電
極との交差部分で短絡現象を生じるという問題点が指摘
されている。更に詳述すれば、従来の構造においては、
通常、厚さ３ｋÅのSiOxからなるゲート絶縁層の膜を一
層だけ形成するようにしていたので、このように形成さ
れた単層構造のゲート絶縁層に多数の小さい孔（ピンホ
ール）を生ずる場合があり、この小さい孔の存在により
ゲート及びソース電極間の短絡現象を生じるおそれがあ
る。
また、従来の薄膜トランジスタのゲート絶縁層（膜）と
してはSiOxだけを使用していたので、しきい値電圧（ス
レショールド電圧）が５ボルト以上になると、争対的に
電界効果による移動度が0.1〜0.3cm2／V.secになるが、
このような状態の薄膜トランジスタであっても液晶を動
作させ得るが、歩留りの向上及び良質の特性を得ること
ができないのが実状である。
本発明はこのような実状に鑑みてなされたものであっ
て、本発明の主目的は、ゲート電極の絶縁層を二重構造
に形成し、そして上記ゲート電極の絶縁層上に形成され
る非晶質シリコン層の間に一定の厚さのSiN（窒化硅
素）膜を形成させることによって、ゲート電極とソース
電極との間の短絡を防止し得るようにしたアクティブマ
トリックス液晶表示素子用薄膜トランジスタを提供する
ことにある。
また、本発明の他の目的は、SiOx（酸化硅素）からなる
ゲート電極の絶縁層上に形成された非晶質シリコン層に
硼素又は燐をドーピングすることにより、特性の向上を
図り得るようなアクティブマトリックス液晶表示素子用
薄膜トランジスタを提供することにある。
d.課題を解決するための手段 既述の課題を解決するために、本発明では、ゲート電極
２を絶縁するSiOx絶縁層を二重構造にすると共に、上記
SiOx絶縁層上に積層される非晶質シリコン層の中間部に
SiN膜を形成するようにしている。
以下、本発明の一実施例に付き第１図を参照して説明す
る。
第１図は本発明に係るアクティブマトリックス液晶表示
素子用薄膜トランジスタの積層構造を示すものであっ
て、この薄膜トランジスタは次のようにして製造され
る。
すなわち、まず始めに、ITO（酸化インジウム・スズ
膜）が蒸着されたガラス基板１上にSiNO層９（キャパシ
ターパターン）を形成し、その上に厚さ３ｋÅのSiOx
（酸化硅素）膜１０をコーティングする。
このSiOx膜１０上にITO及びCr（クロム）を順次蒸着し
た後に、ゲート電極２のパターン及びITO画素11のパタ
ーンを作り、次いで上記ゲート電極２と後に製造される
ソース電極７との絶縁のために、SiOx絶縁層３を形成す
る。この場合、ピンホールの発生を防止し、ゲート電極
２とソース電極７との両電極間の短絡を有効に防止する
ために、本例においては、上記SiOx絶縁層３を二重構造
の絶縁層3a，3bで構成するようにしている。具体的に
は、第１のSiOx絶縁層3aをSiOx膜10及びゲート電極２上
に形成し、この第１のSiOx絶縁層3a上に３ｋÅの厚さの
第２のSiOx絶縁層3bをさらに形成して二重構造のSiOx絶
縁層３を形成する。このようにしてゲート電極２とソー
ス電極７を絶縁するための二重構造のSiOx絶縁層３を形
成した後に、半導体膜内においてもゲート電極２とソー
ス電極７との間の漏洩電流を防止するために上記二重構
造のSiOx絶縁層３上に形成される各々厚さ１ｋÅの非晶
質シリコン（α−Si）層4a，4bの間に、厚さ１〜100Å
のSiN膜５を形成し、そのSiN膜５上に抵抗層であるｎ＋
非晶質シリコン層６及びAl金属電極７，１２を順次に蒸
着形成する。
なお、図面において、電極７はソース電極であり、電極
12はドレイン電極である。
このような半導体膜のパターンを形成するに当っては、
乾式エッチング工程を利用して半導体膜をエッチングす
るが、この時、エッチングガスはシリコン膜のみをエッ
チング除去するため、ゲート電極２とソース電極７との
間の短絡も防止し得る。
また、上記の非晶質シリコン層４を形成させる時、硼素
(B)又は燐(P)を0.1〜１PPMの濃度でドーピングすると、
薄膜トランジスタのしきい値電圧が低くなり、また電界
効果による移動度が高まる。
このようにして製造された薄膜トランジスタはしきい値
電圧が１ないし２ボルトに低くなるが、しかし電界効果
による移動度は相対的に0.5−cm2／V.sec以上となる良
質の薄膜トランジスタを得ることができる。
e.発明の効果 以上の如く、本発明は、薄膜トランジスタの積層構造に
おけるゲート電極絶縁用のSiOx絶縁層を二重構造にし、
かつこの層上に積層される非晶質シリコン層の中にSiN
膜（厚さは例えば１〜100Å）を形成させるようにした
ものであるから、ゲート電極とソース電極との間の電流
の漏洩及び短絡の発生を防止し得るばかりでなく、製造
歩留りを向上させることができ、しきい値電圧が従来の
ものより１ないし２ボルト低くすることができ、電界効
果による移動度は相対的に高められ、良質の薄膜トラン
ジスタ特性を得ることができる。
【図面の簡単な説明】
第１図は本発明に係るアクティブマトリックス液晶表示
素子用薄膜トランジスタの一実施例を示す断面図であ
る。 １……ガラス基板、２……ゲート電極、 ３……ゲート絶縁層としてのSiOx絶縁層、 3a……第１のSiOx絶縁層、3b……第２のSiOx絶縁層、 4a，4b……非晶質シリコン層、 ５……SiN膜、 ７……Al金属電極（ソース電極）、 12……Al金属電極（ドレイン電極）。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】ゲート電極２を絶縁するSiOx絶縁層３を二
    重構造にすると共に、上記SiOx絶縁層３上に積層される
    非晶質シリコン層4a，4bの間にSiN膜５を形成したこと
    を特徴とするアクティブマトリックス液晶表示素子用薄
    膜トランジスタ。
  2. 【請求項２】上記非晶質シリコン層4a，4bの間に形成さ
    れる上記SiN膜５の厚さは、１〜100Åであることを特徴
    とする特許請求の範囲第(1)項に記載のアクティブマト
    リックス液晶表示素子用薄膜トランジスタ。
  3. 【請求項３】上記ゲート電極２を絶縁する上記SiOx層３
    上に形成された非晶質シリコン層４に一定の濃度の燐又
    は硼素をドーピングしたことを特徴とする特許請求の範
    囲第(1)項に記載のアクティブマトリックス液晶表示素
    子用薄膜トランジスタ。
  4. 【請求項４】上記非晶質シリコン層４にドーピングする
    燐又は硼素の濃度は0.1〜１PPMであることを特徴とする
    特許請求の範囲第(3)項に記載のアクティブマトリック
    ス液晶表示素子用トランジスタ。
JP33990589A 1988-12-31 1989-12-27 アクティブマトリックス液晶表示素子用薄膜トランジスタ Expired - Lifetime JPH0644625B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR18215 1988-12-31
KR18214 1988-12-31
KR1019880018214A KR0133864B1 (ko) 1988-12-31 1988-12-31 액티브 매트릭스 패널용 박막트랜지터
KR1019880018215A KR0133863B1 (ko) 1988-12-31 1988-12-31 액티브 매트릭스 패널용 박막트랜지터

Publications (2)

Publication Number Publication Date
JPH02260661A JPH02260661A (ja) 1990-10-23
JPH0644625B2 true JPH0644625B2 (ja) 1994-06-08

Family

ID=26627959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33990589A Expired - Lifetime JPH0644625B2 (ja) 1988-12-31 1989-12-27 アクティブマトリックス液晶表示素子用薄膜トランジスタ

Country Status (2)

Country Link
US (1) US5060036A (ja)
JP (1) JPH0644625B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
JP3226223B2 (ja) * 1990-07-12 2001-11-05 株式会社東芝 薄膜トランジスタアレイ装置および液晶表示装置
JP2711015B2 (ja) * 1990-07-25 1998-02-10 三菱電機株式会社 マトリクス形表示装置
US5153142A (en) * 1990-09-04 1992-10-06 Industrial Technology Research Institute Method for fabricating an indium tin oxide electrode for a thin film transistor
US7253437B2 (en) * 1990-12-25 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device having a thin film transistor
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
KR930005549B1 (ko) * 1991-06-17 1993-06-23 삼성전자 주식회사 표시패널 및 그의 제조방법
US6556257B2 (en) * 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP2907629B2 (ja) * 1992-04-10 1999-06-21 松下電器産業株式会社 液晶表示パネル
DE4310640C1 (de) * 1993-03-31 1994-05-11 Lueder Ernst Verfahren zur Herstellung einer Matrix aus a-Si:H-Dünnschichttransistoren
US5481651A (en) * 1993-04-26 1996-01-02 Motorola, Inc. Method and apparatus for minimizing mean calculation rate for an active addressed display
AU6702294A (en) * 1993-05-10 1994-12-12 Motorola, Inc. Method and apparatus for receiving and processing compressed image data for presentation by an active-addressed display
KR100203319B1 (ko) * 1993-05-24 1999-06-15 모토로라, 인크 압축된데이타를저장하여액티브어드레싱되는디스플레이에표시하기위한방법및장치
CN1104004A (zh) * 1993-05-24 1995-06-21 莫托罗拉公司 处理和在有源寻址显示器上显示图象数据的方法和设备
US5598179A (en) * 1993-06-14 1997-01-28 Motorola, Inc. Method and apparatus for driving electronic displays
JPH0799322A (ja) * 1993-06-24 1995-04-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US5459482A (en) * 1993-06-24 1995-10-17 Motorola, Inc. Facsimile communication with an active addressing display device
US5475397A (en) * 1993-07-12 1995-12-12 Motorola, Inc. Method and apparatus for reducing discontinuities in an active addressing display system
US5374572A (en) * 1993-07-22 1994-12-20 Motorola, Inc. Method of forming a transistor having an offset channel section
CZ286929B6 (en) * 1993-08-05 2000-08-16 Motorola Inc Telefax communication process within a communication system with selective calling and communication system for making the same
DE4428157B4 (de) * 1993-08-09 2007-06-28 Motorola, Inc., Schaumburg Datenempfänger und Verfahren für seinen Betrieb
KR100230595B1 (ko) * 1996-12-28 1999-11-15 김영환 액정 표시 장치 및 그 제조방법
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100628260B1 (ko) * 2000-12-29 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
JP2007188940A (ja) * 2006-01-11 2007-07-26 Hitachi Displays Ltd 表示装置の製造方法
EP2226846A4 (en) * 2007-12-27 2013-02-20 Sony Corp DENSITY SEMICONDUCTOR ELEMENT AND FIELD EFFECT TRANSISTOR
US7812348B2 (en) * 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4876582A (en) * 1983-05-02 1989-10-24 Ncr Corporation Crystallized silicon-on-insulator nonvolatile memory device
JPH0744277B2 (ja) * 1986-10-31 1995-05-15 富士通株式会社 薄膜トランジスタ及びその形成方法
JPH01302768A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタ

Also Published As

Publication number Publication date
JPH02260661A (ja) 1990-10-23
US5060036A (en) 1991-10-22

Similar Documents

Publication Publication Date Title
JPH0644625B2 (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
EP0419160B1 (en) Amorphous silicon semiconductor devices
JP2538086B2 (ja) 液晶表示デバイスおよびその製造方法
EP0329887B1 (en) Liquid crystal display device
JPH05251705A (ja) 薄膜トランジスタ
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
JP2001109014A (ja) アクティブマトリクス型液晶表示装置
JPH061314B2 (ja) 薄膜トランジスタアレイ
JPH1117188A (ja) アクティブマトリクス基板
JP3105408B2 (ja) 液晶表示素子
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JP2653572B2 (ja) アクティブマトリクス基板の製造方法
JPS6178166A (ja) 薄膜トランジスタ−アレ−とその製造方法
JP2639980B2 (ja) 液晶表示装置
JPH0830822B2 (ja) アクテイブマトリクス液晶表示装置の製造方法
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
KR0133863B1 (ko) 액티브 매트릭스 패널용 박막트랜지터
JPH01288828A (ja) 薄膜トランジスタ
JPS5893269A (ja) アクティブマトリクス基板の製造方法
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP2506211B2 (ja) 薄膜トランジスタ
JP4052804B2 (ja) 電極基板および電極基板の作製方法
JPH01162375A (ja) 薄膜トランジスタ
JPS63172469A (ja) 薄膜トランジスタ
JPH0797191B2 (ja) アクティブマトリクスセルおよびその製作方法