[go: up one dir, main page]

TWI261171B - Over-clocking method of PCI express card and related device thereof - Google Patents

Over-clocking method of PCI express card and related device thereof Download PDF

Info

Publication number
TWI261171B
TWI261171B TW92123103A TW92123103A TWI261171B TW I261171 B TWI261171 B TW I261171B TW 92123103 A TW92123103 A TW 92123103A TW 92123103 A TW92123103 A TW 92123103A TW I261171 B TWI261171 B TW I261171B
Authority
TW
Taiwan
Prior art keywords
pci
fast
peripheral device
device controller
controller
Prior art date
Application number
TW92123103A
Other languages
English (en)
Other versions
TW200508874A (en
Inventor
Jr-Rung Lin
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to TW92123103A priority Critical patent/TWI261171B/zh
Publication of TW200508874A publication Critical patent/TW200508874A/zh
Application granted granted Critical
Publication of TWI261171B publication Critical patent/TWI261171B/zh

Links

Landscapes

  • Bus Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

1261171 / 玖、發明說明: 【發明所屬之技術領域】 本發明係有關於快速周邊元件互連(Peripheral component Interconnect Express,簡稱PCI Express,或簡稱快速Ρα)介面卡,特別 有關於快速PCI介面卡上PCI周邊裝置控制器之超頻方法及其相關裝 置。 ’ 【先前技術】 個人電腦之周邊裝置所使用之標準匯流排,由早期之ISA介面、 EISA介面、PCI33介面、不斷演進到PCI66介面以及PCI133介面,尤 其是PCI系列之標準介面更是近幾年以來最為盛行之周邊裝置之標準 連接介面。 圖一顯示典型PCI匯流排之示意圖,PCI匯流排10〇為一共享匯流 排(shared bus),圖一顯示PCI匯流排1〇〇掛置有PCI周邊裝置11〇、12〇、 以及130 ’另外’ PCI匯流排需要時脈源140供PCI周邊裝置之參考; 而PCI周邊裝置110、120、以及130,藉由PCI匯流排1〇〇上之PCI_66 硬體訊號與各PCI周邊裝置之内部暫存器來區別定義不同之硬體運作 速度,如PCI33、PCI66、或者PCI133,由於PCI匯流排100為共享匯 流排,因此時脈源140之運作係依照pci-66硬體訊號與各PCI周邊裝 置之内部暫存器來決定與PCI匯流排1〇〇耦接之諸多pCI周邊裝置 110、120、以及130中所能承受之適當時脈訊號;因此,唯有所有與 pci匯流排1〇〇耦接之諸多PCI周邊裝置皆能運作於PCI133或者更快 之速度,方能使其確實運作於pCI133。 快速周邊元件互連介面,極有希望成為下一世代之標準介面;快 速PCI採用點對點傳輸,而對每個端點而言,每個快速ρα之通道(lane) 分別具有傳送訊號對和接收訊號對,以目前已知之規格來說,快速pCI 差動訊號傳輸速度達2.5Gbps,就傳收資料而言僅需四根實體訊號,其 他共用之控制訊號則不予贅述,相較於PCI,快速PCI可以較少之硬體 腳位實現更高之傳輸速率。快速PCI亦規範了單通道、四通道、八通 1261171 道、十六通道、以及三十二通料不同硬體規格,以符合不同周邊裝 置應用之頻寬需求,舉_言,_卡需要極大之傳輸職,適合以 二十二通道之快速PCI介面實現;快速PCI介面在主機板上可以實施 於北橋晶片或者南橋晶片。 快速PCI規格規範了接收器(receiver)與傳送器⑽職汾啦線端 (termination),^ ^(impedancem m〇de 讀age)等等。快速PCI規格規範了兩種通道順序··正通道順序㈣福 lane order)以及反通道順序(reverse丨咖_Γ);當四通道之快速ra裝 置以[通道0、通道1、通道2、通道3]對應麵接另一個四通道之快速 PCI裝置之[通道3、通道2、通道1、通道〇],稱為反通道順序輕接; 另一種硬體輕接方式則為將四通道之快速PCI裝置之[通道〇、通道卜 通道2、通道3]依序對應耦接另一個四通道之快速ρα襞置之[通道〇、 通道1、通道2、通道3],兩種快速PCI通道之耦接方式皆可為快速ρα 規格所接受。 【發明内容】 本發明揭示一種快速周邊元件互連介面卡之超頻方法,包含下列 步驟:複製快速周邊元件互連介面卡上PCI周邊裝置控制器之規劃暫 存器之内容,以將規劃暫存器之内容複製到主機端之主記憶體中;存 取及比對規劃暫存器之内容以決定PCI周邊裝置控制器之最高工作頻 率;回復規劃暫存器之内容;以及進行熱插拔以使PCI周邊裝置控制 器運作於最高工作頻率,藉由改變快速周邊元件互連介面卡之快速周 邊元件互連介面之終端狀態以重新初始化快速周邊元件互連介面卡, 舉例而言,改變快速周邊元件互連介面卡之快速周邊元件互連介面上 之共模電壓或阻抗’使其斷線後’再重新初始化快速周邊元件互連介 面卡。 本發明亦揭示一種快速PCI與PCI橋接控制器,包含:pci匯流排, 用以耦接PCI周邊裝置控制器;快速PCI匯流排,用以耦接主機端; 以及鎖相迴路電路,用以耗接一振盪器,以產生一時脈訊號給該pci 1261171 pci周邊裝置控制器 ’其中’ _α與ρα橋接控制器藉由存取及比對 pci周邊裝·繼之賴暫翻之内容以決定 之最高工作頻。 _ίΓΓ步揭示—種快賴邊元件互連介面卡,包含:具有規 祕子η之CI周邊裝置控制器;具有鎖相迴路電路、快速PCI匯流 排以及PCI ®流排之快速PCI與PCI橋接控制器,用以經由ρα匯流 =接PCI周邊裝置控制器及經由快速PCI帛流排祕至主機端,·振 盪器,输快速PCI與PCI橋接控制器,用以經由該鎖相迴路電路產 生時脈訊號供PCI周邊裝置控制器運作;其中,快速PCI與PCI橋接 控制器藉由存取及比對規劃暫存器之内容以決定該PCI周邊裝置控制 器之最面工作頻率。 為使對本發明之有最佳之瞭解,以下兹列舉若干具體實施例,並 配合佐以圖式作說明,其中: 【實施方式】 圖一顯示根據本發明之一具體實施例之快速pCI超頻裝置之方塊 圖,用以對PCI周邊裝置控制器200進行超頻運作;快速ρα超頻裝 置包含PCI周邊裝置控制器200、快速pCI與pci橋接控制器22〇、以 及時脈源240,PCI周邊裝置控制器200透過PCI匯流排26〇耦接快速 PCI與PCI橋接控制器220,快速PCI與PCI橋接控制器220耦接時脈 源240以提供PCI周邊裝置控制器200之運作時脈,快速PCI與pci 橋接控制器220提供快速PCI通道280搞接主機端(host);典型地,舉 例來說’ PCI周邊裝置控制器200與快速pci與pci橋接控制器220 皆為獨立晶片’而時脈源240為石英振盘器(cryStai)、陶竞振盪器 (ceramic resonator)、或時脈產生器(d〇ck generator),而以上諸多元件適 合被置於同一塊電腦介面卡片上,該電腦介面卡具有快速PCI介面, 以耦接於電腦主機端,因此可以更少之硬體接腳提供更大之傳輸頻 寬,每個快速PCI通道至少可以提供2.5Gbps之雙向傳輸頻寬,由時脈 源240振盪出之頻率訊號給快速PCI與PCI橋接控制器220,經由其内 1261171 部之鎖相迴路(phase lock loop,簡稱Pll,未示),而產生適當之工作 頻率,甚至透過PCI匯流排260提供給PCI周邊裝置控制器2〇〇工作 時脈33/66/133MHz(l〇6赫茲);舉例來說,以ρα周邊裝置控制器2〇〇 為10/100/1000之PCI乙太網路控制器為例,該電腦介面卡便成為具有 快速PCI介面之乙太網路介面卡,如此之優點在於,ρα介面已是多年 以來之主流技術,目前大多數家庭裡面的電腦皆有ρα介面擴充插槽, 將來pci周邊裝置㈣n仍有其市場與需求,而且,快速ρα之技術 門檻頗高,對於某賴邊裝置控之生產廠商而言,無法於一時之 間發展完成,另一方面,同樣的周邊裝置控制器無須同時設計生產pci 介面與快速PCI介面兩種產品,利用快速PCI與PCI橋接控制器22〇 就可以將同一種PCI周邊裝置控制器發展成PCI介面或快速PCI介面 兩種產品。 PCI周邊裝置控制器200内部具有規劃暫存器(c〇nggurau⑽ register)202,其記錄有有關PCI周邊裝置控制器2〇〇硬體本身之重要資 訊,包括有該PCI周邊裝置控制器2〇〇所支援之PCI匯流排運作速度 攔位;進一步地,舉例來說,規劃暫存器位址全部範圍為〇〇至FFh(h 代表16進位制),其中一部分是可以被存取的,舉例來說,位址範圍為 00至3Fh是可以被存取的。應注意到,本發明之快速PCI與PCI橋接 控制器220可利用時脈源240振盪出除了標準ρα工作時脈 33/66/133MHZ之外的其他ρα工作時脈給ρα匯流排26〇,例如 50/80/100/150/200MHZ,也就是說本發明之快速ρα與ρα橋接控制器 220可利用時脈源24〇振盪出33/50/66/80/100/133/150/200MHZ之複數 種PCI工作時脈33/66/133MHz;於電腦剛開機之初始化過程中,快速 PCI與PCI橋接控制器220可以藉由PCI匯流排26〇上ρα_66硬體訊 號與規劃暫存II 2〇2判斷出PCI周邊裝置控制器2⑼所支援之基本運 作頻率’舉例來說,66MHZ,由主機端配置出一塊可以讀寫之記憶體, 將規劃暫存器202巾之内容複製到所配置之記憶體中暫存,然後由快 速PCI與PCI橋接控制器220提昇PCI工作時脈至80MHz、100MHz 1261171 v"· ‘ .,w:.U 5 .奶·11:¾ : Μ
Λ ,:U ,i 广\ 二 * .- 或更亦,…對涵暫存! 2〇2中可被存取之部分進行指定資料之讀寫以 確定根據較高頻率之PCI工作時脈是否可以對規劃暫存器2〇2 =行正 確之讀寫動作,以決定該PCI周邊裝置控制器200所能運作^最二工 作頻率,將被暫存之規劃暫存器202中之内容回填至規割暫存器3 中,然後再使該ρα 裝置控制器200細根據此最高工作頻率運 作,以達到對該PCI周邊裝置控制器200進行超頻之目的。 圖二顯示根據本發明之一具體實施例之快速PCI超頻流程圖,亦 請配合圖二以方便進行解說,圖三自步驟300開始,首先於步驟310 複製PCI周邊裝置控制器200之規劃暫存器202中之内容;步驟32〇 i 藉由存取及比對規劃暫存器202之内容,決定該pci周邊裝置控制器 2〇〇所能運作之最高工作頻率,舉例來說,由快速pci與ρα橋接控制 器220於不同PCI工作時脈至80MHz、1〇〇MHz或更高,對規劃^存 器2〇2中可存取部份,全面進行資料〇或資料i之穿插讀寫,根據頻 率80MHz時進行資料〇之寫入,再將其讀出比對,若比對結果正確, 則決定PCI周邊裝置控制器200可進一步支援到頻率8〇MHz之運作, 接者,根據頻率100MHz時進行資料1之寫入,再將其讀出比對,根 據比對結果正確,決定PCI周邊裝置控制器2〇〇是否可支援頻率 100MHz之運作,藉由進行資料〇或資料丨之穿插讀寫確保讀寫資料之 轉態(toggle),也可以對每個頻率進行更複雜之資料樣態讀寫或者增加 其讀寫次數,以確保將來系統之穩定性;步驟33〇,回復規劃暫存器 202之内容;步驟340,進行熱插拔(hot plug)使PCI周邊裝置控制器2〇〇 運作於最高工作頻率。 應注意到,圖三所揭示之流程圖可以不同方式實施之,舉例而言, 圖二揭示之快速PCI介面卡可以藉由修改基本輸出入系統(basic input/output system,簡稱BIOS) ’實施於電腦開機初始化過程中以及將 相關於圖二之快速PCI介面卡之驅動程式載入之前,由基本輪出入系 統於電腦開機初始化過程中為每一個快速PCI介面卡配置一塊記憶 體,較佳地為主記憶體中1M以下之傳統記憶區之一部分,以供各快速 1261171 pci介面卡將其PCI周邊裝置控制器200之規劃暫存器2〇2中之内容進 行複製以及讀寫,並供稍候之回復;舉例而言,圖三所揭示之流程可 以實施於由作業系統將驅動程式載入之初始化階段,此階段作業系統 會為各驅動程式配置適當之記憶體空間,而無須修改基本輸出入系 統,便可利用配置給驅動程式專屬之記憶體空間供快速PCI介面卡將 其PCI周邊裝置控制器200之規劃暫存器2〇2中之内容進行複製以及 讀寫。 另一方面,圖三之步驟340,揭示進行熱插拔以使PCI周邊裝置控 制器200運作於最高工作頻率終端狀態,可以由快速ρα與ρα橋接 控制器220改變與主機端間耦接之終端狀態,包括由快速pci與 橋接控制器220改變阻抗或共模電壓,使主機端認為快速ρα與ρα 橋接控制器220斷線(disconnect),並由快速PCI與PCI橋接控制器220 重新設定PCI周邊裝置控制器200及供應其新PCI工作頻率後,再重 新與主機端進行連接程序,使PCI胃邊裝置控制器2〇〇正確工作於新 pci工作頻率;或者,於快速PCI與ρα橋接控制器22〇内之ρα端 增a又PCI之熱插拔控制單元(未示),藉由於ρα匯流排上之主張(肪_ 重置訊號,使pci周邊裝置控制器2⑻進行重置,並供應其新ρα工 作頻率後,使PCI周邊裝置控制器200正確工作於新pCI工作頻率。 應注意到,技藝人士當可根據以上揭示做出可能之變化,舉例而 δ ’利用電腦之硬碟供快速PCI介面卡將其ρα周邊裝置控制器2〇〇 之規劃暫存器202中之内容進行複製以及讀寫。 、縱上所述,本發明揭示一種快速周邊元件互連介面卡之超頻方 法’口包含下列步驟··複製快速周邊元件互連介面卡上ρα周邊裝置控 制器之規簡存H之内容,崎規_翻之内容複_主機端之主 記憶,中;存取及比對_暫柿之内容以決定pQ贿裝置控制器 之最同工作鮮,回復_暫存器之魄;以及進行熱插拔以使 周邊裝置控糖運作於最高卫作鱗,藉由改變快速周邊元件互連介 面卡之快速贿元件互連介蚊終端麟以飾初始滅速周邊元件 10 1261171 互連介面卡,舉例而言,改變快速周邊元件互連介面卡之快速周邊元 件互連介面上之共模電壓或阻抗,使其斷線後,再重新初始化快速周 邊元件互連介面卡。 本發明亦揭示一種快速PCI與PCI橋接控制器,包含:PCI匯流排, 用以麵接PCI周邊裝置控制器;快速PCI匯流排,用以耦接主機端; 以及鎖相迴路電路,用以耦接一振盪器,以產生一時脈訊號給該PCI 周邊裝置控制器,其中,快速代^與代^橋接控制器藉由存取及比對 pci周邊裝置控制器之規劃暫存器之内容以決定ρα周邊裝置控制器 之最高工作頻。 本發明進一步揭示一種快速周邊元件互連介面卡,包含:具有規 劃暫存器之PCI周邊裝置控制器;具有鎖相迴路電路、快速PCI匯流 排以及PCI ®流排之快速PCI與PCI橋接控制器,用以經由ρα匯流 排搞接PCI周邊裝置控制器及經由快速PCI匯流排搞接至主機端;振 盪器,耦接快速PCI與PCI橋接控制器,用以經由該鎖相迴路電路產 生時脈訊號供PCI周邊裝置控制||運作;其中,快速ρα與ρα橋接 控制器藉由存取及比對賴暫存||之内容以決定該PCI周邊裝置控制 Is之最南工作頻率。 ,以上所揭示之具體實酬之_及圖式,係缺關明本發明之 技術内容及技術手段,並不欲祕本發明之紗。舉凡__切針對本發 明之結構細部修_、變更,或者是元件之等效替代、置換,當不脫離 本發明之發明精神及範其範圍將由以下之申請專利範圍來界定之。 【圖式簡單說明】 圖一係顯示顯示典型PCI匯流排之示意圖; 圖二係顯示根據本發明之一具體實施例之快速PCI超頻裝置之方 塊圖;以及 圖一係根據本發明之一具體實施例之快速超頻流程圖。 【元件符號簡單說明】 110、120、130 PCI 周邊裝置 100 PCI匯流排 1261171 140 時脈源 200 PCI周邊裝置控制器 202規劃暫存器 220快速PCI與PCI橋接控制器240 時脈源 260 PCI匯流排 280 快速PCI通道
12

Claims (1)

1261171 拾、申請專利範圍: 1·一種快速周邊元件互連介面卡之超頻方法,包含下列步驟: · 複製一快速周邊元件互連介面卡上一 PCI周邊裝置控制器之一規劃 暫存器之内容; 存取及比對該規劃暫存器之内容以決定該PCI周邊裝置控制器之一 最高工作頻率; 回復該規劃暫存器之内容;以及 進行熱插拔以使該PCI周邊裝置控制器運作於該最高工作頻率。 2 ·如申請專利範圍第1項所述之超頻方法,其中該複製步驟係將該規 劃暫存器之内容複製到一主機端之一主記憶體中。 3 ·如申請專利範圍第1項所述之超頻方法,其中該進行熱插拔步驟係 φ 藉由改變該快速周邊元件互連介面卡之一快速周邊元件互連介面之 一終端狀態以重新初始化該快速周邊元件互連介面卡。 4·如申請專利範圍第1項所述之超頻方法,其中該進行熱插拔步驟係 藉由改變該快速周邊元件互連介面卡之一快速周邊元件互連介面上 之共模電壓以重新初始化該快速周邊元件互連介面卡。 5 ·如申請專利範圍第1項所述之超頻方法,其中該回復步驟係根據該 複製步驟中所複製之内容進行回復。 6 · —種快速PCI與PCI橋接控制器,包含: 一 PCI匯流排,用以耦接一 PCI周邊裝置控制器; 痛I 一快速PCI匯流排,用以耦接一主機端;以及 -鎖相迴路電路,用以福接-振盈||,以產生一時脈訊號給該PCI 周邊裝置控制器, 其中,該快速PCI與PCI橋接控制器藉由存取及比對該PCI周邊裝 置控制器之_賴暫存ϋ之内容錢賴ρα周雜置控制器之一 最高工作頻率。 7如申凊專利範圍第6項所述之快速pCI^pci橋接控制器,其中該 决速PCI與PCI橋接控制器精由熱插拔以重新初始化,並使該PCJ 13 1261171 高3.:" | :二、 周邊裝置控制器運作於該最高工作頻率。 8 ·—種快速周邊元件互連介面卡,包含: 一 PCI周邊裝置控制器,具有一規劃暫存器; -快速PCI與PCI橋接控制器,具有一鎖相迴路電路、一快速 匯流排以及- PCI匯流排,用以經由該PCI匯流排轉接該pci周邊 裝置控制器及經由該快速PCI匯流排麵接至一主機端; 一振盪器,耦接該快速PCI與PCI橋接控制器,用以經由該鎖相迴 路電路產生一時脈訊號供該PCI周邊裝置控制器運作; ^中,該快速PCI與PCI橋接控制器藉由存取及比對該規劃暫存器之内 容以決定該PCI周邊裝置控制器之一最高工作頻率。 9 ·如申請專利範圍第8項所述之快速周邊元件互連介面卡,其中該快 速PCI與PCI橋接控制器藉由熱插拔以重新初始化,並使該PQ周 邊裝置控制器運作於該最高工作頻率。 10 ·如申請專利範圍第8項所述之快速周邊元件互連介面卡,其中該 快速PCI與PCI橋接控制器藉由改變一共模電壓以重新初始化,^ 使該PCI周邊裝置控制器運作於該最高工作頻率。 11 ·如申請專利範圍第8項所述之快速周邊元件互連介面卡,其中該 快速PCI與PCI橋接控制器藉由改變一阻抗以重新初始化,並使該 PCI周邊裝置控制器運作於該最高工作頻率。 12 ·如申请專利範圍第8項所述之快速周邊元件互連介面卡,其中該 快速PCI與PCI橋接控制器藉由改變一阻抗以重新初始化,並使該 pci周邊裝置控制器運作於該最高工作頻率。 14
1261171 柒、指定代表圖: (一) 本案指定代表圖為:第(二)圖。 (二) 本代表圖之元件代表符號簡單說明: 100 PCI匯流排 110、120、130 PCI周邊裝置 140 時脈源 200 PCI周邊裝置控制器 202規劃暫存器 220快速PCI與PCI橋接控制器240時脈源 260 PCI匯流排 280 快速PCI通道 捌、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW92123103A 2003-08-22 2003-08-22 Over-clocking method of PCI express card and related device thereof TWI261171B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92123103A TWI261171B (en) 2003-08-22 2003-08-22 Over-clocking method of PCI express card and related device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92123103A TWI261171B (en) 2003-08-22 2003-08-22 Over-clocking method of PCI express card and related device thereof

Publications (2)

Publication Number Publication Date
TW200508874A TW200508874A (en) 2005-03-01
TWI261171B true TWI261171B (en) 2006-09-01

Family

ID=37876110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92123103A TWI261171B (en) 2003-08-22 2003-08-22 Over-clocking method of PCI express card and related device thereof

Country Status (1)

Country Link
TW (1) TWI261171B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238498A1 (en) * 2019-12-05 2022-07-28 Softbank Corp. Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interpozer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238498A1 (en) * 2019-12-05 2022-07-28 Softbank Corp. Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interpozer
US12519093B2 (en) * 2019-12-05 2026-01-06 Softbank Corp. Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interposer

Also Published As

Publication number Publication date
TW200508874A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
US7739487B2 (en) Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from
US8055808B2 (en) Semiconductor memory device and control method for semiconductor memory device
US8582382B2 (en) Memory system having a plurality of serially connected devices
US20170153660A1 (en) Automatic clock configuration system
WO2006070906A1 (en) Card and host apparatus
TWM596388U (zh) 記憶卡的讀寫控制系統
CN112749108B (zh) 记忆卡的读写控制系统及其方法
TW202516361A (zh) 基於onfi phy介面規範的記憶體存取方法和裝置、電子設備以及非暫態電腦可讀儲存介質
TWI303368B (en) Integrated interface controller and method to enhance a controller system
CN103377161A (zh) 主板及应用于该主板的数据处理方法
CN113196254B (zh) 增强速度模式下的数据通信
US20050262376A1 (en) Method and apparatus for bussed communications
TWI261171B (en) Over-clocking method of PCI express card and related device thereof
US7849345B1 (en) DDR control
WO2008025238A1 (en) Storage device with large capacity and method based on flash memory
US7103703B1 (en) Back to back connection of PCI host bridges on a single PCI bus
CN115312094A (zh) Sram控制系统、方法、fpga芯片及电子设备
TWM606415U (zh) 記憶體儲存裝置的讀寫控制系統
US6202117B1 (en) Host adapter integrated circuit having autoaccess pause
TWM592995U (zh) 記憶卡的讀寫控制系統
TWI816046B (zh) 記憶體儲存裝置的讀寫控制系統及方法
TWM592994U (zh) 讀寫控制系統
CN111984560A (zh) 读写控制系统及其方法
CN103123614B (zh) 串行闪存控制器、串行闪存及其执行的方法
JP2938049B1 (ja) コンピュータ本体への拡張入出力装置の活線挿抜制御装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees