TWI260711B - Methods for forming plugs, fabricating dual damascene structures, and improving photolithographic process - Google Patents

Description

1260711 九、發明說明： 【發明所屬之技術領域】 本發明是有積體電職構的製作，且制是有_絲結構内開 口之形成方法。更特別地，本發财關於採驗舰嵌結構内·不同钱 刻率之插栓材料以形成開口之方法。 【先前技術】 由於半導體晶圓繼續朝向具有0.13微米以下之縮減尺寸之高密度晶 片’於晶圓製作中所制之製程與材料便遭受極大的改變。為了維持電性 2，所有裝置之尺寸需全部賴。如此，使得必紐展新的製造技術以 =對=當今製程進行改良以展延其使祕，應微小化與高密度之趨 數技摘遭遇之關之—祕獻轉縣虹之低介電常 ,f#(trench)^^^ opening) =二而此些開口具有於積體電路上微影定義而成之最小構件之一之次 :开:二7:穿過不同之介電層並填入有導電材料以形油 -。形成内連線之製程之一即為雙鑲嵌製程。 然而雙鑲嵌製程於半導縣置製作巾廣受歡迎H麟完全 題。於雙鑲嵌製程中所採用之插栓材料I /' ‘ 口1 洞之輪廊。第la圖顯示了習知技術及介層 J：椟T、s ^、胃 7成之雙鑲嵌結構的剖面圖， 首轉嶋料。 on /、形成有一蝕刻停止層10以及一低介

電吊數材枓層20，以及形成於雙鑲嵌結構内之 U 之-插栓30。於插栓3〇之上卿成 ”有低蝕刻率 4〇。如第lb聽干，阻層5G以及抗反射塗層 々弟lb圈所不於形成雙城結構中之溝 層20相對於插栓30之具有較高钱刻率 由於低數材科 的兹刻去除，因而通常可察覺不期望 數材料層20被較快 離巴(fence)輪廓6〇的產生。於形成

0503-A30757TWF 5 1260711 料所形成之籬” ㈣打，口者"層開口之未蝕刻材 鑲礙結構㈣鮮栓3G之未侧材·。如此，非妥善形成之雙 來。、致體裝置之電性特性、電性短路以及良挪低等劣化情 高m ^技術卿紅魏舰鮮及如何因 料ί to t ，其上形财—侧停止層1G从—齡電常數材 3、7 U域於雙鑲嵌結勒之—介層開叫具有高侧率之-插栓 ;插栓戟上則形成有_化之光M 5G以及抗反射塗層仙。如第 材，由概3G之嫌低介電常數 、^^率，使彳于低介電常數材料層20被去除至更低處，而產 〜I通常可察覺之不期望之嚴重琢面(facet)輪康？〇以及侧停止層钱穿奶 月^ 有如此之籬琶以及琢面輪廓以及磁彳停止層飿穿等半導體裝置 ^表現出阻容延^(RC delay)增加，進而導致電路表現的劣化並造成低良 由於上述因素以及其他因素，便需要一獅成不具有離包/琢面輪廊或 钱刻停止層贿等穿增加阻容，導致電路表_劣化以及造成半導體 裝置的低良料形成於習知雙鑲餘構之傳統方法之鑲嵌結構的改善方 法0 【發明内容】 有鑑於此，本發明的主要目的就是應用具有不同钮刻率之插检材料於 如雙鑲嵌結狀驗結狀製造方法。於―實關巾，本發明提供了一種 插栓之形成方法，包括下列步驟·· ^1、半^體基底’其上形成有—低介電常數材料層，該低介電常數 材料層具有一上表面以及形成穿過該低介電常數材料層之至少一介層開

0503-A30757TWF 1260711 口；形成-第-插栓材料層於該低介電常數材料層上並填人㈣至少一介 =開口内’該第-插栓材料層具有-第—飯刻率；回勤m第一插栓材料 層以形成部分填入於該至少-介層開口内之—第一插检；形成一第二插检 於該低介電常數材料相及該第—插栓上；以及酿職第二插检 =料層以形成部分低於該低介電常數㈣層之該上表面，該第三插检材料 層具有一第二姓刻率。 於另一實施财，本個提供了—雜鑲紐構之製造方法，包括下 列步驟： 料轉縣底’其上形成有，形成—低介電常數材 ’該低介電常數材料層具有-上表面以及形成穿過 低"電吊數材料層之至少-介層開σ;形成—第_插栓材料層於該低介電 常數材料層上並填入於該至少一介芦開 ' 形成部分填入於該至少一介層開口=第第::插检材料層以 A^y ^ 乐猶才王，形成一第二插栓材料層 :該低，丨電常數材料層以及該第—插栓上；_該第二插栓材料層以形 成•低於該低介電常數材料層之該上表面之一第二插检，該第二插检材 枓層具有較該第-插栓材料層為高之敍刻率；形成—圖案化之光阻層㈣ 低介電常數材料層上，魏恤層具有—溝槽 ^: 圖案至低介電常數材料糾及部分之該第二插检内以形成一溝;^溝槽 於另-實施财，本㈣提供了—種微影製程之改善方/包括下列 少鄉· 體//汐上形成有—低介電f數㈣層，該低Μ常數 材枓層具有-上表面以及形成穿過該低介電常數材料層之至少—介 口；形成-第-插輯料層於該低介電常數材料層上二 層開口内，該第—插栓材料層具有-第-_率，· _刻該第—赌㈣ 層以形成部分填人於該至少—介層開σ内之第_插栓 料層於該低介電常數材料層以及該第—插栓上；以及贿刻該^==

0503-A30757TWF 7 1260711 料層以形成部分低於該低介電常數材料層之該上表面之一第二插栓，該第 二插栓材料層具有一第二蝕刻率。 μ 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文 特舉一較佳實施例，並配合所附圖示，作詳細說明如下： 【實施方式】

本發明之實施例將配合第3圖至第8圖作一詳細敘述如下。第3圖 至第8 ®齡了依據本剌之—實補之如雙駭結構之雜電路結_ 軸f部分剖面情形。可㈣解的是，積體電路之種_依據所採用製 程之設計選胸定。糊來說’频電路健可為應胁碰電路之金屬 導線與插栓製作之金勒連結構。於—健實施财，積體電路結構係為 雙銀嵌結構。請參照第3圖，其顯示了依據本發明之—實施例之雙鎮嵌姓 構之剖面情形，其包括形成於—基板上(未圖示)之—爛停止層ι〇、开蛾 於姓刻V止層10上之-低介電常數材料層2〇，低介電常數材料層具有 -上表面與形成穿過低介電常數材料層2G之—介層開口，以及形成於該 ，丨電常數材料層2G上並填人於介層開σ内之—第—插栓材料。- 基底(未Η示)可包括-可騎導難作所細之基底，於基底上通常妒 成有數層㈣之通常_辭導體製作讀電子層。此些歸 墓 電材料、轉體材料以及介電㈣之材料。可㈣解暇，基底 ^刚製程設計而決定。通_停止層_形成於基底上以用‘ 制"層開口以及/或溝槽之钮刻深度。侧停止層1〇 = 溝槽之底部採雅障層(如氮切)作為硬罩幕所形成。氮化奴侧 紅介電材料來的慢，因此有效地停止了則程序。蝴停止層W可紐 如氫切、聽切或碳切讀料，其具有如齡於测〜6⑽埃

=以作停止層，且可補由如化學氣她餅沉積而成: 接者’低〃電常姆 2〇可包躲何通伽鮮衡、絲作 0503-A30757TWF 8 1260711 介電材料’包括具有介電常數約介於3()以下之低介 … =電層與另-導電層。較佳地，低介電獅料層2〇包括 =— 雜碳之氧化絲邮介於心德純⑽，且胁微電子製作 ^構战其他低介電常數材料來的可#，以及轉於於後軸刻步驟中 之風歧祕麟雜，使得其成為極適合祕職結構之_低 2G 蝶她靡錢魅佈法等為孰 心此技藝者所熟知之方法所沉積而成。 …、

躲職《齡電f數材觸Μ之—㈣，關σ將縣為—插检 材枓所填人。可賴解的是，此開口可依據設計需要而為_單鑲嵌開口、 介層開口、接觸開π或溝_ 口。較佳地，此開口為—介層開口。介 口係藉由習知料圖案化他刻方法之—所形成，且可能藉由於低介^ 數材料層2〇上如形成一圖案化光阻層(未圖示），較佳地為深次微米光阻， 且私用具有低於約25G奈米波長之—活化輻射源㈣光此雜層。此介層 開口經過非等向性_穿過—非必須之抗反職層錢低介電常數材料^ 乂於” Τ方之^電區(未顯示)獨立之位置處形成。此非等向性钱刻可 通常藉由一傳統電漿反應離子蝕刻程序所達成。 於介層開口形成後，藉由如旋轉塗佈法之傳統沉積製程以於低介電常 數材料層20以及於介層開口⑴冗積一第一插栓材料層％。本發明重要特徵 之在於，相較於-第二或後續沉積形成之插栓材料，第一插检材料層如 具有較低侧率，且第-插栓材料層9G之低侧率特徵之—為可避免一钱 刻過程中齡侧停止層4〇,另—特徵則在於於溝槽底部與介層開口上部 之交界處產生圓滑化邊角輪廓。第一插栓材料層％可包括如含碳、氫、以 及氧成分之緻密以及/或堅硬有機高分子材料。於填人第—插栓材料層後， 接著可施彳了-烘烤程相將第—插栓材料層9G置人—高溫下烘烤。熟悉此 技藝者當能知道，烘烤溫度將影響第—插栓層9G之侧率，味高供烤溫 底以及/或時間將產生-較低侧率之插栓材料。因此，熟悉此技藝者可將

0503-A30757TWF 9 1260711 第-插栓材料層暴露於-溫度區間以及時間長度下以獲得一特定钱刻速 率。於-實施例巾，第-插栓材料層9〇係、於介於約15〇〜25〇〇c之溫度乃共 烤50〜150秒。於-較佳實施例中，第一插栓材料層9〇係於約犯。c下供 烤約90秒。 第4關示了依據本發明之—實施射之第3圖結構於後續回钱刻第 i栓材料層9G之步驟後以形成部分填人於介層開口之第_插栓之剖面情 形。回侧程序可藉由傳統乾钱刻程序或一傳統反應離子侧程序所達 成，其使用如氧電漿或如四敦化碳(CF4)以及三氟甲院(c购以及氧之含 化學品。 第5醜示了依據本發明—實施射之第4圖之結構於後續形成第二 插栓材料層於低介電常數材料層以及第一插栓上之步驟後之剖面情形。第 二插栓材料100具有相對於第一插栓材料層9〇為高之姓刻率。於一實施例 第-插栓材料層90與第二插栓材料層1〇〇之姓刻率比為！丄卜ι、:⑴。 第二插栓材料可包括相對於第一插栓材料層如之如含碳、氯以及氧成分之 較疏鬆以及/或多孔之高分子有機材料。於第二插栓材料層填入程序後，第 二插栓材料層1〇〇可經過—熱硬化程序，其供烤溫度以及時間將影響第二 插栓材料層之铜率。熟悉此技藝者當能知道控制用於第二插城料 層1〇〇之烘烤溫度與時間以獲得期望之侧率。於一實施例中，第二插拴 材料層100係於約150〜250〇c下烘烤50〜150秒。於一較佳實施例中，第二 插栓材料層100係於215〇C下烘烤約90秒。 於烘烤程序後，第6圖顯示了依據本發明之-實施例中之第5圖内結 構於後續回钱刻第二插栓材料層應以形成第二插栓部分低於低介電常數 材料層2〇之上表面之步驟後之剖面情形。回姓刻程序可藉由傳統絲科或 -傳統反應離子侧程序所達成，傳統反應離子_程序所達成，直使用 如氧電漿或如四I化碳(CF⑽及三氟甲炫(CHF3)以及氧之含氣化學品。 於回_第二插栓材料層觸之程序後，於另一實施例中，可於低介

0503-A30757TWF 10 1260711 電常數材料層20以及第二插栓上沉積具有一較第二插栓材料層1〇〇為高之 鞋刻率之-第三插栓材料層(未圖示），且可接著繼續前述程序以回钱刻此第 三插栓材料層以形成-第三插栓。於另_實施例中，可於低介電常數材料 層20以及第三插栓上形成具有高於第三插栓材料層之蝕刻率之第四插栓材 料層(未圖示），且接著繼續前述製程以回蝕刻第四插栓材料層以形成第四插 栓。因此，本發明可使用兩或多個分別具有不同蝕刻速率之插栓材料層， 其中後續形成之插栓材料層較先前形成之插栓材料層具有較高之蝕刻率。 於本發明之另一實施例中，於介層開口以及低介電材料層2〇上所沉積 φ 一插栓材料層，其可具有一梯度變化之蝕刻率，使得大體鄰近於介層開口 底部處之插栓材料層具有較低蝕刻率演變至大體鄰近介層開口之上部處所 具有之較而姓刻率。 隨著雙鑲喪結構中之介層開π的形成後，接著形成雙鑲嵌結構中之溝 槽開口。第7圖為依據本發明之實施例中之第6圖内結構於後續形成一抗 反射層40於低介電常數材料層20以及第二插栓上以及形成一圖案化光阻 層50於低介電常數材料層20上之剖面情形，其中該圖案化光阻層％具有 一溝槽圖案。於光阻層形成前，抗反射塗層4〇可沉積於低介電常數材料層 20上以抑制來自低於光阻之一反射層之不期望之光反射現象。抗反射塗層 春 40較佳地包含如氮氧化矽、碳氧化矽或氮化矽之材料，其係藉由化學氣相 沉積所形成。抗反射塗層40通常以薄膜層方式沉積於低介電常數材料層2〇 上，其厚度通常約為200〜2000埃。抗反射塗層40亦作為部分之阻劑圖案 且Ik著光阻層50於完成微影步驟後接著移除。接著，藉由如旋塗法之傳統 方法以於抗反射塗層上形成約1000〜10000埃之阻劑層50。接著採用習知微 影製程’較佳地為用於最佳化圖案解析度之高解析度(低於〇·2习深紫外線微 影，以圖案化阻劑層50而定義出一溝槽圖案。如第8圖所示，藉由如電漿 蝕刻之傳統蝕刻方法以將溝槽圖案蝕刻至抗反射塗層4〇、低介電常數材料 層20以及部分之第二插栓内以形成一溝橹。於一實施例中，溝槽圖案的蝕

0503-A30757TWF 11 1260711 刻可包括μ對於低介電常數材料層⑼卩及抗反射塗層⑼較第二插检材 料層1GG表現it{較高糊速率之聊祕财法。可察覺到於雙鑲嵌結構 形成過程巾，猎由制高勤淳之插栓㈣(上層⑽及低侧率之插检材料 (下層)」13而於介層開π/溝槽之介面處產生了較佳之圓滑化邊角。具有如 此雙鑲肷結構之裝置’其具有圓滑化輪廓則可通常具有較佳之虹延遲以 及較佳之電流表現。

於後續製程中’接著移除圖案化光阻5G以及抗反射塗層⑽，且自溝槽 與介層，口内移除經部分侧之第—與第二插栓9G、觸，且有需需要的話 可更翁化此溝槽與介層開口。於溝槽與介層開口内可更形成—非必須之 阻障層以避免金屬微效應，接著於低介數上形成如銅之金屬並填入 於溝槽與介層開叫並接著，較佳地藉由化學機械研磨程序以平坦化之， 以於溝槽與介層開口内形成-平坦化之雙鑲嵌結構。 本發明提供了適用於如雙鑲嵌製程之較為可靠微影程序之數種方法， 而不會產生魏出如相知形錢職結構方法巾 請機⑽观卿編魏等= 本發明之概在於於雙顧結射制不祕難性之 中位於介層.底部之插栓材料表現綠位於介層開口上部之才 之侧率以避钱刻停止層之料、純以及琢面輪廓等問題， 二因=於溝槽底部以及介層開口上部之介面處製作出期望之圓滑邊角化 輪靡，_改善f流效舰提供了具有高良率之半導體裝置。 雖然本發明已以較佳實施例揭露如上，铁直 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作:重=動T 潤錦’因此本㈣之紐顧#視後附巧_胸所界定者為準細

0503-A30757TWF 12 1260711 【圖式簡單說明】 第la〜lb圖為一系列剖面圖，用以部分說明習知雙鑲嵌結構之製造方 法。 第2a〜2b圖為一系列剖面圖，用以部分說明習知雙鑲嵌結構之製造方 法。 第3圖為一剖面圖，用以部分說明依據本發明之一實施例之雙鑲嵌結 構之製造方法，顯示了雙鑲嵌結構中位於基板上之一蝕刻停止層、形成於 上述钱刻停止層上之低介電常數材料層、上述低介電常數材料層具有一上 φ 表面以及形成穿過低介電常數材料層之一介層開口、以及一第一插栓材料 層形成於該低介電常數材料層並填入於該介層開口。 第4圖顯示了依據本發明之一實施例中之第3圖結構於後續回蝕刻第 —插栓材料層之步驟後以形成部分填入於介層開口之第一插栓之剖面 形。 第5圖顯示了依據本發明一實施例中之第4圖之結構於後續形成第二 插栓材料層於低介電常數材料層以及第一插栓上之步驟後之剖面情形。 # 一第6圖_不了依據本發明之一實施例中之第5圖内結構於後續回侧 第二插栓材料層以形成第二插栓部分低於低介電常數材料層之上表面之步 /灸之d面h a，5亥第一插栓材料層具有咼於該第一插栓材料層之一钱刻 率。 第7圖為依據本發明之—實施例中之第6圖内結構於後續形成一抗反 =於低介電常崎料層以及第二肺上贼形成—圖魏光阻層於低介 “吊數材料層上之剖面情形，其中該圖案化光阻層具有一溝槽圖案。 人圖為依據本發明之—實施例中第7圖結構於更_該溝槽圖案至 氏介電常數介電層内且部分於第二插栓内以形成一溝槽之剖面情形。 【主要元件符號說明】

0503-A30757TWF 13 1260711 ίο〜钱刻停止層； 30〜插检； 50〜圖案化光阻層； 70〜琢面輪廟； 90〜第一插检材料層； 110〜圓滑化邊角輪廓。 20〜低介電常數介電層； 40〜抗反射塗層； 60〜籬笆輪廓； 80〜姓刻停止層之餘穿； 100〜第二插栓材料層；

0503-A30757TWF 14

Claims (1)

1260711 十、申請專利範圍： ^種插拴之形成方法，包括下列步驟： 材料料料體基底’其上形成有一低介電常數材料層，該低介電常數 口: I、有—上表面以及形成穿過該低介電常數材料層之至少-介層開 ^成帛—插栓材料層於該低介電常數材料層上並填人於該至少-介 曰幵Y内，該第—插栓材料層具有一第一蝕刻率；

第一 3刻該第—插栓材料層以形成部分填人於該至少一介層開口内之- 及烙成插栓材料層於該低介電常數材料層以及該第一插栓上；以 口 J該第一插栓材料層以形成部分低於該低介電常數材料層之該上 、面’該第二插栓材料層具有-第二兹刻率。 2·如申5月專利範圍第i項所述之插栓之形成方法，其中該 於該第-蝕刻率。 」手冋 ϋ申Μ專利關第丨項所述之插栓之形成方法，其中該第_插检材料 層與忒第二插栓材料層之餘刻率比至少為1:1 1。 4. 如申凊專利關第i項所述之插栓之形成方法，其巾該第—插检材料 層與該第二插栓材料層之_率比介於⑴至^。 5. 如申凊專利細第丨項所述之插栓之形成方法，更包括形成—第三插 栓材料層於該低介電常數材制與鶴三插栓上。 一 6·如申晴專利補第5項所述之插栓之形成方法，更包括贱刻該第三 插栓材料層至條該低介電常數材料層之上表面之轉，該第三插检材料 層具有一第三蝕刻率。 7.如申請專利範’6項所述之插栓之形成方法，其中該第三_率高 於該第二蝕刻率。 0503-A30757TWF 15 1260711 8·如申請專利範圍第1項所述之插栓之形成方法，其中該半導體基底上 形成有一蝕刻停止層。 9·如申請專利範圍第1項所述之插栓之形成方法，更包括形成一抗反射 塗層於該低介電常數材料層與該第二插栓上之步驟。 1〇·如申請專利範圍第9項所述之插栓之形成方法，更包括形成一圖案 化之光阻層於該抗反射塗層上之步驟，其中該圖案化之光阻層具有一溝槽 圖案。 〃 11.如申請專利範圍帛10項所述之插栓之形成方法，更包括钕刻該溝槽 圖案至該低介電常數材制、該抗反雜層以及部分之該第二插检内以形 成一溝槽之步驟。 12·如申請專利翻第丨項所述之插栓之形成方法，其中該第—插检材 料層包括一有機高分子材料。 13. 如申請專利範圍第i項所述之插栓之形成方法，其中該第二插检材 料層包括一有機高分子材料 14. 如申請專利翻第i項所述之插栓之形成方法，其中該第—插检材 料層係於介於150〜250 下烘烤50〜150秒。 15. 如申請專概圍第丨項所述之插栓之形成方法，其中該第二插检材 • 料層係於介於150〜250。(：下烘烤50〜150秒。 16. 如申請專概圍第丨項所述之插栓之形成方法，其中施行該回侧 程序以形成第一插栓之步驟包括乾蝕刻之使用。 17. 如申請專利範圍第！項所述之插栓之形成方法，其中施行該誠刻 程序以形成第二插栓之步驟包括乾钱刻之使用。 18·—種插栓之形成方法，包括下列步驟： 提供-半導體基底，其上形成有—低介電常數材，該低介電常數 材料層具有一上表面以及形成穿過該低介電常數材料層之至少一介層開 口； S 0503-A30757TWF 16 1260711 形成一插栓材料層於該至少一介層開口内以及該低介電常數材料層 上，該插栓材料層具有一梯度蝕刻率，使得該插栓材料層於大體接近該介 層開口之一底部處具有一較低蝕刻率演變至於大體接近該介層開口之一上 部處具有一較高餘刻率；以及 回蝕刻该插拴材料層以形成部分低於該低介電常數材料層之該上表面 之一插栓。 19·一種雙鑲嵌結構之製造方法，包括下列步驟： 提供一半導體基底，其上形成有一钱刻停止層； 形成一低介電常數材料層於該蝕刻停止層上，該低介電常數材料層具 有一上表面以及形成穿過低介電常數材料層之至少一介層開口，· 形成一第一插栓材料層於該低介電常數材料層上並填入於該至少一介 層開口内； 回餘刻該第-插栓材料層以形成部分填入於該至少一介層開口内之第 一插栓； 形成-第二插栓材料層於該低介電常數材料層以及該第—插检上； 回細該第二插栓材料層以形成部分低於該低介電常數材料層之該上 表面之Uf栓，該第二插栓材制具有較該第_插栓材料層為高之钱 刻率； 形成-圖案化之光阻層於該低介電常數材料層上，該圖案化光阻層具 有一溝槽圖案；以及 細該溝觀案至低介電f數㈣層以及部分之該第二赌内以形成 一溝槽。 20.如申請專利範圍第19項所述之雙驗結構之製造方法，其中該第一 插栓材料層與該第二插栓材料層之钱刻率比至少為1丨玉。 2L如申請專利範圍第19項所述之雙鑲嵌結構之製造方法，直中該第一 插栓材料層與該第二插栓材料層之蝕刻率比介於ι:ι ι至ι:ι〇。 0503-A30757TWF 17 1260711 、22·如申睛專利範圍第19項所述之雙鑲嵌結構之製造方法，其中蝕刻該 f槽圖案之步驟包括對於該低介電常數材料層較該第二插栓材料層具有較 南I虫刻率之選擇性餘刻之使用。 23·如申请專利範圍第19項所述之雙鎮後結構之製造方法，其中施行該 回侧程序以形成第一插栓之步驟包括乾侧之使用。 从如申請專纖Μ丨9項所述之雙職結構之製造方法，其中施行該 回侧程序以形成第二插栓之步驟包括乾侧之使用。 25·如申凊專利範圍第19項所述之雙鑲舰構之製造方法，其中該第一 >插栓材料層係於介於15〇〜25〇 °C下烘烤5(Μ5〇秒。 26.如申請專利範圍第19項所述之雙鑲後結構之製造方法 ，其中該第二 插栓材料層係於介於150〜250 〇C下烘烤50〜150秒。 27·如申睛專利範圍第W項所述之雙鑲餘構之製造方法，更包括形成 一抗反射塗層於該低介電常數層與該第二插栓上之步驟。 28.-種微影製程之改善方法，包括下列步驟： 、、提彳’、半‘體基底，其上形成有一低介電常數材料層，該低介電常數 材料H i表面以及形成穿過該低介電常數材料層之至少一介層開 V ; > 形成-第-插蝴料層於該低介電餘材料層上並填人於該至少一介 層開口内，該第-插栓材料層具有_第_侧率； 回触刻該第-插检材料層以形成部分填入於該至少一介層開口内之第 一插检； 形成一第二插栓材料層於該低介電常數材料層以及該第-插栓上；以 及 回餘刻謂_插栓材料層以形成部分低於該低介電常數材料層之該上 表面之-第二插栓，該第二插栓材料層具有一第二姓刻率。 0503-A30757TWF 18