[go: up one dir, main page]

TWI260020B - Method for programming memory cells - Google Patents

Method for programming memory cells Download PDF

Info

Publication number
TWI260020B
TWI260020B TW094116445A TW94116445A TWI260020B TW I260020 B TWI260020 B TW I260020B TW 094116445 A TW094116445 A TW 094116445A TW 94116445 A TW94116445 A TW 94116445A TW I260020 B TWI260020 B TW I260020B
Authority
TW
Taiwan
Prior art keywords
stylized
memory cell
voltage
memory cells
memory
Prior art date
Application number
TW094116445A
Other languages
English (en)
Other versions
TW200623134A (en
Inventor
Ming-Hsiu Lee
Chao-I Wu
Tzu-Hsuan Hsu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200623134A publication Critical patent/TW200623134A/zh
Application granted granted Critical
Publication of TWI260020B publication Critical patent/TWI260020B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

1260020 / 14027twf.doc/r 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種程式化半導體記憶胞的方法，且 特別是有關於一種控制一個或多個雙端半導體記憶胞之記 憶體臨界電壓分佈的程式化方法。 ° 【先前技術】
一個半導體記憶胞，或是一個記憶胞（例如氮唯讀記 fe胞，NROM) ’通常藉由提供一個程式化脈衝來程式化， 從而導致電荷陷入此記憶胞的記憶層内，而在此記憶胞之 記憶層内的陷入電荷會感應增加此記憶胞的臨界電壓。 為了驗證是否此程式化記憶胞增加的臨界電壓達到其 目標程式化電壓，將提供一個跟隨在程式化脈衝後之驗證 脈衝給此程式化記憶胞，假如此驗證脈衝顯示此程式化記 憶胞未達形b目標程式化電壓，騎提供—侧外的程式 化脈衝，並伴隨著一個隨後的驗證脈衝。通常，在程式化 過程中，此程式化脈衝會以電壓準位來增加，並由一二相 對低電鮮㈣始，而結束在—高電鮮位，此程式化及 驗證過程將會持續至達到目標程式化電壓為止。 對於 御準位雙端的記憶胞而言，記憶胞的每-端 同的目標程式化電壓，而一個雙端記憶胞的程 式化方法通常包含程式化及驗證記憶體的一 =相此端的目標程式化電壓為止，紐再程式;及驗 二匕，胞的另-端直至其臨界電壓義此端的目標程式 化電壓為止。 1260020 14027twf.doc/r ，1所繪示為-個多準位雙端記憶胞之傳統程式化方 法白^私圖100’此程式化操作開始於選擇一個 正確端（步驟UG)，步驟12"，提供—個程式化脈衝 給此選擇端，而接著在步驟13〇中，提供一個驗證 =3=_中，需要此驗證結果來判斷是否此 ^擇^的㉟界電壓到達其目標程式化電壓，假如此選擇端 未Ϊ到其目標程式化電壓，則此選擇端不能通過驗證，而 通吊此程式化脈衝會調整至一個較高的電壓準位（步驟 I7〇、/且私式化（步驟12G)及驗證（步驟13())步驟將 此，擇端巾再次被執行；假如此選擇端通過了驗證過程 i山Hi電壓達到其目標程式化電壓），則此記憶胞的 =將被檢驗是否皆達·在步驟15Q中的目標程式化電 =h如另-端需要被程式化，則選擇左邊重置步驟16〇 1的程式化狀態’_賴聊_程式化及驗證過 遭）。 此：準位雙，憶胞的傳統程式化方法具有以下的缺 愿將二2於第—位％的影響，此記憶胞—端之臨界電 a、《被儲存在記憶胞另—端的電荷所影響，其次，在記 ，體陣财，㈣效應將會影響記憶胞的臨界賴分佈（即 戶界電_會被周遭記憶胞的浅漏電流 斤=，其中的周遭記憶胞係與此選擇記憶胞分享同一位 :口此造成達到縮減臨界電麼分佈的困難。一個具 分佈的記憶體陣列將減少介於程式化狀態i 均除狀恶間之記憶體陣列的讀取限度窗口。 1260020 14027twf.doc/r 圖2所繪示為由傳統程式化方法所程式化之9胞體 NROM陣列的臨界電壓Vt分佈圖，其中此nr〇m陣列的 每個NROM胞體皆能夠雙端操作。在此NROM陣列之 NROM胞體兩端的目標程式化電壓pv為4v，而此NROM 陣列的程式化包含三個步驟：201、202，以及203。 在步驟201中，沒有電荷儲存在此NROM陣列之 NORM胞體的左端及右端，而臨界電壓分佈21〇及220為 當沒有電荷儲存在兩端時，NROM陣列之NROM胞體的 左端及右端之臨界電壓分佈。 在步驟202中，NROM陣列之NROM胞體的右端將 被程式化以達到目標程式化電壓4V，而臨界電壓分佈240 為在NROM陣列的右端被程式化後，NR〇M陣列右端的 臨界電壓分佈。如圖所示，雖然NROM陣列的左端在步驟 202中未被程式化，第二位元效應將會導致NROM陣列左 端的臨界電壓分佈21〇改變至一個較高臨界電壓區域，用 以產生臨界電壓分佈210,，其中在臨界電壓分佈210及 210’間變化之低聯結的臨界電壓為231mv ;而在臨界電壓 分佈210及21〇,間變化之高聯結的臨界電壓為i52mV。 、 在步驟2〇3中，NR0M陣列之NR0M胞體的左端將 被程式化以達到目標程式化電壓4V，而臨界電壓分佈23〇 為在NR〇M陣列的左端被程式化後，NROM陣列左端的 &界包堡刀佈。如圖所示，由於第二位元效應，NROM陣 列右端的臨界電壓分佈240將改變至-個較高臨界電壓區 域’用以產生臨界電壓分佈240，，其中在臨界電壓分佈24〇 1260020 14027twf.doc/r 聯結的臨界為⑽鮮；而在臨界電 Μ勿佈240及240,間變化之古胳^丄 此外，在臨爾分佈240;=巧電壓為·V。 將從-W加至125mv=壓分佈_寬度 寬度N職她邮 供-有!要針對—個或多個雙_^ 胞臨界電屋分佈二:2二位元效應的衝擊及此記憶 【發明内容】 多個發明11岐供—個料化找給一個或 夕個可雙㈣作的記憶胞，來滿 非揮發性揮發性記憶胞或揮發性揮發性記 本發明的目的是在提供 由驗證每-個記憶胞的兩端，來==的= :===::;作，並重複此驗二 f發明的另—目的是在提供—種程式化記情胞的方 己Jt胞的—端讀取一電壓’並驗證是否達到一 =化㈣，而針對此端點執行程式化的動作 : 頃取、驗證，以及程式化過程 重獲此 點皆被程式化為止，而得《㈣雜=二==端 l26〇〇2〇 14〇27twf.doc/r 、依照本發明之-方面，提供了一種程式化記憶胞的方 、 A此方法包括驗證每-個記憶胞的兩端，以確認程式化 ^屺fe胞端點，並且程式化此確認程式化記憶胞的第一 • 端°。在权式化此記憶胞之第一端後，將在每一個記憶胞的 2端執行另-個驗證過程，以確認程式化的記憶胞端點， ，後^執行一個程式化過程以確認此程式化記憶胞的第二 端。這些驗證兩端、程式化第一端、再驗證兩端，以及程 _ 式化第二端的步驟將持續直至每一個記憶胞的兩端皆被程 ， 式化至目標程式化電壓為止。 依照本發明的較佳實施例所述程式化記憶胞的方法， • 其中的驗證步驟包括由每一個記憶胞之每一個第一端及第 ^端讀^一讀取電壓，以及驗證每一個程式化之記憶胞之 每一個第一端及第二端，判斷所讀取電壓是否未達到目標 程式化電壓。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中的程式化步驟是藉由提供一程式化電壓脈衝給確認程 _ 式化之記憶胞來執行。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中記憶胞為單一準位/多個準位的記憶胞。 依如、本發明的較佳實施例所述程式化記憶胞的方法， 其中σ己彳思胞為非揮發性記憶胞。 依Ρ、?、本發明的較佳實施例所述程式化記憶胞的方法， 其中記憶胞是藉由熱洞注射氮電子儲存（Hot-Hole Injection Nitride Electron Storage, PHINES )胞來程式化。 !26〇〇2〇 l4〇27twf.d〇c/r I依照本發明的較佳實施例所述程式化記憶胞的方法， 一中圮憶胞局部為奈米晶矽胞。 ，依A?、本發明的較佳實施例所述程式化記憶胞的方法， 其中兄憶胞為氮唯讀記憶（Nitride Read Only Memory, 取〇M)胞。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中圮憶胞為揮發性記憶胞。 依知本發明的較佳實施例所述程式化記憶胞的方法， 其中的臨界電壓為當每一個記憶胞之第一端及第二端中沒 有—個被程式化時的電壓。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中臨界電壓為當每一個記憶胞之第一端及第二端皆被程 式化時的電壓。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中£^界電壓具有多個準位。 依照本發明的另一方面，描述了一種程式化記憶胞的 方法，此程式化方法開始於由一個記憶胞的一端讀取一電 壓，並驗證此程式化端，判斷是否由此端讀取的電壓未達 到目標程式化電壓，此讀取及驗證過程將持續直到每一個 記憶胞的兩端皆被讀取及驗證為止。一個程式化脈衝將被 給至此確認記憶胞的第一端，在程式化此記憶胞的第一端 後，此讀取及驗證過程將被重複進行直到每一個記憶胞的 兩端皆被讀取及驗證為止。接著，一個程式化脈衝將被給 至此確認記憶胞的第二端，這些讀取及驗證兩端、程式化 1260020 14027twf.doc/r 第一端 、再瀆取及驗證兩端，以及程式化第二端的步驟將 持績直到每個記憶胞的兩端皆被程式化至目標程式化 為止。 依照本發明的較佳實施例所述程式化記憶胞的方法， 其中的驗證步驟是藉由設置一個暫存器給第一端及第二端 二中之^，其中此端之臨界電壓未達到目標程式化電 I，而使知每一個記憶胞之每一個第_端及第二端具一 對應暫存器。 ' 必須了解的是，之前的概括描述及接著的詳細描述 為不犯性或解釋性的’並不限制專利範圍中所述之本發明。 本發明因採用並紐驗證及程式化的結構，因此x =胞：兩端程式化至目標程式化電 界電壓分佈的目的。 < Η工币 易懂為他目的、特徵和優點能更明顯 ί如下舉私貫施例，並配合所附圖式，作詳細說 【實施方式】 本發明的實施例作為詳細的泉 ^ 關聯實施例來描述時，並非限 ^^明猎由 反地，如附加的專利範圍所定義，些實施例，相 内，本發明涵括所有的替代物、變型物的精神和範圍 外，在以下本發明的詳細描述中，提及相等物。此 提供本發明-個完整的認識，然而，^=寺定細節用以 者來說，本發明可不經由這此 ^崎於熟習此技藝 特疋細即來實行。在其他例 ί26〇〇2〇 l4〇27twfdoc/r 2等並說明熟知的方法、過程、元件，以及 、ϋ人本每明的方向才不致於模糊不清。 示不為本發明較佳實施例之一個記憶體群組的 能端儲圖彻，在此記憶體群組内的記憶胞 μ ^ 些記憶胞可鱗—雜❹準位記 外’這些記憶胞可為氮唯讀記憶體（NROM)胞， == =，電子儲存（PHINES)胞，或者是局部奈 米晶石夕胞來程式化。 在步驟310中，決定了程式化的記憶 ^記憶體群組的大小可為單—記憶胞，或是分享同一位= 線之=或者是全部的記憶胞，又或是單—記憶胞頁。 。在卜驟320中，預先決定的群組資料被下載至一 區’其巾的群崎料是絲㈣在 的程式化狀態。 fK。己Μ包 、在ν驟330中，根據在缓衝區内的君导組資料，決 被程式化記憶胞之每一端的一個預先程式化電壓 程式化電壓PV’而依賴程式化記憶體的類型， 此預先程式化電壓Pre_PV比目標程式
=驟34〇中，在記憶體群組中之每個記憶胞的 白在預先程式化（階段i程式化）過程中，被程式化至 先程式化電壓Pre_PV。此預沾式化過程的二J 12 1260020 14027twf.doc/r 於圖丨流程圖巾的傳統程式化方法、—個群組程式 凡 、或是任何其他的程式化方法。在此步驟中，此階 弋化的目的為快速程式化此記憶體群組中之記憶胞 接近目標程式化電壓PV的程式化電壓。 比在乂驟350中’此記憶體群組中之每個記憶胞的兩端 ^ a摄α群組私式化（階段2程式化）過程中，被程式化 程式化電壓PV，在此群_式化過程中，—種之後 :=、、、田“，的群組程式化方法將被採用，在此步驟中，群 、、且耘式化疋為了完美調和出給此記憶體群組的臨界電壓分 佈。 ’ —，^所繪示為本發明較佳實施例之一個NR〇M群組 的不摩巳群組程式化方法流程圖4〇〇，在此實施例中，僅使 用群，f式化方法，而NROM群組的大小可為單一 nr〇m 胞、为子同一位凡線的部份或全部NROM胞、或者是單一 NROM胞頁，且此目標程式化電壓為。 在步驟405中，狀態暫存器被重置，以及預先決定群 • 組資料被輸入至緩衝器，一個NROM胞的每一端皆需要_ 個狀，暫存器。假如在一個程式化操作後，一個嫩⑽胞 =-端不能達到其目標程式化電壓時，其對應的狀態暫存 器將會被設置，其中群組資料是藉由邏輯狀態的方式來指 出此NROM群組之NROM胞的程式化狀態。 卜在步驟410中，根據在緩衝區内的群組資料，來決定 每個圯憶胞之每一端的一個目標程式化電壓pv，此目標程 式化電壓PV可為多準位。 、 13 1260020 14027twf.doc/r
^從步驟415至步驟425，nrom群組的所有端皆被驗 祖以判斷是否其臨界電壓達到目標程式化電壓pv,在步驟 415中，所有NROM群組的左端皆被讀取以驗證左端的臨 界電壓，對於那些臨界電壓未達到目標程式化電壓的左端 來說，其對應的狀態暫存器將被設置，以確認這些左端將 被程式化。在此NROM群組的所有左端被讀取及驗證後， 此NR〇M群組之NR〇M胞的源極和汲極將在步驟中 被轉換，以節省用來讀取此NR〇M群組之右端的時間。在 步^ 425中，此NROM群組的所有右端皆被讀取，對於那 些臨^電壓未制目標程式化電壓Pv的右端來說，其對 應狀態暫存器將會被設置，且這些右端將被驗證。八 、，在步驟430中，程式化偏壓的狀態是由程式化nr〇m 群f的左端來蚊，减化漏狀料基於記憶體類型及 =憶體群組大小來改變。在—個實施例巾，閘極的程式化 電壓Vg約為9V，而汲極的程式化電壓則使用〇 lv的步 進電壓而介於6V與8.5V之_範圍，另外源極則接地。 母個閘極科化電壓脈衝與汲極程式化脈衝的寬度皆 約 〇·5 // s。 又 明驟435中，所有NR0M群組的確認左端皆在步 & 430的程式化偏壓狀態下被程式化。 從步驟440到步驟450，所有NR〇M群組 驗證以判斷其臨界電壓是否達到目標程式化電壓pv',3 ’财腦M軸的料雜讀㈣驗證右端的 °。H。對於那些臨界電壓未達到目標程式化電壓pv 14 1260020 14027twf.doc/r 的右端來說，其對應狀態暫存器將會被設置，而那些右端 將被驗證。在所有NR〇M的右端皆被讀取及驗證後， ‘ NROM群組中之nr〇m胞的源極及汲極端將會在步驟405 . 中被轉換，以節省用來讀取此NROM群組之左端的時間。 在步驟450中，此NR0M群組的所有左端皆被讀取，以驗 證左端的臨界電壓，對於那些臨界電壓未達到目標程式化 電壓PV的左端來說，其對應狀態暫存器將會被設置，且 這些左端將被驗證。 ❿ 在步驟455中，NROM群組的狀態暫存器皆被檢驗， * 以判斷是否所有NR Ο Μ群組的端點皆通過了驗證，假如一 • 個或多個端點保持未被程式化（即這些端點的臨界電壓未 達到目標程式化電壓），則程式化過程將會繼續進行步驟 460 〇 ^ 在步驟460中，程式化偏壓的狀態是由程式化nr〇m 群組的右端來決定，程式化偏壓狀態是基於記憶體類型及 記憶體群組大小來改變。在一個實施例中，閘極的程式化 # 電壓Vg約為9V，而汲極的程式化電壓則以〇 lv的步進 電壓介於6V與8·5ν之間的範圍，另外源極則接地。每個 閘極程式化電壓脈衝與汲極程式化電壓脈衝的寬度皆約 0.5 // s 〇 在步驟465中，NROM群組所有被驗證的右端皆在步 驟460中所決定的程式化偏壓狀態下被程式化，此群組程 式化過程將會持續直到此NR0M群組的所有端點皆被程 15 1260020 14027twf.doc/r 中所有端點的臨界電壓皆達到目標程 圖5所矣會示為本發明較佳實施例之一個9胞體
陣列的臨界電壓Vt分佑m ^ / r ^ UM 曰一 刀佈圖，在此貫施例中，NROJVO車列
疋猎由在圖3流程圖300中說明的程式化方法來程式化 、此程式化過程可分為兩個部份，階段〗程式化是用以 快逮提升NROM陣列的臨界電壓至預先程式化電壓 Pre-PV，其中此預先程式化電壓接近最終目標程式化電堡 2階段2程式化是用以完美調和出此記憶體群組的臨界 电堅分佈，以致於NROM陣列的臨界電壓分佈可被控制 (即此NROM P車列之臨界電壓分佈的誤差及寬度被縮 減）。
式化（即直到NROM 式化電壓PV)。 S對於此實施例來說，在階段i程式化中的預先程式化 電壓Pre-PV為4V，而在階段2程式化中的目標程式化電 I為4·5V，階段1程式化將被如圖丨流程圖1⑻所示之傳 統程式化方法所採用，而階段2程式化將被如圖4流程圖 4〇〇所說明之群組程式化方法所採用。 、在步驟501中，沒有一個NROM陣列之NRMO胞被 私式化，結果是NR〇M陣列之左端及右端的臨界電壓變 低，臨界電壓分佈510是當NROM陣列沒有任何一個左端 被私式化時，NR0M陣列之左端的臨界電壓分佈，而臨界 ，壓分佈520是當NROM陣列沒有任何一個右端被程式化 時’ NROM陣列之右端的臨界電壓分佈 16 1260020 14027twf.doc/r --杈式化包含兩個步驟：步驟502及步驟503,
在步驟502中，NR0M陣列的右端將被程式化至Pre_pv (4V)，而結果得到臨界電壓分佈540，NROM 的臨界電壓分佈510會被第二位元效麟影響，铁ς而 NROM陣列左端的臨界電壓會增加，而產生—個_臨界 ΪΞΓΪ:1二=界ν電嶋51。及51°，間變化之高聯 '，、.的H电[為153mV ;而在臨界電壓分佈51〇及51〇, 間變化之低聯結的臨界電壓為174mV。 在步驟503中，NR0M陣列的左 :r:PV (4V) ’以形成臨軸分佈53〇，；於第= :分=Mm=f會_，產生臨界 結的臨界電壓為252mV;而在^0 ^化之高聯 bb ^ 包遂分佈540及540， 間芰化之低聯結的臨界電壓為173mv。 在步驟504中，p左段9劣口 -vwu人丄 說明之群組程式化方二=式匕:由圖4流程圖.所 最玖mi八如圖所示’NR0M陣列的 電壓分佈別及糊寬顿= 列左端之臨界電H 佈55〇是爾衡陣 列右端之臨界界電壓分佈560是服⑽陣
陣列發明較佳實施例之-個9胞體NR〇M 臨界本發明程式化方法所得之 刀佈的比較圖，其中左圖顯示9胞體NR0M陣列 1260020 14027twf.doc/r 使用傳統程式化方法所得之臨界電壓分佈，而右圖則為圖 5之步驟504所示之最終臨界電壓分佈，傳統程式化 僅具有一個程式化狀態。由傳統程式化方法與本發明程式 ttx所仔之程式化狀態則繪示於圖6，其中目標程式化 電壓PV為4.5V。 臨界電壓分佈610為NROM陣列之左端的臨界電壓分 ί二臨界電壓分佈㈣’為_M _之右端的臨界電 刀=’、另外，臨界電壓分佈620為當NROJV[陣列之左端 未被程式化時，原本NR〇M陣列之右端的臨界電 ，=統程式化方法所得之9胞體麵_列的總分体寬 又為53mV，而此總分佈寬度是介於臨界電壓分佈 的高聯結與臨界㈣分佈⑽的低聯結間之差值布620 分佈55〇與臨界電壓分佈细分別為咖Μ 車歹i之左&及右端的臨界電齡佈。使財發難 =得之9胞體NR0M陣列的總分佈寬度為5胁，而此 是介於臨界電壓分佈則的高聯結與臨界電壓 刀佈550的低聯結間之差值。 =所示’藉林發明料财輯狀服〇 =!電壓分佈具有較少的誤差，而與藉由傳統程式3 陣列之臨界電壓分佈的總分佈寬度 位^ _程式化枝將雙端驗證過_間的第一 更正確及更窄的臨界電壓^端記憶胞達到 土刀佈，一般來說，藉由本發明程
18 1260020 14027twf.doc/r 個兄憶體群組的總分佈寬度可控制在小於 式化方法， 200mV。 、上述本七明的特定實施例僅以說明及描述的目的來呈 並不、徹底,制本發明為所揭露的精確類型。很明顯地， 广:上述講授，可能存在許多的更改及變化，在此選用及 Ϊ述f實施缺用來解釋本發_原理及應用，從而使得 :他4悉，技藝者得以根據其所考慮的特定目的，在本發 1不同的貫施，或變型巾使財發明，而本發明的範圍是 由附加的專利範圍及其相等物所定義。 *综上所述’在本發明之程式化記憶胞的方法，因採用 項取及驗證兩端、程式化第一端、再讀取及驗證兩端，以 ^程式化第二端的步驟，並重複上述步驟直到每個記情胞 的兩端皆被程式化至目標程式化電覆為止，因此可以改 =技術中，因為第二位元效應的衝擊及此記憶胞臨界電 [刀佈的陣列效應’而造成臨界電壓分佈改變的缺辱。 雖然本發明已以較佳實施例揭露如上，然其並非用以 =定本發明，任何熟習此技#者，在不_本發明之精神 和粑圍内’當可作些許之更動與潤飾’因此本發明之 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 _ 法的1==為—個多準轉姑_之㈣程式化方 圖2所♦示為由傳統程式化方法所程式化之 NROM陣列的臨界電壓Vt分佈圖。 組
19 1260020 H〇27twf.doc/r …圖3所繪示為本發雜佳實施例之—個記憶體群組的 不乾程式化方法流程圖300。 一#圖4所繪示為本發明較佳實施例之一個NROM群組的 不範群組程式化方法流程圖400。 圖5所、、、θ示為本發明較佳實施例之一個9胞體NROM 陣列的g品界電壓Vt分佈圖。 圖6所繪示為本發明較佳實施例之一個9胞體NROM 陣列使用傳統料化方法與制本發财絲綠所得之 臨界電壓分佈的比較圖。 、 【主要元件符號說明】 110 :選擇端=右端 120 :提供程式化脈衝給選擇端 130 :提供驗證脈衝給選擇端 140 :判斷是否選擇端通過驗證 150 :判斷是否所有端點通過驗證 160 :重置程式化狀態，轉換至下一端，選擇端=左端 170 :下一個程式化偏壓狀態 210、220、210,、230、240、240,、510、510,、520、 530、540、540’、550、560、610、620、620’、：臨界電 壓分佈 310 :決定記憶體群組大小 320 :輸入群組資料至緩衝器 330 :決定每個程式化狀態的pre_pv及PV準位 20 1260020 14027twf.doc/r 340 : 位 (階段l程式化）程式化所有端點至Pre_Pv準 350 405 410 415 420 425 •430 435 440 445 450 455 460 465 (階段2程式化）程式化所有端點至pv準位 重置狀態暫存器及輸入群組資料至緩衝器 決定每個程式化狀態的PV準位 驗證所有左端（向前讀取） 轉換源極和汲極 驗證所有右端（反向讀取） 程式化偏壓狀態 程式化NROM群組中所有;認的左端 驗證所有端點（反向讀取） 轉換源極和汲極 驗證所有左端（向前讀取） 判斷是否所有端點皆通過驗證 程式化偏壓狀態 程式化NROM群組中所有確認的右端

Claims (1)

  1. I26〇〇2〇^ 十、申請專利範圍： 1·一種程式化記憶胞的方法，包括： (a) 提供至少一記憶胞，其中每一該些記憶胞具有一第 一端及一第二端，而每一該些記憶胞之每一該些第一端及 第二端具有一臨界電壓； (b) 驗證該些記憶胞之該些第一端及第二端兩者，用以 確認程式化的記憶胞端；以及 (c) 僅程式化每一被確認程式化之該些記憶胞的該些 | 第一端。 2·如申請專利範圍第1項所述之程式化記憶胞的方 法，更包括： (d) 重複步驟(b)之驗證；以及 (e) 重複步驟(c)的僅程式化每一被確認程式化之該些 記憶胞的該些第二端。 3·如申請專利範圍第2項所述之程式化記憶胞的方 法，更包括： ，重複步驟(b)、（c)、⑷，以及⑷，直到每一該些記憶 胞之每一該些第一端及第二端皆被程式化至一目標程式化 電壓。 4·如申請專利範圍第3項所述之程式化記憶胞的方 法，其中該目標程式化電壓具有多個準位。 5·如申请專利範圍第3項所述之程式化記憶胞的方 法，其中该臨界電壓在該目標輕式化電壓之下/上。 22 1260020 14027twf.doc/r 6·如申請專利範圍第1項所述之程式化記憶胞的方 法，其中驗證步驟包括·· 由每一該些記憶胞之每一該些第一端及第二端讀取一 讀取電壓；以及 驗證每一程式化之該些記憶胞之每一該些第一端及第 二端，判斷該讀取電壓是否未達到該目標程式化電壓。 、7.如申請專利範圍第1項所述之程式化記憶胞的方 法’其中步驟(e)的程式化是藉由提供—程式化電壓脈衝給 確認程式化之該些記憶胞來執行。 法 8.如申請專利範圍第丨項所述之程式化記憶胞的方 其中該些記_為單—準位/多個準位的記憶胞。 法 9甘t申請專利㈣第1項所述之程式化記憶胞的方 其中該些記憶胞為非揮發性記憶胞。 ^利範圍第9項所述之程式化記憶胞的方 τ 二'疏胞是藉由熱洞注射氮電子儲存(Hot-Hole _:N=eEleet_St()mge，pHiNEs)胞來程式化。 H.如申印專利範圍第9項所述 法，其中該魏憶麵㈣奈“魏。认的 12·如申请專利範圍第9項料、+、 、、共，豆中兮此々户的& ^員所述之程式化記憶胞的方 Memory, NROM)胞。 6 Kead Unly 13·如申凊專利範圍第1項 法，其中該些記憶胞為揮發性記^。程式化記憶胞的方 23 1260020 14027twf.doc/r 14.如申請專利範圍第1 法，其中該臨界電壓為當卞所述之程式化記憶胞的方 第二端中沒有-個被程式化時的^丨，胞之該些第-端及 15·如申請專利範圍第1項戶 法，其中該臨界電壓為當每_員=述之程式化記憶胞的方 第二端皆被程式化時的電壓。i記憶胞之該些第一端及 16·如申請專利範圍第丨 法，其中該臨界電壓具有多個準位=程式化記憶胞的方 17·了種程式化記憶胞的方法，包括·· -端胞’其中每—該些記憶胞具有一第 第-端結 些記憶胞之每—該些第一端及 笫一端具有界電壓，· 由-€憶胞之該第—端及該第二端其中之一記憶 胞端讀取一讀取電壓，· 〜 也被私式化之該記憶胞端，判斷由該記憶胞端讀 取的該讀取電壓是否未達到一目標程式化電壓； ⑷重複步驟(b)及⑻，直到每一該些記憶胞之每一該些 第一端及第二端皆被讀取及驗證； (e) 僅程式化每一確認程式化之該些記憶胞之該些第 一端； (f) 重複步驟(b)的讀取及步驟(c)的驗證，直到每一該些 記憶胞之每一該些第一端及第二端皆被讀取及驗證； (g) 僅程式化每一碟認程式化之該些記憶胞之該些第 二端； 24 1260020 14027twf.doc/r ⑻重複步驟⑻、⑷、⑷、⑷、（f)，以及(g)，直到每 -该些^憶胞之每-該些第-端及第二端皆被程式化至該 目標程式化電壓。 18·如申請專利範圍第17項所述之程式化記憶胞的方 法，其中步驟⑻及(g)的程式化是藉由提供一程式化電壓脈 衝給確認程式化之該些記憶胞來執行。 19·如申請專利範圍第17項所述之程式化記憶胞的方 法，其中步!^(c)的驗證疋藉由設置一個暫存器給該些第一 瞻端及該些第二端其中之-端，其中該端之臨界電壓核到 ^ 該目標程式化電壓，而使得每一該些記憶胞之每一該些第 ^ 一端及第二端具有一對應暫存器。 、20.如申請專利範圍第17項所述之程式化記憶胞的方 法，其中该些纪憶胞為非揮發性記憶胞。 、21.如申請專利範圍第2()項所述之程式化記憶胞的方 法，其中該些記憶胞是藉由熱洞注射氮電子儲存㈤沾此 Injection Nitride Electron St〇rage，pfflNES )胞 • 、22.如申請專利範圍第20項所述之程式化記憶^的方 法，其中忒些§己憶胞局部為奈米晶石夕胞。 、23.如申請專利範圍第2〇項所述之程式化記憶胞的方 法，其中該些記憶胞為氮唯讀記憶胞。 、24·如申請專利範圍第n項所述之程式化記憶胞的方 法，其中该些，己憶胞為揮發性記憶胞。 、25.如申請專聰圍第17 _狀程式化記憶胞的方 法，其中该目標程式化電壓具有多個準位。 25 1260020 14027twf.doc/r 26=申請專利範圍第17項所述之程式化記憶胞的方 法’其中該臨界電壓在該目標程式化電壓之下/上。 、土 2甘7·^請專利範圍第17項所述之程式化記憶胞的方 1一八該^界電壓為當每一該些記憶胞之該些第一端及 弟二端中沒有—個被程式化時的電壓。 、#•甘17項所述之程式化記憶胞的方 ^^該臨界電屋為當每—該些記憶胞之該些第一端及 ^白被程式化時的電壓。 29.，申請專利範圍第17項所述之程式化記憶胞的方 法，其中該臨界電屢具有多個準位。 =申明專利知圍第17項所述之程式化記憶胞的方 法，其中該些記憶胞分享—字元線。 、丰，3甘1ίΐ申請專利範圍第17項所述之程式化記憶胞的方 /八雜記憶胞為單—準位/多個準位的記憶胞。 26
TW094116445A 2004-12-30 2005-05-20 Method for programming memory cells TWI260020B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/026,799 US7085168B2 (en) 2004-12-30 2004-12-30 Programming method for controlling memory threshold voltage distribution

Publications (2)

Publication Number Publication Date
TW200623134A TW200623134A (en) 2006-07-01
TWI260020B true TWI260020B (en) 2006-08-11

Family

ID=36640212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094116445A TWI260020B (en) 2004-12-30 2005-05-20 Method for programming memory cells

Country Status (3)

Country Link
US (1) US7085168B2 (zh)
CN (1) CN100466104C (zh)
TW (1) TWI260020B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7145809B1 (en) * 2005-07-01 2006-12-05 Macronix International Co., Ltd. Method for programming multi-level cell
KR100683856B1 (ko) * 2006-01-12 2007-02-15 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100780773B1 (ko) * 2006-11-03 2007-11-30 주식회사 하이닉스반도체 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
US7649772B2 (en) * 2007-07-19 2010-01-19 Macronix International Co., Ltd. Memory and method for programming in multiple storage region multi-level cells
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
US7940571B2 (en) * 2009-02-26 2011-05-10 Macronix International Co., Ltd. Memory apparatus and method thereof for operating memory
TWI401688B (zh) * 2009-03-31 2013-07-11 Macronix Int Co Ltd 記憶體裝置及操作記憶體的方法
US8223555B2 (en) * 2009-05-07 2012-07-17 Micron Technology, Inc. Multiple level program verify in a memory device
US8077513B2 (en) * 2009-09-24 2011-12-13 Macronix International Co., Ltd. Method and apparatus for programming a multi-level memory
TWI447733B (zh) * 2010-04-14 2014-08-01 Phison Electronics Corp 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US11908523B2 (en) * 2021-09-01 2024-02-20 Micron Technology, Inc. Express programming using advanced cache register release in a memory sub-system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172831B1 (ko) * 1995-09-18 1999-03-30 문정환 비휘발성 메모리를 프로그램하는 방법
IL125604A (en) * 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
US6163481A (en) * 1999-10-29 2000-12-19 Advanced Micro Devices, Inc. Flash memory wordline tracking across whole chip
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6219276B1 (en) * 2000-02-25 2001-04-17 Advanced Micro Devices, Inc. Multilevel cell programming
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US6937511B2 (en) * 2004-01-27 2005-08-30 Macronix International Co., Ltd. Circuit and method for programming charge storage memory cells

Also Published As

Publication number Publication date
CN1797607A (zh) 2006-07-05
US20060146613A1 (en) 2006-07-06
US7085168B2 (en) 2006-08-01
CN100466104C (zh) 2009-03-04
TW200623134A (en) 2006-07-01

Similar Documents

Publication Publication Date Title
CN101099217B (zh) 用于阈值宽度控制的多级ono快闪编程演算法
US6567316B1 (en) Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device
CN103794249B (zh) 用于改进升压箝位的对位线编程
TWI424436B (zh) 於非揮發性儲存器中在讀取操作時耦合的補償
TW201015555A (en) Data retention of last word line of non-volatile memory arrays
TW200535848A (en) Method, system and circuit for programming a non-volatile memory array
TWI260020B (en) Method for programming memory cells
TW201015557A (en) Programming and selectively erasing non-volatile storage
TW200849254A (en) Semiconductor memory device and write method thereof
TW201015558A (en) Selective erase operation for non-volatile storage
TW201203259A (en) Mitigating channel coupling effects during sensing of non-volatile storage elements
TWI306606B (en) Method of erasing non-volatile memory and non-volatile memory system
KR101026385B1 (ko) 전하트랩형 플래시 메모리소자의 동작 방법
JP2003257188A (ja) 不揮発性半導体記憶装置
TW201027543A (en) Adaptive erase and soft programming for memory
TW200839770A (en) Non-volatile storage system with initial programming voltage based on trial
TW201015560A (en) Correcting for over programming non-volatile storage
CN105144300A (zh) 用于提高非易失性存储器的耐久性的动态擦除深度
US8880964B2 (en) Block and page level bad bit line and bits screening methods for program algorithm
CN101504864A (zh) 多级单元编程方法及集成电路装置
CN101236786B (zh) 编程多阶存储单元存储阵列的方法
JPH1125681A (ja) 不揮発性半導体記憶装置
TW200910359A (en) System and method for erase voltage manipulation in non-volatile memory for controlled shifts in threshold voltage
CN111933202A (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent