TWI260097B - Interconnection structure through passive component - Google Patents
Interconnection structure through passive component Download PDFInfo
- Publication number
- TWI260097B TWI260097B TW094101499A TW94101499A TWI260097B TW I260097 B TWI260097 B TW I260097B TW 094101499 A TW094101499 A TW 094101499A TW 94101499 A TW94101499 A TW 94101499A TW I260097 B TWI260097 B TW I260097B
- Authority
- TW
- Taiwan
- Prior art keywords
- passive component
- substrate
- electrically connected
- wafer
- passive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H10W72/00—
-
- H10W90/701—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H10W72/07251—
-
- H10W72/07252—
-
- H10W72/07253—
-
- H10W72/07254—
-
- H10W72/20—
-
- H10W72/227—
-
- H10W72/237—
-
- H10W72/247—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W72/29—
-
- H10W72/923—
-
- H10W72/926—
-
- H10W72/9415—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/728—
-
- H10W90/734—
-
- H10W90/754—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Description
1260097 13739twf.doc/g 九、發明說明: 【發明所屬之技術領域】 本發明是,於-種電性連接結構(imereQn腦t腿 一),且特別是有關於—種藉由被動 component)所形成之電性連接結構。 【先前技術】
隨著電子技術的曰新月異,具有較 的電子產品也不斷地推陳出新,且電子產品也朝向 短、士與㈣趨勢進行設計。隨著線距(㈤pi⑷的縮 小,尚頻訊號在切換時所產生之串音(e_癒)現象也 就越來越嚴重,因此目前在魏構裝體之電路佈設方面, f在電氣難體上增設被動元件’⑽善峨之傳輸品 貝。此外’被動元件it常配胁魏難體之構裝基板 (package substrate)上或是印刷電路板(如他d ^職^ board, PCB)上。有關於被動元件的配置方式盘配置位置 將詳述如後。 圖1係繪示習知被動元件連接結構的剖面示意 圖。請參照圖1,習知電氣構裝體100具有一構裝基板11〇、 -晶片120、多個第-被動元件13〇、多個鲜球(s〇iderbaii) 140與一底膠(underflli) 15〇。晶片12〇係配置於構裝基 板no之一表面上,而晶片120具有多個配置於晶片12〇 與構裝基板110之凸塊(bump) 122,且晶片120係藉由 這些凸塊122與構裝基板11〇作電性連接。換言之,晶片 120係依序經由這些銲墊124、這些凸塊122與這些銲墊 5 1260097 13739twf.doc/g m而電性連接至難級nQ。 置於構裝基板110之另一# % , — f衣140係配 且另表面上’而底膠150係配置構货 if:與^ 12GH包覆這些凸塊m。接ί 写知笔氣構裝體⑽係藉由這些鲜s Μ0與 :=電性連接。同樣地’印刷電路板160係依 =墊162、廷些銲球14〇與這些料114 習知電氣構裝體100。 U遷接至
11〇 被動&件13G係配置於構裝基板 110之表面,並位於晶片120之外 件130係與構裝基板110電性連接。此外 ft130則配置於構裝基板110之表面,並錄印刷電ΐ 板60與構裝基板11〇之間,且這些第一被動元件⑽係 與構裝基板no作電性連接。另外,在印刷電路板16〇之 表面,並位於構裝基板110之外圍係配置有多個第二被動 兀件170 ’且這些第二被動元件17〇係與印刷電路板⑽ 作電性連接。 值侍注意的是,配置於構裝基板11〇上,並位於晶片 120之外圍的第一被動元件130將會增加構裝基板11〇之 面積’因而增加習知電氣構裝體丨00的構裝面積(package area)。此外,當第一被動元件13〇之這些電極分別 經由一銲料而連接至這些銲墊114 ’其中這些第一被動元 件130係配置於構裝基板11〇之表面且位於印刷電路板 160與構裝基板11〇之間,且習知電氣構裝體進入迴 銲(reflow)過程中時,這些第一被動元件13〇更可能因 1260097 13739twf.doc/g 為在這些電極130a上的焊料(_α)融化而無法將第〜 被動元件13G &位於構裝基板UQ之表面時,因而導致第 被動兀件130掉落至印刷電路板16〇上,進而降低此習 知電氣構|體100組裝至印刷電路板⑽的良率。 【發明内容】 、有馨於此’本發明的目的就是在提供—種被動元件電
性連接結構,可節省被動元件在電氣構裝體巾或印刷電路 板上所佔用的空間。 基於上述目的或其他目的,本發明提出一種被動元件 ,性連接結構,其包括_第„基板、—第二基板、多個導 電塊(conductive block)與至少一被動元件,其中第二基 板係=置於第—基板上。此外,這些導電塊與被動元件係 =置第一基板與第二基板之間,其中第一基板係藉由這些 導電塊與被動元件而電性連接至第二基板。 基於上述,本發明將被動元件配置於兩基板之間,並 結構性地分隔此兩基板,且電性連接兩基板,因此本發明 被動元件笔性連接結構可郎省被動元件在電氣構裝體中 或印刷電路板上所佔用的空間。 ^為讓本發明之上述和其他目的、特徵和優點能更明顯 易丨董,下文特舉較佳實施例,並配合所附圖式,作詳細 明如下。 【實施方式】 【第一實施例】 圖2A與圖2B繪示依照本發明第一實施例之被動元件 7 1260097 13739twf.doc/g 圖4繪示依照本發明第三實施例之被動元件電性連接 結構的剖面示意圖。請參照圖4,第三實施例與第一實施 例相似,其不同之處在於··第三實施例之被動元件電性連 接結構400更包括一晶片450、多個凸塊460、至少一第二 被動元件470與一底膠480,其中晶片450係配置於第二 基板220上。此外,這些凸塊460係配置於第二基板220 與晶片450之間,而晶片450係藉由這些凸塊460而電性 連接至第二基板220。更詳細而言,晶片450係依序經由 這些銲墊452、這些凸塊460與這些銲墊220而電性連接 至第二基板220。 承上所述,第二被動元件470係配置於第二基板220 與晶片450之間,並結構性地隔開第二基板22〇與晶片 450,其中第二被動元件470之兩電極470a係電性連接至 第二基板220與晶片450。更詳細而言,晶片450係依序 經由這些銲墊454、這些導電層472、第二被動元件470、 這些導電層472與這些銲墊228而電性連接至第二基板 220。此外,底膠480係配置於晶片450與第二基板220 之間,以包覆這些凸塊460。 值得注意的是,第二實施例之板狀被動元件34()亦可 配置於曰曰片450與弟一基板220之間。此外,第二基板220 與晶片450例如是構成一電氣構裝體,然而電氣構裝體亦 可只單獨包括第二基板220。另外,電氣構裝體並不限定 於晶片450係藉由凸塊460與第二基板220電性連接。在 其他實施例中,晶片450亦可藉由多條導線(b〇nding wire ) 1260097 13739twf.doc/g 與第二基板220作電性連接。 黾性連接結構具有下列 綜上所述,本發明之被動元件 優點· 一、本赉明之被動元件電性 於第一基板與第:基板元件配置 之間的距離,因此,當導電塊之材二$與弟二基板 迴料較不易^^1科電塊(料或是凸塊)於 一、由於本發明將被動元件配置於第一 ,路板或構裝基板)與第二基板(例如晶 =位:第一基板之表面的被動元件將可容納於= ==面 r— 二、相較於習知技術,當被動元件係為電容 =被動,係配置於第_^板(例如印刷電路板或^裝 土板^及第二基板(即晶片)之間,使得被動元件將更為 垃㈣目本發之被動元件電性連 接結構具有較小的電壓波動。 雖然本發明已以多個較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離:發明之 精神:範圍内’當可作些許之更動與潤飾,因此本ς明之 保護範圍當視後附之申請專利範圍所界定者為準。χ 【圖式簡單說明】 圖1係繪示習知被動元件電性連接結構之剖面示音 12 1260097 13739twf.doc/g 圖。 圖2A與圖2B繪示依照本發明第一實施例之被動元件 電性連接結構的剖面示意圖。 圖3 %示依照本發明第二實施例之被動元件電性連接 結構的剖面示意圖。 圖4纟會示依妝本發明第三實施例之被動元件電性連接 結構的剖面示意圖。 【主要元件符號說明】 100 :習知電氣構裝體 110 :構裝基板 112、114、124、162、212、214、222、224、226、 228、452、454 :銲墊 120、450 ··晶片 122、460 :凸塊 130、240 :第一被動元件 130a、344、346、470a :電極 140 :銲球 150、480 :底膠 160 ·印刷電路板 170、470 :第二被動元件 200a、200b、300、400 :被動元件電性連接結構 210 :第一基板 220 :第二基板 230 :導電塊 13 1260097 13739twf.doc/g 242、342、472 :導電層 340 :板狀被動元件 348 :材料層
14
Claims (1)
1260097 13739twf.doc/g 十、申請專利範圍: 1.—種被動元件電性連接結構,包括: 一第一基板; 一第二基板,配置於該第一基板上; 且中=個m己置該第一基板與該第二基板之間, 板巾ίί—基板猎由該些導電塊而電性連接至該第二基 •至少一第一被動元件,配置於該第一基板盥今第_其 2之間,其中該第-基板係藉由該第—被動元; 接至該第二基板。 叩包丨生運 _ _述讀料件電性連接 .«一基板二丄件之至少-電極係電性連接至該 3·如申4專利㈣第i項所述之被動元件電性 ,構且其中該第—被動元件之至少—電極係電性連接至该 #一基板’且該第一被動元件之至少另-電極係電性連接 攀 至該第二基板。 玍連接 4. 如申請專利範圍第1項所述之被動轉電性連接 結構,其中該第-被動元件為一板狀被動元件(卿如 passive component) 〇 y 5. 如_請糊_第4項所叙被⑽ 結構,其中該板狀被動元件包括多數個電極,分 該板狀被動元件之兩相對表面上。 _ 於 6. 如申請專·㈣丨項所述之縣元件電性連接 15 1260097 13739twf.doc/g 結構,其f該第—基板為一構裝基板,而該第二其、 晶片’且咸些導電塊為凸塊。 基板為一 7·如申請專利範圍第丨項 結構’其中該第-基板為-印刷電路板電:連接 一晶片,且該些導電塊為凸塊。 而忒弟二基板為 8·如申請專利範圍第丨項 、结構,其中該第-基板為-印刷電路板電:連接 一構裝基板,且該些導電塊為銲球。 ^弟一基板為 9. 如申請專利範圍第8項 結構,更包括一晶片,配置於該第 几件兒性連接 至該第4板。 基板上,並電性連接 10. 如申請專職圍第9項所述之被自 結構,更包括多數個凸塊,配置牛,性連接 間,其中該晶片係藉由該些凸塊而電該 11. 如申請專利範圍第1〇項所述之元m ,結構’更包括至少-第二被動元件,配置 連接至該第i基板中。亥曰曰片係猎由该弟二被動元件而電性 接^請專利範圍第11項所述之被動元件電性連 構I其中該第二被動元件之至少-電極係電性連接至 该弟一基板與該晶片。 13.如申請專利範圍第u項所述之被動元件電性連 接了構其中忒第一被動元件之至少一電極係電性連接至 σ亥第—基板,且該第二被動元件之至少另一電極係電性連 16 1260097 13739twf.doc/g 接至該晶片。 14· 一種被動元件電性連接結構,包括·· 一構裝基板; 一晶片,配置於該構裝基板上; 夕數個凸塊,配置該構裝基板與該晶片之間,其中节 構I基板係藉由該些凸塊而電性連接至該晶片;以及 至少一被動兀件,配置於該構裝基板與該晶片之間, 其中該構裝基板係藉由該被動元件而電性連接至該晶片曰。 15·如申請專利範圍第14項所述之被動元件電性 接結構,其中該被動元件之至少—電極係電性連接至 裝基板與該晶片。 / 16.如申請專利範圍第14項所述之被動元件電性 接結構,其中該被動树之至少—電極係電性連接至該構 裝基板,且該被動元件之至少另—電極係電性連接至該晶 片。 17·如申請專利範圍第14項所述之被動元件電性連 接結構,其中該被動元件為一板狀被動元件。 18·如申請專利範圍第17項所述之被動元件電性連 接結構,其巾該板狀被動元件包括多數個電極,分別配置 於該板狀被動元件之兩相對表面上。 19· 一種被動元件電性連接結構,包括: 一印刷電路板; 一晶片,配置於該印刷電路板上; 多數個凸塊,配置該印刷電路板與該晶狀間,其中 17 1260097 】3739twfd〇c/g x 板係藉㈣些凸塊而電性連接至該晶片;以及 昆片 間,動元件’配置於該印刷電路板與該晶片之 。其中该印刷電路板係藉由該被動元件而電性連接至該 接:請專利範圍第19項所述之被動元件電性連 動元件之至少-電極係電性連接至該印 接二=請專利範圍第19項所述之被動元件電性連 =板ΓΓ動元件之至少—電極係電性 =路板,且_動元件之至料—電極係雜連接至該 拉,二2. ΪΓ專利範圍第19項所述之被動元件電性連 接結構,其中該被動元件為一板狀被動元件。 連 技社^ 專利耗11第22項所述之被動元件電性連 接結構,其中該板狀被動元件包括多數個電極,j 於該板狀被動元件之兩相對表面上。 _置 24· —種被動元件電性連接結構,包括: 一印刷電路板; 一構裝基板,配置於該印刷電路板上; 多數個銲球,配置該印刷電路板與該構褒基板之 刷電路板係藉_些銲球而電性連接至該構i基 至少-第-被動元件,配置於該印刷電 基板之間,其中該印刷電路板係藉由該第—被動 18 1260097 13 73 9twf.doc/g 性連接至該構裝基板。 接結二申4Γ;=:4項所述之被動元件電性連 該印刷電路板與:該構裝=少-電極係電性連接至 接‘請專利1111第24項所述之被動树電性連 刷_了且電極係電性連接至該印 構裝基板。 〉另—電極係電性連接至該 接㈣ΠΙ請專利範圍第24項所述之被動元件電性連 4 ’其中該第—被動元件為—板狀被動元件。 接範圍第27項所述之被動元件電性連 於_被動;多數個電極’分別配置 接結第24項所述之被動元件電性連 連接至該印片,配置於該印刷電路板上如 接專利範圍第29項所述之被動元件電性連 ϊί多數個凸塊,配置於該印刷電路板與該晶 電路板。料片係藉由該些凸塊而電性連接至該印刷 板與該晶弟二被動糾,配置於該印刷電路 性連接至該印:電::該晶片係藉由該第二被動元件而電 19 1260097 13739twf.doc/g 该印刷電路板與該晶片。 糸兒1±連接至 ^ .πβί^ 助件之至少一電極係電性遠桩5 :::::且該第二被動元件之至少另-電極係ΐ性 3( -種被動元件電性連接結構,包括: 一印刷電路板; 夕電乳構裝體,配置於該印刷電路板上; 間,= ^配置該印刷電路板與該電输體之 電氣構2 =板係藉由該些導電塊而 構裝件’配置於該印刷電路板與該電氣 電性連接i該電氣S電路板係藉由該第一被動元件而 接、第34項所述之被航件電性連 該印,=;:=?至少-電極係電性連接至 接結構.,二3:範圍第34項所述之被動元件電性連 該印刷電路板?之f 一電極係電性連接至 連接至該魏構裝;^被動兀件之至少另—電極係電性 如申明專利範圍第34項所述之被動元件電性連 20 1260097 13739tvvf.doc/g 接1冓、中該第-被動元件為—板狀被動元件。 Γ請專補㈣37項所述之被動元件電性連 接、1構’其巾該板狀_元件包 j 於該板狀被動元件之兩相對表面上。刀別配置 垃二9. 申請專利範圍第34項所述之被動元件電性連 ^ 其中該電氣構裝體為-晶片,且該些導電塊為凸 μΓ 請專利範圍第34項所述之被動元件電性遠 塊^球其㈣電氣縣體包括—縣基板,且該些導電 ^ 如申明專利範圍第4Θ項所述之被動元件電性連 f結構,其中該電氣構裝體更包括一晶片,配置於該構裝 土板上,並電性連接至該構裝基板。 乂 社42·如申請專利範圍第々I項所述之被動元件電性連 構’其中該電氣構裝體更包括多數個凸塊,配置於該 =裝基板與該晶片之間,其中該晶片係藉由該些凸塊而^ 連接至該構裝基板。 43·如申請專利範圍第42項所述之被動元件電性連 =結,,更包括至少一第二被動元件,配置於該構裝基板 ^忒晶片之間,其中該晶片係藉由該第二被動元件而電性 連接至該構裝基板。 44·如申請專利範圍第43項所述之被動元件電性連 接、、、°構,其中該第二被動元件之至少/電極係電性連接至 "亥構裝基板與該晶片。 21 1260097 13739twf.doc/g ,犯固乐W項所連之被動元 接結構,其中該第二被動元件之至少一電極係電性f 该構裝基板,且該第二被動元件之至少 接至該晶片。 ^ 4¼¾連 46· —種被動元件電性連接結構,包括: 一第一基板; 一第二基板,配置於該第一基板上;以及 至少一第一被動元件,配置於該第—基板 =第=第一基板係藉由該第-被動元件而電= 接二7. 2請專利範圍第46項所述之被動元件電性連 =美fl該第一被動元件之至少-電極係電性連接Ϊ 该弟一基板與該第二基板。 接主 接二8. 請專利範圍第46項所述之被動元件電性連 ΪΓ美;一被動元件之至少-電極係電性連接ί 接&構it j利耗圍帛46項所述之被動元件電性連 接、=,其中該第—被動元件為_板狀被動元f 連 · 〇申睛專利範圍第49項所述之被動元件带 接. 22 1260097 13739twf.doc/g 曰曰 片 52·如申請專利範圍第46 接結構’其中該第-基板為-印刷電:板電:連 為一晶片。 衩而忒弟二基板 53·如申請專利範圍第46 接結構,其中該第-基板為—印卜& ?動7°件電性連 為-構裝基板。 卩心職,而·二基板 54. 如申請專利範圍第53 接钍構,更包括一 a H ,3as貝所述之被動凡件電性連 接、·、。構括曰曰片’配置於該 接至該第二基板。 土极上亚電性連 55. 如中請專利範㈣54項所述之 接結構,更包括多數個凸塊,配置於該第 :間,其中該晶片係藉由該些凸塊而電性連接至該ί:: 56·如中料利範圍第55項所述之被 接結構,更包括至少-第二被動元件,配置於 與該晶片之間,其中該晶片係藉由該第二被動元件:;: 連接至該第二基板。 庄 57·如申請專利範圍第56項所述之被動元件電性 接結構’其中#第二被動元件之至少—電極係電 該第二基板與該晶片。 & 58·如申請專利範圍第56項所述之被動元件電性連 接結構,其中e亥第—被動元件之至少一電極係電性連接至 該第一基板,且該第二被動元件之至少另一電極係電性連 23 1260097 13739twf.doc/g 接至該晶片。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094101499A TWI260097B (en) | 2005-01-19 | 2005-01-19 | Interconnection structure through passive component |
| US11/122,656 US20060158863A1 (en) | 2005-01-19 | 2005-05-04 | Interconnection structure through passive component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW094101499A TWI260097B (en) | 2005-01-19 | 2005-01-19 | Interconnection structure through passive component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200627653A TW200627653A (en) | 2006-08-01 |
| TWI260097B true TWI260097B (en) | 2006-08-11 |
Family
ID=36683662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094101499A TWI260097B (en) | 2005-01-19 | 2005-01-19 | Interconnection structure through passive component |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060158863A1 (zh) |
| TW (1) | TWI260097B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850286B1 (ko) * | 2006-01-18 | 2008-08-04 | 삼성전자주식회사 | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 |
| DE102006022748B4 (de) * | 2006-05-12 | 2019-01-17 | Infineon Technologies Ag | Halbleiterbauteil mit oberflächenmontierbaren Bauelementen und Verfahren zu seiner Herstellung |
| US7378733B1 (en) * | 2006-08-29 | 2008-05-27 | Xilinx, Inc. | Composite flip-chip package with encased components and method of fabricating same |
| US20090051004A1 (en) * | 2007-08-24 | 2009-02-26 | Roth Weston C | Surface Mount Components Joined Between a Package Substrate and a Printed Circuit Board |
| WO2009028463A1 (ja) * | 2007-08-24 | 2009-03-05 | Nec Corporation | スペーサ及びその製造方法 |
| US7605460B1 (en) | 2008-02-08 | 2009-10-20 | Xilinx, Inc. | Method and apparatus for a power distribution system |
| US9955582B2 (en) * | 2008-04-23 | 2018-04-24 | Skyworks Solutions, Inc. | 3-D stacking of active devices over passive devices |
| US9607935B2 (en) * | 2009-04-21 | 2017-03-28 | Ati Technologies Ulc | Semiconductor chip package with undermount passive devices |
| CN205428912U (zh) * | 2013-02-25 | 2016-08-03 | 株式会社村田制作所 | 模块以及模块元器件 |
| US9385073B2 (en) * | 2014-08-19 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages having integrated devices and methods of forming same |
| JP6372465B2 (ja) * | 2015-10-09 | 2018-08-15 | 株式会社村田製作所 | 接続素子、および実装用素子 |
| US10609813B2 (en) * | 2016-06-14 | 2020-03-31 | Intel Corporation | Capacitive interconnect in a semiconductor package |
| CN110165442B (zh) * | 2018-02-12 | 2020-11-03 | 泰达电子股份有限公司 | 金属块焊接柱组合及其应用的电源模块 |
| US11495588B2 (en) | 2018-12-07 | 2022-11-08 | Advanced Micro Devices, Inc. | Circuit board with compact passive component arrangement |
| KR102803435B1 (ko) * | 2020-03-11 | 2025-05-07 | 삼성전기주식회사 | 기판 구조체 및 이를 포함하는 전자기기 |
| CN117560860A (zh) * | 2022-08-04 | 2024-02-13 | 辉达公司 | 堆叠多个印刷电路板的方法和配置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6418029B1 (en) * | 2000-02-28 | 2002-07-09 | Mckee James S. | Interconnect system having vertically mounted passive components on an underside of a substrate |
| DE10064447C2 (de) * | 2000-12-22 | 2003-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
| US20040125580A1 (en) * | 2002-12-31 | 2004-07-01 | Intel Corporation | Mounting capacitors under ball grid array |
-
2005
- 2005-01-19 TW TW094101499A patent/TWI260097B/zh not_active IP Right Cessation
- 2005-05-04 US US11/122,656 patent/US20060158863A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060158863A1 (en) | 2006-07-20 |
| TW200627653A (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI260097B (en) | Interconnection structure through passive component | |
| TW578292B (en) | Chip to eliminate noise and manufacturing method thereof | |
| KR101280801B1 (ko) | 리세스된 디바이스를 갖는 세라믹 패키지 기판 | |
| TW473962B (en) | Cavity down ball grid array package and its manufacturing process | |
| TWI313052B (en) | Integrated circuit assembly module that supports capacitive communication between semiconductor dies | |
| TW550782B (en) | Semiconductor module | |
| TW201436684A (zh) | 嵌埋有電子元件的線路板結構及其製法 | |
| TW200832673A (en) | Wiring substrate, manufacturing method thereof, and semiconductor device | |
| TW200934018A (en) | Separable electrical connectors using isotropic conductive elastomer interconnect medium | |
| JP2006060128A (ja) | 半導体装置 | |
| CN102301469A (zh) | 具有焊球和管脚的集成电路附接结构 | |
| EP2006908A3 (en) | Electronic device and method of manufacturing the same | |
| CN109075130B (zh) | 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法 | |
| JP2009110983A5 (zh) | ||
| EP1653503A3 (en) | Semiconductor device, circuit board, electro-optic device, electronic device | |
| US20060043557A1 (en) | Apparatus for improved power distribution in wirebond semiconductor packages | |
| TWM324375U (en) | Stacked packaging structure for communication module | |
| CN1663328A (zh) | 电路基板装置及基板间的连接方法 | |
| JP2004103843A5 (zh) | ||
| TW541632B (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| KR102578797B1 (ko) | 반도체 패키지 | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| TW200915523A (en) | Semiconductor package and method of fabricating the same | |
| EP1367645A3 (en) | Semiconductor device and manufacturing method thereof | |
| US20140264938A1 (en) | Flexible Interconnect |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |