KR102803435B1

KR102803435B1 - 기판 구조체 및 이를 포함하는 전자기기

Info

Publication number: KR102803435B1
Application number: KR1020200030246A
Authority: KR
Inventors: 이승은; 김용훈; 이진원
Original assignee: 삼성전기주식회사
Priority date: 2020-03-11
Filing date: 2020-03-11
Publication date: 2025-05-07
Anticipated expiration: 2040-03-11
Also published as: TW202135607A; US20210289629A1; CN113395829B; CN113395829A; US11770898B2; KR20210114733A; TWI899088B

Abstract

본 개시는 서로 반대측인 제1측 및 제2측을 갖는 제1인쇄회로기판; 및 상기 제1인쇄회로기판의 제1측에 연결된 복수의 수동부품; 을 포함하며, 상기 복수의 수동부품은, 서로 인접하여 배치된 복수의 제1수동부품을 포함하는 제1그룹, 및 서로 인접하여 배치된 복수의 제2수동부품을 포함하는 제2그룹을 포함하며, 상기 제1 및 제2그룹 사이의 최단거리는 상기 복수의 제1수동부품 사이의 최단거리 및 상기 복수의 제2수동부품 사이의 최단거리 중 적어도 하나보다 큰 기판 구조체와, 이를 포함하는 전자기기에 관한 것이다.

Description

기판 구조체 및 이를 포함하는 전자기기{SUBSTRATE STRUCTURE AND ELECTRONICS COMPRISING THE SAME}

본 개시는 기판 구조체와, 이를 포함하는 전자기기에 관한 것이다.

전자제품의 고성능화에 따른 비약적인 I/O(Input-Output) 개수 증가 및 집적화에 따라, 기판에서 고 다층화 및 대형화 기술이 요구되고 있다. 예를 들면, 고성능 반도체용 FCBGA(Flip Chip Ball Grid Array) 기판의 크기 증가 및 층수 증가가 요구되고 있으며, 이에 기술 난이도의 증가 및 수율 하락으로 코스트가 증가하는 문제가 발생하고 있다. 따라서, 반도체 성능을 유지하면서 코스트 감소가 가능할 수 있는 기술이 요구되고 있다. 또한, 전자제품의 고성능화에 따라 전원 무결성(Power Integrity) 역시 중요한 특성으로 부각되고 있다.

본 개시의 여러 목적 중 하나는 전원 무결성을 개선할 수 있는 기판 구조체, 및 이를 포함하는 전자기기를 제공하는 것이다.

본 개시의 여러 목적 중 하나는 기판의 고 다층화 및 대형화에 대응이 가능한 기판 구조체, 및 이를 포함하는 전자기기를 제공하는 것이다.

본 개시의 여러 목적 중 하나는 코스트 감소가 가능한 기판 구조체, 및 이를 포함하는 전자기기를 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 기판 구조체에 그룹화가 가능한 복수의 수동부품을 배치하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 인쇄회로기판 상에 인쇄회로기판을 배치하여 기판 구조체를 제공하는 것이다.

예를 들면, 일례에 따른 기판 구조체는 서로 반대측인 제1측 및 제2측을 갖는 제1인쇄회로기판; 및 상기 제1인쇄회로기판의 제1측에 연결된 복수의 수동부품; 을 포함하며, 상기 복수의 수동부품은, 서로 인접하여 배치된 복수의 제1수동부품을 포함하는 제1그룹, 및 서로 인접하여 배치된 복수의 제2수동부품을 포함하는 제2그룹을 포함하며, 상기 제1 및 제2그룹 사이의 최단거리는 상기 복수의 제1수동부품 사이의 최단거리 및 상기 복수의 제2수동부품 사이의 최단거리 중 적어도 하나보다 큰 것일 수 있다.

예를 들면, 일례에 따른 전자기기는 메인보드; 상기 메인보드의 상에 배치된 제1인쇄회로기판; 상기 제1인쇄회로기판의 일측에 배치된 반도체 칩; 및 상기 제1인쇄회로기판의 타측에 배치된 복수의 수동부품; 을 포함하며, 상기 복수의 수동부품은 복수의 제1수동부품을 포함하는 제1그룹 및 복수의 제2수동부품을 포함하는 제2그룹을 포함하고, 상기 반도체 칩은 제1유닛 및 제2유닛을 포함하며, 평면 상에서, 상기 제1 및 제2그룹은 각각 상기 제1 및 제2유닛과 적어도 일부가 중첩되는 것일 수 있다.

본 개시의 여러 효과 중 일 효과로서 기판의 고 다층화 및 대형화에 대응이 가능한 기판 구조체, 및 이를 포함하는 전자기기를 제공할 수 있다.

본 개시의 여러 효과 중 다른 일 효과로서 코스트 감소가 가능한 기판 구조체, 및 이를 포함하는 전자기기를 제공할 수 있다.

본 개시의 여러 효과 중 다른 일 효과로서 전원 무결성을 개선할 수 있는 기판 구조체, 및 이를 포함하는 전자기기를 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 기판 구조체의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 기판 구조체의 인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.
도 5는 도 3의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.
도 6은 도 3의 기판 구조체를 포함하는 전자기기의 일례를 개략적으로 나타낸 단면도다.
도 7은 도 6의 전자기기의 기판 구조체의 인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.
도 8은 도 6의 전자기기의 반도체 칩 내부의 유닛의 배치를 개략적으로 나타낸 평면도다.
도 9는 도 7의 제1인쇄회로기판의 하측과 도 8의 반도체 칩 내부의 유닛의 배치가 중첩되도록 개략적으로 나타낸 평면도다.
도 10은 도 6의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.
도 11은 기판 구조체의 다른 일례를 개략적으로 나타낸 단면도다.
도 12는 도 11의 기판 구조체의 제1인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.
도 13은 도 11의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.
도 14는 도 11의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.
도 15는 도 11의 기판 구조체를 포함하는 전자기기의 다른 일례를 개략적으로 나타낸 단면도다.
도 16은 도 15의 전자기기의 기판 구조체의 제1인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.
도 17은 도 15의 전자기기의 반도체 칩 내부의 유닛의 배치를 개략적으로 나타낸 평면도다.
도 18은 도 16의 제1인쇄회로기판의 하측과 도 17의 반도체 칩 내부의 유닛의 배치가 중첩되도록 개략적으로 나타낸 평면도다.
도 19는 도 15의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.
도 20은 도 15의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 인쇄회로기판 형태의 패키지 기판 또는 이를 포함하는 기판 구조체 상에 반도체 칩이나 수동부품이 표면실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

도 3은 기판 구조체의 일례를 개략적으로 나타낸 단면도다.

도 4는 도 3의 기판 구조체의 인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.

도면을 참조하면, 일례에 따른 기판 구조체(500A)는 서로 반대측인 제1 및 제2측(100a, 100b)을 갖는 인쇄회로기판(100), 및 인쇄회로기판(100)의 제1측(100a)과 연결된 복수의 수동부품(300)을 포함한다. 일례에 따른 기판 구조체(500A)는 패키지 기판으로 기능할 수 있다. 복수의 수동부품(300)은 인쇄회로기판(100)의 제1측(100a)에 연결되는, 예컨대 LSC(Land Side Capacitor)일 수 있으며, 이를 통하여 전원 무결성을 개선할 수 있다. 한편, 이러한 LSC를 이용하는 경우, DSC(Die Side Capacitor) 대비하여 인쇄회로기판(100)의 크기를 추가적으로 감소시킬 수 있다. 또한, DSC 대비 LSC는 인쇄회로기판(100) 상에 배치되는 반도체 칩과의 거리가 가까울 수 있으므로, 보다 우수한 전원 무결성 개선 효과를 가질 수 있다.

한편, 복수의 수동부품(300)은 서로 인접하여 배치된 복수의 제1수동부품(300a)을 포함하는 제1그룹(PG1), 서로 인접하여 배치된 복수의 제2수동부품(300b)을 포함하는 제2그룹(PG2), 서로 인접하여 배치된 복수의 제3수동부품(300c)을 포함하는 제3그룹(PG3) 및 서로 인접하여 배치된 복수의 제4수동부품(300d)을 포함하는 제4그룹(PG4)을 포함한다. 제1 내지 제4그룹(PG4)의 수는 필요에 따라서 조절될 수 있으며, 예를 들면, 도면에 도시한 것 보다 적은 수의 그룹을 포함할 수 있고, 또는 더 많은 수의 그룹을 포함할 수도 있다.

복수의 수동부품(300)이 이러한 다수의 그룹화(PG1, PG2, PG3, PG4)가 가능한 다수의 수동부품(300a, 300b, 300c, 300d)을 포함하는 경우, 후술하는 바와 같이, 이들을 인쇄회로기판(100) 상에 배치되는 반도체 칩의 내부 다수의 유닛에 대하여 평면 상에서 중첩되는 위치에 각각 선택적으로 배치시킬 수 있다. 예를 들면, 반도체 칩의 주요 코어 유닛이나 특정 입출력 유닛의 직하에 그룹화(PG1, PG2, PG3, PG4)된 다수의 수동부품(300a, 300b, 300c, 300d)을 각각 배치시킬 수 있다. 이를 통하여, 보다 우수한 전원 무결성 개선 효과를 가질 수 있다.

이러한 그룹화(PG1, PG2, PG3, PG4)로, 제1 및 제2그룹(PG1, PG2) 사이의 거리(GA) 중 최단거리는 제1그룹(PG1)의 인접한 제1수동부품(300a) 사이의 거리(ga1, ga2) 중 최단거리 및 제2그룹(PG2)의 인접한 제2수동부품(300b) 사이의 거리(gb1, gb2) 중 최단거리 중 적어도 하나보다 클 수 있다. 또한, 제1 및 제3그룹(PG1, PG3) 사이의 거리(GB) 중 최단거리는 제1그룹(PG1)의 인접한 제1수동부품(300a) 사이의 거리(ga1, ga2) 중 최단거리 및 제3그룹(PG3)의 인접한 제3수동부품(300c) 사이의 거리(gc) 중 최단거리 중 적어도 하나보다 클 수 있다. 또한, 제2 및 제3그룹(PG2, PG3) 사이의 거리(GC) 중 최단거리는 제2그룹(PG2)의 인접한 제2수동부품(300b) 사이의 거리(gb1, gb2) 중 최단거리 및 제3그룹(PG3)의 인접한 제3수동부품(300c) 사이의 거리(gc) 중 최단거리 중 적어도 하나보다 클 수 있다. 또한, 제1 및 제4그룹(PG1, PG4) 사이의 거리(GD) 중 최단거리는 제1그룹(PG1)의 인접한 제1수동부품(300a) 사이의 거리(ga1, ga2) 중 최단거리 및 제4그룹(PG4)의 인접한 제4수동부품(300d) 사이의 거리(gd) 중 최단거리 중 적어도 하나보다 클 수 있다.

보다 우수한 그룹화(PG1, PG2, PG3, PG4)를 위하여, 제1그룹(PG1)의 복수의 제1수동부품(300a)은 평면 상에서 제1방향을 기준으로 일정한 간격(ga1)으로 배치될 수 있으며, 제2방향을 기준으로도 일정한 간격(ga2)으로 배치될 수 있다. 또한, 제2그룹(PG2)의 복수의 제2수동부품(300b)은 평면 상에서 제1방향을 기준으로 일정한 간격(gb1)으로 배치될 수 있으며, 제2방향을 기준으로도 일정한 간격(gb2)로 배치될 수 있다. 또한, 제3그룹(PG3)의 복수의 제3수동부품(300c)은 평면 상에서 제2방향을 기준으로 일정한 간격(gc)으로 배치될 수 있다. 또한, 제4그룹(PG4)의 복수의 제4수동부품(300d)은 평면 상에서 제1방향을 기준으로 일정한 간격(gd)으로 배치될 수 있다. 여기서, 일정한 간격은 실질적으로 일정한 것을 포함한다.

보다 우수한 그룹화(PG1, PG2, PG3, PG4)를 위하여, 제1 내지 제4그룹(PG1, PG2, PG3, PG4)에 포함된 복수의 제1 내지 제4수동부품(300a, 300b, 300c, 300d) 중 적어도 두 개는 개수가 서로 상이할 수 있다. 예를 들면, 제1그룹(PG1)의 복수의 제1수동부품(300a)의 개수는 제2 내지 제4그룹(PG2, PG3, PG4) 각각의 복수의 제2 내지 제4수동부품(300b, 300c, 300d)의 개수보다 많을 수 있다. 또한, 제2그룹(PG2)의 복수의 제2수동부품(300b)의 개수는 제3 및 제4그룹(PG3, PG4) 각각의 복수의 제3 및 제4수동부품(300c, 300d)의 개수보다 많을 수 있다.

한편, 복수의 수동부품(300)은 칩 타입의 수동부품, 예를 들면, 칩 타입의 커패시터나 칩 타입의 인덕터 등일 수 있다. 상술한 바와 같이, 복수의 수동부품(300)은 LSC일 수 있으며, 이 경우 LSC로 도입되는 칩 타입의 커패시터로는 MLCC(Multi-Layer Ceramic Capacitor), LICC(Low Inductance Chip Capacitor) 등을 그 예로 들 수 있다. 복수의 수동부품(300)은 각각 2단자를 가질 수 있으나, 이에 한정되는 것은 아니며, 8단자 등을 가질 수도 있다.

일례에 따른 기판 구조체(500A)는 인쇄회로기판(100)의 제1측(100a) 상에 배치되어 이와 연결된 복수의 제1연결금속(180)을 더 포함할 수 있다. 평면 상에서 복수의 제1연결금속(180)은 제1 내지 제4그룹(PG1, PG2, PG3, PG4)을 둘러쌀 수 있다. 제1연결금속(180)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제1연결금속(180)은 각각 솔더(solder)로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제1연결금속(180)은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있으며, 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.

일례에 따른 기판 구조체(500A)는 인쇄회로기판(100)의 제2측(100b) 상에 배치되어 이와 연결된 복수의 제2연결금속(190)을 더 포함할 수 있다. 복수의 제2연결금속(190)을 통하여, 후술하는 바와 같이, 반도체 칩 등이 인쇄회로기판(100)의 제2측(100b) 상에 표면실장 형태로 배치될 수 있다. 평면 상에서, 복수의 제2연결금속(190)의 적어도 일부는 복수의 수동부품(300)의 적어도 일부와 중첩되도록 배치될 수 있다. 제2연결금속(190)도 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제2연결금속(190)은 각각 솔더로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제2연결금속(190)도 각각 랜드, 볼, 핀 등일 수 있으며, 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.

도 5는 도 3의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 기판 구조체(500A')는 인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판(Coreless PCB)일 수 있다. 인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판인 경우, 제1연결금속(180)이 반드시 파인 피치일 필요가 없기 때문에, 복수의 수동부품(300)으로 낮은 프로파일의 LSC가 아닌 일반적인 LSC를 이용할 수 있는바, 코스트 저감이 가능하다. 이하에서는, 상술한 바와 중복되는 내용에 대한 설명은 대부분 생략한다.

인쇄회로기판(100)은 빌드업층(110), 및 빌드업층(110)에 매립된 복수의 배선층(122)을 포함할 수 있다. 복수의 배선층(122) 각각의 상하로 인접한 층들은 빌드업층(110)을 관통하는 복수 층의 비아를 통하여 전기적으로 연결될 수 있다. 빌드업층(110) 하측에는 제1패시베이션층(140)이 배치될 수 있다. 빌드업층(110) 상측에는 제2패시베이션층(150)이 배치될 수 있다. 제1패시베이션층(140)은 복수의 제1패드(112P1)를 각각 노출시키는 복수의 제1개구를 가질 수 있으며, 제1개구 상에는 각각 제1연결금속(180)이 배치되어 제1패드(112P1)와 각각 연결될 수 있다. 제2패시베이션층(150)은 복수의 제2패드(112P2)를 각각 노출시키는 복수의 제2개구를 가질 수 있으며, 제2개구 상에는 각각 제2연결금속(190)이 배치되어 제2패드(112P2)와 각각 연결될 수 있다. 복수의 제1개구 상에는 복수의 수동부품(300)이 배치될 수 있으며, 수동부품(300)은 각각 도전성 접착제(350)를 통하여 제1패드(112P1)와 연결될 수 있다. 한편, 인쇄회로기판(100)이 반드시 코어리스 타입일 필요는 없으며, 코어 타입일 수도 있다.

빌드업층(110)은 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(110)은 각각 복수의 절연층으로 구성될 수 있으며, 절연층은 서로 경계가 구분될 수도 있고, 또는 경계가 모호할 수도 있다. 이들 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 필요에 따라서는, 절연층의 재료로 PID가 사용될 수도 있다. 한편, 절연층은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.

배선층(122)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(122)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(122)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 배선층(122)과 연결되는 비아의 재료로도 금속물질이 사용될 수 있으며, 비아 역시 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있다. 비아도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 비아는 각각 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상 등 공지된 모든 형상이 적용될 수 있다.

패시베이션층(140, 150)은 인쇄회로기판(100)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있는 부가적인 구성이다. 패시베이션층(140, 150)은 각각 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(140, 150)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(140, 150) 각각 공지의 SR층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(140, 150)은 각각 복수의 개구를 가질 수 있다. 한편, 복수의 개구를 통하여 노출된 패드(122P1, 122P2)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 필요에 따라서는, 각각의 개구가 복수의 비아홀로 구성될 수 있다. 필요에 따라서는, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속이 배치될 수도 있다.

연결금속(180, 190)은 인쇄회로기판(100)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있는 부가적인 구성이다. 예를 들면, 인쇄회로기판(100)은 제1연결금속(180)을 통하여 다른 인쇄회로기판에 실장 될 수 있다. 또한, 인쇄회로기판(100) 상에는 제2연결금속(190)을 통하여 반도체 칩 등이 표면실장 될 수 있다. 연결금속(180, 190)은 각각 패시베이션층(140, 150)의 복수의 개구 상에 배치될 수 있다. 연결금속(180, 190)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 연결금속(180, 190)은 솔더로 형성될 수 있으나, 이는 일례에 불과하며 재질이 이에 한정되는 것은 아니다.

연결금속(180, 190)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 연결금속(180, 190)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 연결금속(180, 190)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 설계 사항에 따라 충분히 변형이 가능하다.

수동부품(300)은 인쇄회로기판(100)과는 연결되되, 제1인쇄회로기판(100)과는 이격될 수 있다. 수동부품(300)은 칩 타입의 수동부품, 예를 들면, 칩 타입의 커패시터나 칩 타입의 인덕터 등일 수 있다. 상술한 바와 같이, 복수의 수동부품(300)은 LSC일 수 있으며, 이 경우 LSC로 도입되는 칩 타입의 커패시터로는 MLCC, LICC 등을 그 예로 들 수 있다. 복수의 수동부품(300)은 각각 2단자를 가질 수 있으나, 이에 한정되는 것은 아니며, 8단자 등을 가질 수도 있다. 수동부품(300)의 표면실장을 위하여 이용되는 도전성 접착제(350)는 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금, 보다 구체적으로는 솔더를 포함할 수 있으나, 이에 한정되는 것은 아니다.

도 6은 도 3의 기판 구조체를 포함하는 전자기기의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 따른 전자기기(800A)는 메인보드(600), 메인보드(600) 상에 배치된 인쇄회로기판(100), 인쇄회로기판(100)의 상측에 배치된 반도체 칩(400) 및 인쇄회로기판(100)의 하측에 배치된 복수의 수동부품(300)을 포함한다. 인쇄회로기판(100)은 복수의 제1연결금속(180)을 통하여 메인보드(600)에 연결될 수 있다. 반도체 칩(400)은 복수의 제2연결금속(190)을 통하여 인쇄회로기판(100)에 연결될 수 있다. 인쇄회로기판(100)과 반도체 칩(400) 사이에는 복수의 제2연결금속(190)의 적어도 일부를 덮는 언더필 수지(170)가 배치될 수 있다. 이하에서는, 상술한 바와 중복되는 내용에 대한 설명은 대부분 생략한다.

메인보드(600)는 전자기기(800) 내의 다양한 전자부품의 물리적 및/또는 전기적 연결 경로와 배치 장소를 제공한다. 메인보드(600)는 다양한 형태의 인쇄회로기판일 수 있다. 메인보드(600)는 다층 인쇄회로기판(Multi-Layer PCB)일 수 있다. 메인보드(600)는 리지드 타입의 인쇄회로기판(Rigid PCB)일 수 있고, 또는 리지드-플렉스 타입의 인쇄회로기판(Rigid-Flexible PCB)일 수도 있다. 메인보드(600) 내에는 다양한 종류의 전자부품이 내장될 수 있다. 메인보드(600) 상에는 상술한 기판 구조체 외에도 다양한 전자부품이 배치될 수 있다.

반도체 칩(400)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 반도체 칩(400)을 구성하는 집적회로는, 예를 들면, 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체 칩(400)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 패키지드 타입의 집적회로일 수도 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체 칩(400)의 바디를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디에는 다양한 회로가 형성되어 있을 수 있다. 반도체 칩(400)은 접속패드를 통하여 다른 구성요소와 연결될 수 있으며, 접속패드의 형성 물질로는 구리(Cu), 알루미늄(Al) 등의 금속 물질을 특별한 제한 없이 사용할 수 있다. 바디 상에는 접속패드를 오픈시키는 패시베이션막이 형성될 수 있으며, 패시베이션막은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 절연막 등이 배치될 수 있다. 한편, 반도체 칩(400)은 접속패드가 배치된 면이 활성면이고, 그 반대측인 백면이 비활성면일 수 있다. 다만, 경우에 따라서는 백면에도 접속패드가 배치됨으로써, 양측 모두 활성면일 수도 있다.

도 7은 도 6의 전자기기의 기판 구조체의 인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.

도면을 참조하면, 복수의 수동부품(300)은 서로 인접하여 배치된 복수의 제1수동부품(300a)을 포함하는 제1그룹(PG1), 서로 인접하여 배치된 복수의 제2수동부품(300b)을 포함하는 제2그룹(PG2), 서로 인접하여 배치된 복수의 제3수동부품(300c)을 포함하는 제3그룹(PG3) 및 서로 인접하여 배치된 복수의 제4수동부품(300d)을 포함하는 제4그룹(PG4)을 포함한다. 제1 내지 제4그룹(PG4)의 수는 필요에 따라서 조절될 수 있으며, 예를 들면, 도면에 도시한 것 보다 적은 수의 그룹을 포함할 수 있고, 또는 더 많은 수의 그룹을 포함할 수도 있다. 이에 대한 자세한 내용은 상술한 바와 대부분 동일한바, 자세한 설명은 생략한다.

도 8은 도 6의 전자기기의 반도체 칩 내부의 유닛의 배치를 개략적으로 나타낸 평면도다.

도면을 참조하면, 반도체 칩(400)은 복수의 유닛(C1, C2, C3, I1, I2, I3, I4, I5)를 포함한다. 예를 들면, 반도체 칩(400)은 코어 유닛(Core Unit, C1, C2, C3)과 입출력 유닛(Interface Unit, I1, I2, I3, I4, I5)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 그 외에도 인터페이스 유닛(Interface Unit), 메모리 유닛(Memory Unit) 등을 더 포함할 수 있다. 코어 유닛(C1, C2, C3)은 각각 센트럴 프로세싱 유닛(CPU: Central Processing Unit), 그래픽 프로세싱 유닛(GPU: Graphics Processing Unit), 디지털 신호 프로세서 유닛(DSPU: Digital Signal Processer Unit), 이미지 신호 프로세싱 유닛(ISPU: Image Signal Processer Unit), 뉴럴 프로세싱 유닛(NPU: Neural Processing Unit) 중 적어도 하나를 포함할 수 있다. 이러한 내부 유닛을 갖는 반도체 칩(400)은, 예컨대 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 9는 도 7의 제1인쇄회로기판의 하측과 도 8의 반도체 칩 내부의 유닛의 배치가 중첩되도록 개략적으로 나타낸 평면도다.

도면을 참조하면, 복수의 수동부품(300)의 그룹화(PG1, PG2, PG3, PG4)된 각각의 다수의 수동부품(300a, 300b, 300c, 300d)은 반도체 칩(400)의 복수의 유닛(C1, C2, C3, I1, I2, I3, I4, I5) 중 적어도 하나와 각각 평면 상에서 적어도 일부가 중첩되도록 배치될 수 있다. 예를 들면, 제1그룹(PG1)은 제1코어 유닛(C1)의 직하에 배치될 수 있다. 또한, 제2그룹(PG2)은 제2코어 유닛(C2)의 직하에 배치될 수 있다. 또한, 제3그룹(PG3)은 제3코어 유닛(C3)의 직하에 배치될 수 있다. 이와 같이, 코어 유닛(C1, C2, C3)의 직하에 그룹화(PG1, PG2, PG3)된 다수의 수동부품(300a, 300b, 300c)이 배치되는 경우 보다 우수한 전력 무결성 개선 효과를 가질 수 있다. 한편, 필요에 따라서, 제4그룹(PG4)은 상대적으로 다른 입출력 유닛(I1, I3, I4, I5)보다 평면적이 넓은 입출력 유닛(I2)의 직하에 배치될 수도 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 10은 도 6의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 전자기기(800A')는 상술한 변형 예에 따른 기판 구조체(500A')를 포함한다. 예를 들면, 인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판일 수 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 11은 기판 구조체의 다른 일례를 개략적으로 나타낸 단면도다.

도 12는 도 11의 기판 구조체의 제1인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.

도면을 참조하면, 다른 일례에 따른 기판 구조체(500B)는 서로 반대측인 제3 및 제4측(200a, 200b)을 갖는 제2인쇄회로기판(200), 제2인쇄회로기판(200)의 제4측(200b) 상에 배치되며 서로 반대측인 제1 및 제2측(100a, 100b)을 갖는 제1인쇄회로기판(100), 및 제2인쇄회로기판(200)의 제4측(200b)과 제1인쇄회로기판(100)의 제1측(100a) 사이에 배치되며 제1인쇄회로기판(100)의 제1측(100a)과 연결된 복수의 수동부품(300)을 포함한다. 다른 일례에 따른 기판 구조체(500B)는 기판 온 기판 구조로서 패키지 기판으로 기능할 수 있다. 이하에서는, 상술한 바와 중복되는 내용에 대한 설명은 대부분 생략한다.

이와 같이, 다른 일례에 따른 기판 구조체(500B)는 기판의 고 다층화 및 대형화에 대응하여 제1 및 제2인쇄회로기판(100, 200)의 적층 구조를 가진다. 따라서, 단순히 하나의 인쇄회로기판을 통하여 고 다층 및 대형의 기판을 제조하는 경우 대비, 기술 난이도를 낮출 수 있고, 수율 증가가 가능하며, 그 결과 코스트 저감이 가능하다. 또한, 제1인쇄회로기판(100)과 제2인쇄회로기판(200)의 배선 설계를 다르게 함으로서, 최적의 배선 설계를 도모할 수 있으며, 그 결과 보다 우수한 성능을 가질 수 있다.

또한, 다른 일례에 따른 기판 구조체(500B)는 제1 및 제2인쇄회로기판(100, 200) 사이에 복수의 수동부품(300)이 배치된다. 복수의 수동부품(300)은 제1인쇄회로기판(100)의 제1측(100a)에 연결되는, 예컨대 LSC일 수 있으며, 이를 통하여 전원 무결성을 개선할 수 있다. 한편, 이러한 LSC를 이용하는 경우, DSC 대비하여 제1인쇄회로기판(100)의 크기를 추가적으로 감소시킬 수 있다. 또한, DSC 대비 LSC는 제1인쇄회로기판(100) 상에 배치되는 반도체 칩과의 거리가 가까울 수 있으므로, 보다 우수한 전원 무결성 개선 효과를 가질 수 있다.

복수의 수동부품(300)이 이러한 다수의 그룹화(PG1, PG2, PG3, PG4)가 가능한 다수의 수동부품(300a, 300b, 300c, 300d)을 포함하는 경우, 후술하는 바와 같이, 이들을 제1인쇄회로기판(100) 상에 배치되는 반도체 칩의 내부 다수의 유닛에 대하여 평면 상에서 중첩되는 위치에 각각 선택적으로 배치시킬 수 있다. 예를 들면, 반도체 칩의 주요 코어 유닛이나 특정 입출력 유닛의 직하에 그룹화(PG1, PG2, PG3, PG4)된 다수의 수동부품(300a, 300b, 300c, 300d)을 각각 배치시킬 수 있다. 이를 통하여, 보다 우수한 전원 무결성 개선 효과를 가질 수 있다.

한편, 제2인쇄회로기판(200)은 제1인쇄회로기판(100) 보다 큰 스케일을 가질 수 있다. 예를 들면, 제2인쇄회로기판(200)은 제1인쇄회로기판(100) 보다 두께가 두꺼울 수 있다. 또한, 제2인쇄회로기판(200)은 제1인쇄회로기판(100) 보다 평면적이 넓을 수 있다. 제한되지 않는 일례로, 제2인쇄회로기판(200)은 HDI(High Density Interconnection) 인터포저 기판일 수 있고, 제1인쇄회로기판(100)은 FCBGA(Flip-Chip Ball Grid Array) 기판일 수 있다. 제1인쇄회로기판(100) 내의 배선층은 주로 신호 전달의 역할을 수행할 수 있으며, 제2인쇄회로기판(200) 내의 배선층은 주로 파워 및 그라운드 역할을 수행할 수 있다.

다른 일례에 따른 기판 구조체(500B)는 제2인쇄회로기판(200)의 제4측(200b) 및 제1인쇄회로기판(100)의 제1측(100a) 사이에 배치되며 양자를 서로 연결하는 복수의 제1연결금속(180)을 더 포함할 수 있다. 평면 상에서 복수의 제1연결금속(180)은 제1 내지 제4그룹(PG1, PG2, PG3, PG4)을 둘러쌀 수 있다. 또한, 제1인쇄회로기판(100)의 제2측(100b) 상에 배치되어 이와 연결된 복수의 제2연결금속(190)을 더 포함할 수 있다. 복수의 제2연결금속(190)을 통하여, 후술하는 바와 같이, 반도체 칩 등이 제1인쇄회로기판(100)의 제2측(100b) 상에 표면실장 형태로 배치될 수 있다. 평면 상에서, 복수의 제2연결금속(190)의 적어도 일부는 복수의 수동부품(300)의 적어도 일부와 중첩되도록 배치될 수 있다.

다른 일례에 따른 기판 구조체(500B)는 제2인쇄회로기판(200)의 제3측(200a) 상에 배치되어 이와 연결된 복수의 제3연결금속(290)을 더 포함할 수 있다. 복수의 제3연결금속(290)을 통하여, 후술하는 바와 같이, 기판 구조체(500B)가 메인보드 등에 배치되어 연결될 수 있다. 제3연결금속(290)도 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 제3연결금속(290)은 각각 솔더로 형성될 수 있으나, 이에 한정되는 것은 아니다. 제3연결금속(290)도 각각 랜드, 볼, 핀 등일 수 있으며, 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.

필요에 따라서, 다른 일례에 따른 기판 구조체(500B)는 제1인쇄회로기판(100)의 제1측(100a)과 제2인쇄회로기판(200)의 제4측(200b) 사이에 배치되며 복수의 제1연결금속(180) 및 복수의 수동부품(300) 각각의 적어도 일부를 덮는 언더필 수지(160)를 더 포함할 수 있다. 언더필 수지(160)의 재료로는 에폭시 수지와 같은 절연성 접착제를 이용할 수 있으나, 이에 한정되는 것은 아니며, 언더필로 기능하는 다른 공지의 재료를 이용할 수 있음은 물론이다.

도 13은 도 11의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 기판 구조체(500B')는 제1인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판일 수 있다. 또한, 제2인쇄회로기판(200)이 코어 타입의 인쇄회로기판일 수 있다. 제1인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판인 경우, 제1연결금속(280)이 반드시 파인 피치일 필요가 없기 때문에, 복수의 수동부품(300)으로 낮은 프로파일의 LSC가 아닌 일반적인 LSC를 이용할 수 있는바, 코스트 저감이 가능하다. 제2인쇄회로기판(200)이 코어 타입의 인쇄회로기판인 경우, 기판 구조체(500B')의 휨 제어 관점에서 보다 유리할 수 있다. 또한, HDI 구현 관점에서 보다 유리할 수 있다. 이하에서는, 상술한 바와 중복되는 내용에 대한 설명은 대부분 생략한다.

제2인쇄회로기판(200)은 코어층(210), 코어층(210)의 하측에 배치된 제1빌드업층(220), 코어층의 상측에 배치된 제2빌드업층(230), 제1빌드업층(220)에 매립된 복수의 제1배선층(222), 제2빌드업층(230)에 매립된 복수의 제2배선층(232), 및 코어층(210)을 관통하며 복수의 제1 및 제2배선층(222, 232)을 전기적으로 연결하는 관통비아(215)를 포함할 수 있다. 복수의 제1 및 제2배선층(222, 232) 각각의 상하로 인접한 층들은 제1 및 제2빌드업층(220, 230)을 관통하는 복수 층의 비아를 통하여 전기적으로 연결될 수 있다. 제1빌드업층(220) 상에는 제3패시베이션층(240)이 배치될 수 있다. 제2빌드업층(230) 상에는 제4패시베이션층(250)이 배치될 수 있다. 제3패시베이션층(240)은 복수의 제3패드(222P)를 각각 노출시키는 복수의 제3개구를 가질 수 있으며, 제3개구 상에는 각각 제3연결금속(290)이 배치되어 제3패드(222P)와 각각 연결될 수 있다. 제4패시베이션층(250)은 복수의 제4패드(232P)를 각각 노출시키는 복수의 제4개구를 가질 수 있으며, 제4개구 상에는 각각 후술하는 제1연결금속(280)이 배치되어 제4패드(232P)와 각각 연결될 수 있다. 한편, 제2인쇄회로기판(200)이 반드시 코어 타입일 필요는 없으며, 필요에 따라서는 코어리스 타입일 수도 있다.

코어층(210)은 제2인쇄회로기판(200)의 중심인 코어기판일 수 있다. 코어층(210)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 동박적층판(CCL: Copper Clad Laminate), 또는 언클레드 동박적층판(Unclad CCL) 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 코어층(210)으로 메탈판(metal plate)나 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 코어층(210)의 재료로 LCP(Liquid Crystal Polymer)가 사용될 수도 있다. 코어층(210)은 휨 제어 등의 목적으로 빌드업층(220, 230)을 구성하는 절연층 각각의 두께보다 두꺼울 수 있다. 또한, 코어층(210)은 휨 제어 등의 목적으로 빌드업층(220, 230)을 구성하는 절연층 각각 보다 강성이 우수할 수 있다. 예컨대, 코어층(210)이 이들보다 엘라스틱 모듈러스가 더 클 수 있다.

빌드업층(220, 230)은 코어층(210)을 기준으로 양측으로 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 빌드업층(220, 230)은 각각 복수의 절연층으로 구성될 수 있으며, 절연층은 서로 경계가 구분될 수도 있고, 또는 경계가 모호할 수도 있다. 이들 절연층의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 필요에 따라서는, 절연층의 재료로 PID(Photo Image-able Dielectric)가 사용될 수도 있다. 한편, 절연층은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.

배선층(222, 232)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(222, 232)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(222, 232)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 배선층(222, 232)과 연결되는 비아의 재료로도 금속물질이 사용될 수 있으며, 비아 역시 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있다. 비아도 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 비아는 각각 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상 등 공지된 모든 형상이 적용될 수 있다.

관통비아(215)는 코어층(210)을 관통하며 코어층(210)의 하측 및 상측에 각각 배치된 배선층(222, 232)을 서로 연결한다. 관통비아(215)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 관통비아(215)도 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 관통비아(215)는 신호 연결을 위한 관통비아, 그라운드 연결을 위한 관통비아, 파워 연결을 위한 관통비아 등을 포함할 수 있다. 관통비아(215)는 원기둥 형상, 모래시계 형상 등을 가질 수 있다. 필요에 따라서, 관통비아(215)의 내부에는 절연물질이 충전될 수 있다.

패시베이션층(240, 250)은 제2인쇄회로기판(200)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있는 부가적인 구성이다. 패시베이션층(240, 250)은 각각 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(240, 250)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(240, 250) 각각 공지의 SR(Solder Resist)층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(240, 250)은 각각 복수의 개구를 가질 수 있다. 한편, 복수의 개구를 통하여 노출된 패드(222P, 232P)의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP(Organic Solderability Preservative) 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG(Direct Immersion Gold) 도금, HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다. 필요에 따라서는, 각각의 개구가 복수의 비아홀로 구성될 수 있다. 필요에 따라서는, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속(UBM: Under Bump Metal)이 배치될 수도 있다.

제3연결금속(290)은 제2인쇄회로기판(200)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있는 부가적인 구성이다. 예를 들면, 제2인쇄회로기판(200)은 제3연결금속(290)을 통하여 전자기기의 메인보드와 같은 다른 기판에 실장 될 수 있다. 제3연결금속(290)은 각각 패시베이션층(240, 250)의 복수의 개구 상에 배치될 수 있다. 제3연결금속(290)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 예를 들면, 연결금속(290)은 솔더로 형성될 수 있으나, 이는 일례에 불과하며 재질이 이에 한정되는 것은 아니다.

제3연결금속(290)은 랜드, 볼, 핀 등일 수 있다. 연결금속(290)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 제3연결금속(290)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 설계 사항에 따라 충분히 변형이 가능하다.

도 14는 도 11의 기판 구조체의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 기판 구조체(500B'')는 상술한 기판 구조체(500B')에 있어서 수동부품(300)이 제2인쇄회로기판(200)과도 연결된다. 예를 들면, 수동부품(300)은 제1도전성 접착제(350a)를 통하여 제1인쇄회로기판(100)의 하측의 제1패드(112P1)와 연결될 수 있으며, 제2도전성 접착제(350b)를 통하여 제2인쇄회로기판(200)의 상측의 제4패드(232P)와 연결될 수 있다. 이를 통하여 파워 전달 경로를 더욱 감소시킬 수 있으며, 전원 무결성을 보다 효과적으로 개선할 수 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 15는 도 11의 기판 구조체를 포함하는 전자기기의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 전자기기(800B)는 메인보드(600), 메인보드(600) 상에 배치된 제1인쇄회로기판(100), 메인보드(600) 및 제1인쇄회로기판(100) 사이에 배치된 제2인쇄회로기판(200), 제1 및 제2인쇄회로기판(100, 200) 사이에 배치된 복수의 수동부품(300), 및 제1인쇄회로기판(100) 상에 배치된 반도체 칩(400)을 포함한다. 제1 및 제2인쇄회로기판(100, 200)은 복수의 제1연결금속(180)을 통하여 연결될 수 있다. 반도체 칩(400)은 복수의 제2연결금속(190)을 통하여 제2인쇄회로기판(200)에 표면실장 될 수 있다. 제2인쇄회로기판(200)은 복수의 제3연결금속(290)을 통하여 메인보드(600)에 연결될 수 있다. 제1인쇄회로기판(100)과 제2인쇄회로기판(200) 사이에는 복수의 제1연결금속(180) 및 복수의 수동부품(300) 각각의 적어도 일부를 덮는 제1언더필 수지(160)가 배치될 수 있다. 제1인쇄회로기판(100)과 반도체 칩(400) 사이에는 복수의 제2연결금속(190)의 적어도 일부를 덮는 언더필 수지(170)가 배치될 수 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 16은 도 15의 전자기기의 기판 구조체의 제1인쇄회로기판의 하측을 개략적으로 나타낸 평면도다.

도 17은 도 15의 전자기기의 반도체 칩 내부의 유닛의 배치를 개략적으로 나타낸 평면도다.

도면을 참조하면, 반도체 칩(400)은 복수의 유닛(C1, C2, C3, I1, I2, I3, I4, I5)를 포함한다. 예를 들면, 반도체 칩(400)은 코어 유닛(C1, C2, C3)과 입출력 유닛(I1, I2, I3, I4, I5)을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 그 외에도 인터페이스 유닛, 메모리 유닛 등을 더 포함할 수 있다. 코어 유닛(C1, C2, C3)은 각각 센트럴 프로세싱 유닛(CPU), 그래픽 프로세싱 유닛(GPU), 디지털 신호 프로세서 유닛(DSPU), 이미지 신호 프로세싱 유닛(ISPU), 뉴럴 프로세싱 유닛(NPU) 중 적어도 하나를 포함할 수 있다. 이러한 내부 유닛을 갖는 반도체 칩(400)은, 예컨대 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 18은 도 16의 제1인쇄회로기판의 하측과 도 17의 반도체 칩 내부의 유닛의 배치가 중첩되도록 개략적으로 나타낸 평면도다.

도 19는 도 15의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 전자기기(800B')는 상술한 변형 예에 따른 기판 구조체(500B')를 포함한다. 예를 들면, 제1인쇄회로기판(100)이 코어리스 타입의 인쇄회로기판일 수 있다. 또한, 제2인쇄회로기판(200)이 코어 타입의 인쇄회로기판일 수 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

도 20은 도 15의 전자기기의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 전자기기(800B'')는 상술한 변형 예에 따른 기판 구조체(500B'')를 포함한다. 예를 들면, 수동부품(300)은 제1도전성 접착제(350a)를 통하여 제1인쇄회로기판(100)의 하측의 제1패드(112P1)와 연결될 수 있으며, 제2도전성 접착제(350b)를 통하여 제2인쇄회로기판(200)의 상측의 제4패드(232P)와 연결될 수 있다. 그 외에 다른 내용은 대부분 상술한 바와 실질적으로 동일한바, 중복되는 내용에 대한 설명은 생략한다.

본 개시에서 측부, 측면 등의 표현은 편의상 제1방향 또는 제2방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 제1 및 제2방향과 수직한 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 그 반대 방향을 향하는 방향, 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims

서로 반대측인 제1측 및 제2측을 갖는 제1인쇄회로기판;
상기 제1인쇄회로기판의 제1측에 연결된 복수의 수동부품; 및
상기 제1인쇄회로기판의 제2측에 연결된 반도체칩; 을 포함하며,
상기 복수의 수동부품은, 서로 인접하여 배치된 복수의 제1수동부품을 포함하는 제1그룹, 서로 인접하여 배치된 복수의 제2수동부품을 포함하는 제2그룹, 및 복수의 제3수동부품을 포함하는 제3그룹을 포함하며,
상기 반도체칩은 제1유닛, 제2유닛, 제3유닛, 및 제4유닛을 포함하며,
상기 제1 및 제2그룹 사이의 최단거리는 상기 복수의 제1수동부품 사이의 최단거리 및 상기 복수의 제2수동부품 사이의 최단거리 중 적어도 하나보다 큰,
평면 상에서, 상기 제1그룹은 상기 제1유닛과 적어도 일부가 중첩되고, 상기 제2그룹은 상기 제2유닛과 적어도 일부가 중첩되며, 상기 제3그룹은 상기 제3유닛과 적어도 일부가 중첩되며,
상기 제3 및 제4 유닛은 각각 입출력 유닛(IOU)을 포함하며,
상기 제3유닛은 상기 제4유닛보다 평면적이 넓은,
기판 구조체.
제 1 항에 있어서,
평면 상에서, 동일한 방향을 기준으로, 상기 복수의 제1수동부품과 상기 복수의 제2수동부품은 각각 독립적으로 일정한 간격으로 배치된,
기판 구조체.
제 1 항에 있어서,
상기 제1그룹에 포함된 제1수동부품의 개수 및 상기 제2그룹에 포함된 제2수동부품의 개수는 서로 상이한,
기판 구조체.
제 1 항에 있어서,
상기 복수의 수동부품은 LSC(Land Side Capacitor)를 포함하는,
기판 구조체.
제 1 항에 있어서,
서로 반대측인 제3측 및 제4측을 갖는 제2인쇄회로기판; 을 더 포함하며,
상기 제1인쇄회로기판은 상기 제1측이 상기 제2인쇄회로기판의 제4측과 마주하도록 상기 제2인쇄회로기판 상에 배치되며,
상기 복수의 수동부품은 상기 제1인쇄회로기판의 제1측 및 상기 제2인쇄회로기판의 제4측 사이에 배치된,
기판 구조체.
제 5 항에 있어서,
상기 복수의 수동부품은 상기 제2인쇄회로기판의 제4측에도 연결된,
기판 구조체.
제 6 항에 있어서,
상기 복수의 수동부품은 도전성 접착제를 통하여 상기 제1인쇄회로기판의 제1측 및 상기 제2인쇄회로기판의 제4측에 연결된,
기판 구조체.
제 5 항에 있어서,
상기 제1인쇄회로기판의 제1측 및 상기 제2인쇄회로기판의 제4측 사이에 배치되며, 상기 제1인쇄회로기판의 제1측 및 상기 제2인쇄회로기판의 제4측을 서로 연결하는 복수의 제1연결금속; 을 더 포함하는,
기판 구조체.
제 8 항에 있어서,
평면 상에서 상기 복수의 제1연결금속은 상기 제1 및 제2그룹을 둘러싸는,
기판 구조체.
제 5 항에 있어서,
상기 제1인쇄회로기판은 코어리스 타입의 인쇄회로기판이며,
상기 제2인쇄회로기판은 코어 타입의 인쇄회로기판인,
기판 구조체.
제 10 항에 있어서,
상기 제2인쇄회로기판은 상기 제1인쇄회로기판보다 두꺼운,
기판 구조체.
제 10 항에 있어서,
상기 제2인쇄회로기판은 상기 제1인쇄회로기판보다 평면적이 넓은,
기판 구조체.
메인보드;
상기 메인보드의 상에 배치된 제1인쇄회로기판;
상기 제1인쇄회로기판의 일측에 배치된 반도체 칩; 및
상기 제1인쇄회로기판의 타측에 배치된 복수의 수동부품; 을 포함하며,
상기 복수의 수동부품은 복수의 제1수동부품을 포함하는 제1그룹 및 복수의 제2수동부품을 포함하는 제2그룹을 포함하고,
상기 반도체 칩은 제1유닛 및 제2유닛을 포함하며,
평면 상에서, 상기 제1 및 제2그룹은 각각 상기 제1 및 제2유닛과 적어도 일부가 중첩되며,
상기 복수의 수동부품은 복수의 제3수동부품을 포함하는 제3그룹을 더 포함하고,
상기 반도체 칩은 제3유닛 및 제4유닛을 더 포함하며,
평면 상에서, 상기 제3그룹은 상기 제3유닛과 적어도 일부가 중첩되며,
상기 제3 및 제4 유닛은 각각 입출력 유닛(IOU)을 포함하며,
상기 제3유닛은 상기 제4유닛보다 평면적이 넓은,
전자기기.
제 13 항에 있어서,
상기 제1 및 제2유닛은 각각 센트럴 프로세싱 유닛(CPU), 그래픽 프로세싱 유닛(GPU), 디지털 신호 프로세서 유닛(DSPU), 이미지 신호 프로세싱 유닛(ISPU) 및 뉴럴 프로세싱 유닛(NPU) 중 적어도 하나를 포함하는,
전자기기.
삭제
제 13 항에 있어서,
상기 메인보드 및 상기 제1인쇄회로기판 사이에 배치된 제2인쇄회로기판; 을 더 포함하며,
상기 제1인쇄회로기판은 상기 제2인쇄회로기판 상에 배치되며,
상기 복수의 수동부품은 상기 제1 및 제2인쇄회로기판 사이에 배치된,
전자기기.