TWI249211B - Bump structure - Google Patents
Bump structure Download PDFInfo
- Publication number
- TWI249211B TWI249211B TW093119203A TW93119203A TWI249211B TW I249211 B TWI249211 B TW I249211B TW 093119203 A TW093119203 A TW 093119203A TW 93119203 A TW93119203 A TW 93119203A TW I249211 B TWI249211 B TW I249211B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- wafer
- pad
- copper
- Prior art date
Links
Classifications
-
- H10W72/012—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1249211 五、發明說明G) )r發明所屬之技術領域
仪W今只:^ J 善晶圓Ϊ:,關於一種凸塊結構,且特別是有關於-種改 曰曰塾與銲料凸塊間接合強度之晶圓凸塊結構。種改 一)、【先前技術】 速擴張局ΪΓΓϊ社會的今曰’多媒體應用市場不斷地肩 網路化、電路封裝技術也隨之朝電子裝置的數位化, 上述、、區域連接化以及使用人性化的趨勢發展。為達w 精隹;长電子元件必須配合高速處理化、多功能化、
俨ΐ i 1輕里化及低價化等多方面之要求,也因此毛 "路封咸技術也跟著朝向微型化、高密度化發展。直q 奘七陣列式構裝(BaU Grid Array,BGA ),晶片尺寸书 4 Chip-Scale Package,csp ),覆晶構裝(FUp i P F/C ) ’ 多晶片模組(Mu 11 i-Ch i p Modu 1 e,MCM ) 等高密度積體電路封裝技術也因應而生。
其中覆晶構裝技術(Fi ip Chip Packaging Technology)主要是利用面陣列(area array)的排列方 式’將多個晶片銲墊(bonding pad)配置於晶片(die)之主 動表面(active surface),並在各個晶片銲墊上形成凸塊 (bump) ’接著再將晶片翻面(f 1 i p)之後,利用晶片銲塾上 的凸塊分別電性(electrical ly)及機械(mechanicai 連 接至基板(substrate)或印刷電路板(PCB)之表面所對應的 接合墊(mounting pad)。再者,由於覆晶接合技術係可應 用於高接腳數(High Pin Count)之晶片封裝結構,並同時
第5頁 1249211 五、發明說明(2) 具有縮小封裝面積及縮短訊號傳輸路徑等多項優點,所以 覆晶接合技術目前已經廣泛地應用在晶片封裝領域。 而所謂的晶圓凸塊製程,則常見於覆晶技術(f丨i p ch i p)中’主要係在形成有多個晶片的晶圓上之對外的接 點(通常是金屬銲墊;亦即為晶圓銲墊)上形成球底金屬層 結構(UBM,Under Bump Metallurgy Structure),接著於 球底金屬層結構之上形成凸塊或植接銲球以作為後續晶片 與基板(substrate)電性導通之連接介面。 /請參照圖1,係為習知之半導體晶圓丨〇〇結構。晶圓 1 0 0係具有保護層1 〇 2及複數個暴露出於保護層i 〇 2開口的 晶圓銲墊104。另外,於晶圓銲墊104上形成有一球底金屬 層106(亦稱為球底金屬層結構),且球底金屬層106上形成 有一鲜料凸塊108。其中,球底金屬層106係配置於晶圓銲 塾1 0 4與銲料凸塊1 〇 8之間,用以作為晶圓銲墊1 〇 4及銲料 凸塊1 0 8間之接合介面。 請再參考圖1,習知之球底金屬層1〇6主要包括黏著層 (adhesion layer ) i〇6a、阻障層(barrier Uyer ) 1 06b及潤濕層(wetting layer ) 1 06c。黏著層1 〇6a係用 以增加晶圓銲墊1 〇 4與阻障層丨〇 6b間的接合強度,其材質 例如為紹或鈦等金屬。而阻障層丨〇 6b係用以防止阻障層 10 6b之上下兩側的金屬發生擴散(dif fusi〇n )的現象, 其常用材質例如為鎳釩合金及鎳等金屬。另外,潤濕層 106c係用以增加球底金屬層106對於銲料凸塊1〇8之沾附力 (wetability),其常用材質包括銅等金屬。值得注意的
1249211
五、發明說明(3) 1 金具有較佳之鲜接特性’所以銲料凸塊 甚组 ¥採用锡鉛合金,惟鉛對於自然環境的影響 (Uad free colder) 3錯ί無錯之銲料其叙成成分均包括錫。 以告=ί1參考圖1 ; 一般而言,錫極易與銅發生反應,所 =’,屬層1 〇6之潤濕層丨〇6c的組成成分包括銅時, 〗1f:/Rri0W)期間,銲料凸塊108之錫極易與潤濕層 ^銅發生反應而在潤濕層106c及銲料凸塊108間生成 ”金屬化合物(lnter —MetaUic c〇mp〇und,IMC ),即生 。此外,當球底金屬層1〇6之阻障層1〇讣的組成成 y刀主要包括鎳釩合金或鎳時,在迴銲期間,銲料凸塊丨〇8 之錫先與潤濕層106c之銅反應生成介金屬化合物,即生成 CueSn5,接著銲料凸塊1〇8之錫再與阻障層“⑼之鎳反應生 成另一種介金屬化合物,即生成[A。值得注意的是' 由於銲料凸塊108之錫與阻障層丨〇6b之鎳於較長時間反應 下,所產生的介金屬化合物(即Nijn4)係為不連續之^ 狀結構,如此將使得銲料凸塊丨08易於從此處脫落。因 此,如何提供解決上述問題,實為本發明之重要課題。
(三)、【發明内容】 有鑑於此,本發明之目的係在於提出一凸塊結構,其 包含一球底金屬層’適於配置在晶圓銲墊與銲料凸塊之’ 間,用以減緩介金屬化合物·(即Nijii4 )之生成逮率\並 解決銲料凸塊易於脫落之問題,故可長時間地維持辉料凸
1249211
媿與晶圓銲墊間之接合強度, 珣壽命。 進而提高晶片封裝結構之使 ϊϊ二i達上述目的,本發明係提出一晶圓凸塊結 構,二係包3 —晶圓,複數個晶圓銲墊,複數個球底金 層及複數個凸塊。該複數個晶圓銲墊係配置於該晶圓之該 主動表面上且暴露出設置於該晶圓之該主動表面之保護以 廣。該球底金屬層至少具有:一黏著層’i置於晶圓銲塾 上·,一阻障層,配置於黏著層上;一潤濕層,配置於該阻 障層上。其中,阻障層主要係由鎳銅合金所組成,如一鎳 銅合金層’而潤濕層係至少由一鈦金屬層及一銅金屬層依 序形成於阻障層與凸塊間,用以減緩阻障層與銲料凸^間 之介金屬化合物之形成速率,以避免銲料凸塊之錫與阻障 層反應而在球底金屬層中生成接合強度較差之介金屬化合 物,來解決銲料凸塊易於脫落之問題。 綜前所述,由於本發明中,阻障層主要由鎳銅合金所 組成,故可減緩錫與阻障層之鎳之反應速率;且形成於阻 障層與凸塊間之潤濕層中之欽金屬層可進一步防止銲料凸 塊之錫與阻障層之鎳反應生成不連續塊狀結構之介金屬化 合物(即生成NisSn4),故可提高凸塊與球底金屬層之接合 可靠度。 (四)、【實施方式】 以下將參照相關圖式,說明依本發明較佳實施例之凸 塊結構。 1249211
凸嫂ϊί:Γ丨2,錢示根據本發明之較佳實施例之晶圓 凸塊結構的剖面示意圖。 日日w Γ^Γ(5) ?ηη//古考Λ2,係表示晶圓200之部分結構示意圖。晶圓 2 0 0係具有保護層202万曰|114田4^〇〇/1 rt 圓 曼及日日®知墊20 4,且晶圓銲墊2〇4上 〔成=了球底金屬層206。保讓層2〇2係配置於晶圓表面,、 以祚A 蔓曰曰曰圓2〇0表面並具有開口暴露出曰曰曰圓銲塾204 j作為a曰圓對外電性連接之接點;而球底金屬層主要由 者層206a、阻障層2〇6b及潤濕層2〇6〇所組成,其中,阻产 層206b主要係由鎳銅合金所組成,而潤濕層係至少由一= 金屬層及一銅金屬層或銅合金層依序形成於阻障層與凸塊 間。當晶圓銲墊204為鋁銲墊時,黏著層/阻障層/潤濕層 較佳地可為鋁/鎳銅合金/鈦/銅四層結構。而當晶圓銲墊 2 04為銅銲墊時,黏著層/阻障層/潤濕層較佳地可為鈦/鎳 銅f金/鈦/銅三層結構。惟不論其黏著層、阻障層、潤濕 層疋由何材料所組成,一般而言,黏著層之材質係選自於 由鈦、鎢、鈦鎢合金、鉻、鋁所組成族群中之一種材質。 其中,黏著層、阻障層及潤濕層可利用濺渡之方式或電鍍 之方式形成之。 承上所述,由於銲料凸塊2〇8(較佳地係由錫鉛重量比 約為5 : 9 5或3 : 9 7或1 〇 : 9 0所形成),最後係形成於潤濕層 2 0 6 c上,故銲料凸塊2 〇 8迴銲時,銲料凸塊2 〇 8中之錫係先 與潤濕層2 0 6 c中之銅互相反應,之後再往較下層之阻障層 2 0 6b反應,故於本發明中,凸塊中之錫較易與潤濕層2〇6c 中及阻障層20 6b之銅反應,因此能減缓錫與阻障層2〇6b中
第9頁 五、發明說明(6) 鎳之反應速率,所以能避免過多之錫繼續與阻障層2〇化中 之鎳於較長時間下反應,而在球底金屬層内形成^連續之 塊狀結構之介金屬化合物(即生,而降低銲料凸 塊208於迴銲後與球底金屬層206之接合強度。再者,更藉 由潤濕層20 6c中之鈦金屬層較不易與錫相互反應及作用^ 特^,故可降低錫向阻障層206b擴散之速率,;;減緩球底 金屬層内不連續之塊狀結構之介金屬化合物之形成速率, 以避免銲料凸塊之錫與阻障層中之鎳反應 =接合強度較差之介金屬化合物,來解 於脫洛之問題。 可知,本發明主之主要特徵係為形成一含銅金屬 或銅合金之阻障層於與銲料凸塊相接合之球底金 免銲料凸塊中之錫與球底金屬層中之其他下;結構 錄於較長時間反應下形成不連續之塊狀結構之介 j :二物(即生成Nl3sn4),而降低銲料凸塊與球底金屬 】,接&強度。再者,亦可藉由潤濕層中之鈦金屬層較不 易,、錫相互反應及作用之特性,用以減緩阻障層中之 銲料凸塊間之介金屬化合物之形成速率,以避免銲料凸塊 2錫與阻障層反應而在阻障層與黏著層間生成接合強产較 ,之介金屬化合物。此外’當銲料凸塊於進行迴銲步:或 士一定之時間内於銲料凸塊熔點以下之溫度進行加埶反 =,能使銲料凸塊中之錫與來自於球底金屬層之銅;^應形 成連續塊狀之錫銅合金層。 " 值得注意的是,上述之球底金屬層結構,亦可適用於 1249211
一般^板之銅銲墊(如圖3A及圖3B所示)上,亦即基板3〇〇 =之銲罩層302 (s〇lder mask)之開口所暴露之基板銲墊 4上可依序形成有鈦金屬層306a、鎳銅合金層3〇6b、 鈦孟屬層30 6c及銅金屬層3 0 6d,以作為基板銲墊3〇4與銲 球,凸塊接合之過渡層3〇6,以提昇銲球或凸塊與基^反3〇〇 1 σ之強度。其中,圖3A係表示該基板銲墊304係部分被 在干罩層30 2所覆蓋;而圖3B係表示該基板銲墊3〇4係全部暴 露出該銲罩層3〇2,之一開口。 另外’如圖4 A所示,本發明之球底金屬層結構4 〇 6亦
可由第一導電層406a及第二導電層4〇6b所組成,第一導電 曰4 0 6 a之材質係選自於由鈦、嫣、钦鶴合金、絡、銘所組 成族群中之一種材質,而第二導電層40 6b係包含鎳銅合金 層及複數個鈦金屬層及銅金屬層或銅合金層相互交替地形 成於第一導電層4〇6a及銲料凸塊40 8間;其中,第一導電層 406a係直接設置與晶圓銲墊4〇4上,而第二導電層4〇6b之 銅金屬層或銅合金層4〇6b則可直接與銲料凸塊4〇8相連 接0 再者’當球底金屬層40 6於晶圓40 0上延伸以為一線路 重分佈層410時(如圖4B),球底金屬層40 6之一部份亦可形 成線路重分佈銲墊,亦即由線路重分佈層4丨〇暴露出介電 層(介電保護層)41 2之開口 41 2 a所形成之,且線路重分佈 銲塾之最上層金屬層之材質係主要為銅或、銅合金。其 中’線路重分佈層41〇可包含第一導電層41〇a及第二導電 層410b ’且介電層(介電保護層;dieiectric layer)4l2
第11頁 1249211 、發明說明(8) 可由聚亞酿胺(P〇lyimide,PI)或苯併環丁 @ (Benzocyclobutene,BCB)等高分子聚合物 於本實施例之詳細說明中所提之材貝所、、且成。 了易於說明本發明之技術内交 ,、體的實施例僅為 制於該實施例,因此,在不办’並非將本發明狹義地限 專利範圍之情況’可作種種明之精神及以下申請
1249211
圖式簡單說明 (五)、【圖式之簡單說明 圖1為習知之球底金屬層結構剖面示意圖2為依照本發明較佳實施例二:。圖。 j又凸塊結構剖面示意 圖3 A為依照太路昍旛田私甘 之一較佳實施例中 圖3 A為依照本發明應用於基板銲墊 之基板銲墊結構剖面示意圖。 圖3B為依照本發明應用於基板銲墊之另一較佳每 中之基板銲墊結構剖面示意圖。 只 圖4A為依照本發明另一較佳實施例之凸塊結構剖面示 意圖 意圖 圖4B為依照本發明另一較佳實施例之凸塊結構剖面示 【元件符號說明】 1 0 0 ·晶圓 1 0 2 :保護層 1 0 4 ·晶圓鲜塾 1 〇 6 :球底金屬層 1 0 6 a :黏著層 1 0 6 b :阻障層 1 0 6 c :潤濕層 1 0 8 ·鲜料凸塊 200 :晶圓 2 0 2 ·保護層
第13頁 1249211 圖式簡單說明 204 晶圓銲墊 206 球底金屬層 20 6a 黏著層 2 0 6b 阻障層 20 6c 潤濕層 208 銲料凸塊 300 基板 302 銲罩層 302’ • 1干卓層 304 基板銲墊 306 過渡層 3 0 6a 鈦金屬層 3 0 6b 錄銅合金層 3 0 6c 鈦金屬層 3 0 6d 銅金屬層 400 晶圓 402 保護層 404 晶圓銲墊 406 球底金屬層 40 6a 第一導電層 40 6b 第二導電層 408 銲料凸塊 410 線路重分佈層 410a :第一導電層
第14頁
1249211
Claims (1)
1249211__ 六、申請專利範圍 1. 一種晶圓凸塊結構,包含: 一晶圓,其具有一主動表面; 複數個晶圓銲墊,其係設置於該主動表面上; 一保護層,其係設置於該主動表面上且具有複數個開口以 暴露出該等晶圓銲墊;及 複數個球底金屬層,其係設置於該等晶圓銲墊上,且每一 該等球底金屬層係分別包含一第一導電層與一第二導電 層,該第一導電層係與該晶圓銲墊連接,而該第二導電 層係設置於該第一導電層上,且該第二導電層之材質主 要包含鎳銅合金、鈦及銅。 2. 如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層係包含一鎳銅合金層、一鈦金屬層及一銅金屬層 依序形成於每一該等晶圓銲墊上之該第一導電層上。 3. 如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層係包含一鎳銅合金層、一鈦金屬層及一銅合金層 依序形成於每一該等晶圓銲墊上之該第一導電層上。 4. 如申請專利範圍第2項所述之晶圓凸塊結構,更包含一 銲料凸塊,且該銲料凸塊係設置於該第二導電層上。 5.如申請專利範圍第3項所述之晶圓凸塊結構,更包含一 銲料凸塊且該銲料凸塊係設置於該銅合金層上。
第16頁 1249211 六、申請專利範圍 構 其中該 13.如申請專利範圍第^項所述之晶圓凸 介電層之材質係包含苯併環丁婦 '''° (Benzocyclobutene,BCB) 〇 更形成 14.如申請專利範圍第U項所述之晶圓凸 一銲料凸塊於該線路重分佈銲墊上。 、、°構 1 5 ·如申凊專利範圍第4項所述之晶圓凸塊纟士 底金屬層更包含一錫銅合金層,且該錫鋼二,,其中該球 續塊狀體。 "金層係為一連 1 6 · —種球底金屬層結構,適於配置在—晶 墊上,該晶圓上更具有一保護層以暴露出/曰之一晶圓銲 中該球底金屬層結構係包括: μ曰曰圓銲墊,其 一黏著層,配置於該晶圓銲墊上; -阻障層,配置於該黏著層纟,且該阻障層之材 於銅、鎳銅合金及銅合金所組成族群中之一種材質選自 一潤濕層,配置於該阻障層上,其中該潤濕層係包含至= 一欽金屬層。 1 7.如申請專利範圍第1 6項所述之球底金屬層結構,更包 含一銲料凸塊且該銲料凸塊係設置於該潤濕層上。
第18頁 1249211 六、申請專利範圍 1 8 ·如申請專利範圍第1 7項所述之球底金屬層結構,更包 含一銅金屬層配置於該鈦金屬層上,且該銲料凸塊係與該 等銅金屬層相接合。 1 9 ·如申請專利範圍第1 8項所述之球底金屬層結構,其中 該銲料凸塊之錫鉛重量比係為5 : 9 5。 2 0.如申請專利範圍第1 8項所述之球底金屬層結構,其中 該銲料凸塊之錫鉛重量比係為3 : 9 7。 2 h如申請專利範圍第1 8項所述之球底金屬層結構,其中 該銲料凸塊之錫鉛重量比係為1 0 : 9 0。 2 2.如申請專利範圍第1 6項所述之球底金屬層結構,其中 該黏著層之材質係選自於由敛、鶴、鈦嫣合金、鉻、I呂所 組成族群中之一種材質。 23.如申請專利範圍第1 6項所述之球底金屬層結構,其中 該阻障層係以電鍍之方法形成。 2 4.如申請專利範圍第1 6項所述之球底金屬層結構,其中 該阻障層係以濺渡之方法形成。 2 5.如申請專利範圍第1 6項所述之球底金屬層結構,更包
第19頁 1249211 申請專利範^ ~ ' " ' 〜 -- 含一介電層,其中該球底金屬層係為一線路重分佈声,且 :亥介電層係形成於該線路重分佈層上並具有—開口 ^说 邊線路重分佈層以形成一線路重分佈銲墊。 路 2 6·如申請專利範圍第16項所述之球底金屬層結構,立 該阻障層係包含一鎳銅合金層。 /、 27·如申請專利範圍第丨8項所述之球底金屬層結構,其中 該潤濕層更包含另一鈦金屬層及另一銅金屬層 該銅金屬層與該銲料凸塊間。 序t成於 28· —種基板銲墊結構,該基板銲墊結構係形成於一基板 上’且該基板之一銲罩層之一開口係暴露出該基板銲墊結 構’其中該基板銲塾結構係包含: 一基板銲塾; 一第一金屬層,配置於該基板銲墊上; 一鎳銅合金層,配置於該第一金屬層上;及 一第二金屬層,配置於該鎳銅合金層上,其中該第二金屬 層係至少包含一鈦金屬層。 29.如申請專利範圍第28項所述之基板銲墊結構,其中該 銲罩層係覆蓋該第二金屬層。 30·如申請專利範圍第28項所述之基板銲墊結構,其中該
第20頁 1249211 六、申請專利範圍 開口係完全暴露出該第二金屬層。 3 1 ·如申請專利範圍第28項所述之基板銲墊結構,其中該 第一金屬層之材質係選自於由鈦、鎢、鈦鎢合金、鉻、鋁 所組成族群中之一種材質。 32.如申請專利範圍第28項所述之基板銲墊結構,其中更 包含一銅金屬層形成於該鈦金屬層上。
3 3.如申請專利範圍第28項所述之基板銲墊結構,其中更 包含一銅合金層形成於該欽金屬層上。
第21頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093119203A TWI249211B (en) | 2004-06-29 | 2004-06-29 | Bump structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093119203A TWI249211B (en) | 2004-06-29 | 2004-06-29 | Bump structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200601473A TW200601473A (en) | 2006-01-01 |
| TWI249211B true TWI249211B (en) | 2006-02-11 |
Family
ID=37429494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093119203A TWI249211B (en) | 2004-06-29 | 2004-06-29 | Bump structure |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI249211B (zh) |
-
2004
- 2004-06-29 TW TW093119203A patent/TWI249211B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200601473A (en) | 2006-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI220781B (en) | Multi-chip package substrate for flip-chip and wire bonding | |
| JP6352205B2 (ja) | 銅柱バンプ上の金属間化合物の接合のための構造 | |
| TWI231555B (en) | Wafer level package and fabrication process thereof | |
| JP6547745B2 (ja) | 半導体装置およびその製造方法 | |
| TWI230450B (en) | Under bump metallurgy structure | |
| TW201112370A (en) | Semiconductor flip chip package | |
| US20050017376A1 (en) | IC chip with improved pillar bumps | |
| TW200834853A (en) | Wiring board and semiconductor device | |
| TW200427040A (en) | Chip structure and method for fabricating the same | |
| CN100509254C (zh) | 焊料组合物,制备焊料连接的方法以及由其得到的制品 | |
| US20050200014A1 (en) | Bump and fabricating process thereof | |
| CN106887420A (zh) | 凸块构造与其构成的内连结构 | |
| TW200408095A (en) | Chip size semiconductor package structure | |
| JP3700598B2 (ja) | 半導体チップ及び半導体装置、回路基板並びに電子機器 | |
| TW589727B (en) | Bumping structure and fabrication process thereof | |
| TWI223425B (en) | Method for mounting passive component on wafer | |
| TWI223883B (en) | Under bump metallurgy structure | |
| TW583759B (en) | Under bump metallurgy and flip chip | |
| US6875683B2 (en) | Method of forming bump | |
| TWI249211B (en) | Bump structure | |
| TWI237860B (en) | Integrated chip structure for wire bonding and flip chip assembly package and fabrication process thereof | |
| JPH11126852A (ja) | 半導体装置、その製造方法及び導電性ボールの実装方法 | |
| TWI262567B (en) | Bumped wafer structure | |
| TWI258195B (en) | Bumped wafer structure | |
| TWI242273B (en) | Bump structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |