[go: up one dir, main page]

TWI249251B - Fabrication method of thin film transistor - Google Patents

Fabrication method of thin film transistor Download PDF

Info

Publication number
TWI249251B
TWI249251B TW093135855A TW93135855A TWI249251B TW I249251 B TWI249251 B TW I249251B TW 093135855 A TW093135855 A TW 093135855A TW 93135855 A TW93135855 A TW 93135855A TW I249251 B TWI249251 B TW I249251B
Authority
TW
Taiwan
Prior art keywords
layer
film transistor
thin film
gate
buffer layer
Prior art date
Application number
TW093135855A
Other languages
English (en)
Other versions
TW200618297A (en
Inventor
Feng-Yuan Gan
Han-Tu Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW093135855A priority Critical patent/TWI249251B/zh
Priority to US11/143,698 priority patent/US20060111244A1/en
Application granted granted Critical
Publication of TWI249251B publication Critical patent/TWI249251B/zh
Publication of TW200618297A publication Critical patent/TW200618297A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes

Landscapes

  • Thin Film Transistor (AREA)

Description

1249251 五、發明說明(1) 【發明所屬之技術領域】 本發明係有關於一種薄膜電晶體元件(th i n f i 1 m transistor, TFT)及其製造方法’特別有關於一種薄膜電 晶體元件中閘極結構及其製造方法。 【先前技術】 底閘極型(bottom-gate type)薄膜電晶體元件目前已 經被廣泛地應用於薄膜電晶體液晶顯示器(TFT-LCD)中。 請參閱第1圖,其顯示傳統的底閘極型薄膜電晶體結構 100。該薄膜電晶體結構100包括一玻璃基底110、一金屬 閘極1 2 0、一閘極絕緣層1 3 0、一通道層(c h a η n e 1 1 a y e r) 140、一歐姆接觸層150以及一源/沒極層、170。 隨著TFT-LCD的尺寸增加,包括薄膜電晶體閘極的金 屬閘極線(m e t a 1 g a t e 1 i n e )就必須要符合低電阻的要 求。由於銅和銅合金材料具有相當低的電阻,所以是用來 作為閘極材料的最佳選擇。然而,由於銅材料容易變形, 所以特別是在進行膜沉積的電漿製程(例如是電漿辅助化 學氣相沉積,PECVD)中,銅材料會和電漿反應,或是在相 對高溫下與製程氣體中的氨氣反應,而造成銅材料表面粗 糙(roughness)以及增加阻值等不良影響。 在美國專利第6 1 659 1 7號中,Batey等人有揭示一種純 化(passivate)銅層的方法。該方法是沉積一層不含氨 (ammon i a-free)的氮化矽層覆蓋銅閘極,用以當作是銅閑 極的蓋層(cap layer)。
1249251 五、發明說明(2) 在美國專 有揭不'一種薄 (Ta)或鉻(Cr ) 板上,然後再 上’接著經由 面’因而構成 在美國專 膜電晶體結構 閘極與玻璃基 閘極的蓋層。 【發明 有 及其製 後續的 反應且 為 製造方 電漿輔 蓋圖案 及一氮 比於溫 上;形 —汲極 内容】 鑑於此,本發明之目 造方法,藉由緩衝層 沉積絕緣層的電漿辅 不會受到電漿損傷。 達上述之目的,本發 法,包括形成一圖案 助化學氣相沉積法形 化閘極,其中緩衝層 氣做為製程氣體,並 度範圍20 -2 0 0 °C形成 成一半導體層於閘極 於部分半導體層上。 利早期公開第20 02/0 0 42 1 6 7號中’Chae等人 膜電晶體結構。該方法是先形成例如是鈕 或鈦(Ti)或鎢(W)層的第一金屬層於玻璃基 形成當作第二金屬層的銅層於第一金屬層 熱處理而使第一金屬層氧化並擴散至銅層表 一閘極結構。 利第65626 68號中’Jang等人有揭示一種薄 。該方法是採用氧化紹或氮化紹來當作是銅 板之間的黏著層(adhesive layer),以及銅 的係提供一種薄膜電晶體元件 的保護而使得金屬閘極在進行 化學製程時,避免與氨氣發生 明提供一種薄膜電晶體元件的 化閘極於一絕緣基底上;利用 成一緩衝層於絕緣基底上, ! 、藉由一矽烷氣體、-氬氣、 錯由控制上述製程氣體之混合 ,形成閘極絕緣層於緩衝層 絶緣層上;以及形成—源極與
0632-A50256TWf(5.0) » AU0404066 »* Jamngwo.ptd 第7頁 1249251 五、發明說明(3) 士 根據本發明,在進行後續的沉積絕緣層的電漿製程 ^ ’金屬閉極能藉由緩衝層的保護而不會受到不良影響。 如此’本發明能夠提高產品可靠度與解決習知問題。 為讓本發明之目的、特徵和優點能夠明顯易懂,下文 特舉較佳實施例,並配合所附圖示,做詳細說明如下: 【實施方式】 第2 A-2D圖係顯示根據本發明實施例的薄膜電晶體 (TFT)元件製程剖面圖。 請參閱第2A圖,首先形成金屬層(未圖示)於一絕緣基 底210上。金屬層的材質包括Αι或M〇或以或?或1&或以或“ 或Ag-Pd-Cu或上述金屬的合金,藉由濺鍍法沉積形成。該 基底210例如是玻璃或石英基底。之後,藉由傳統的微影 及#刻製程以圖案化上述金屬層而形成一金屬閘極2 2 〇。 金屬閘極2 2 0係糟由钱刻法形成斜面侧邊,以利後續步驟 中各覆蓋層的階梯覆蓋性。這裡要說明的是,由於該閘極 220與該基底210之間,可夾有一黏著層(未圖示),以增加 閘極22 0與基底210之間的附著力。 曰 請參閱第2B圖,首先形成一緩衝層225於基底210 上。緩衝層2 2 5例如是由電榮:輔助化學氣相沉積法 (PECVD),於低製程溫度下,並藉由控制製程氣體之混合 比形成。在此舉一範例,將該基底2 1 0放入化學氣相沉積 裝置中,通入氣體,例如矽烷、氮氣及氬氣以作為製程氣 體,並藉由控制上述製程氣體之混合比而形成一富氮
0632-A50256TWf(5.0) ; AU0404066 ; Jamngwo.ptd 第8頁 1249251 五、發明說明(4) (nitrogen-rich)之氮化矽(Si3N4)層225,且該矽、氮之混 合比例係大於3 : 4(即富氮之氮化矽層225,含氮之比例係 大於標準值三分之四)一。矽烷與氮氣的比例大抵控制在 1 ·5 ’反應溫度大抵介於20-200 °c。富氮(nitrogen -rich)之氮化矽層225的厚度範圍大抵介於5 〇-2〇〇埃(A)。 請參閲第2C圖,接著形成一閘極絕緣層23 0於該基底 210上方而覆蓋該缓衝層225。該閘極絕緣層230可以是經 由PECVD法所沉積之SiOx或SiNx *Si〇Nx或丁3(\或AlxOy層。 仍請參閱第2C圖’然後形成一半導體層(未圖示)於該 閘極絕緣層2 3 0上,其中該半導體層包括經由化學氣相沉 積法(CVD)所沉積之多晶矽或非晶矽層(am〇rph〇us silicon layer)與經摻雜的秒層pUrity-added si 1 icon layer)。之後,藉由傳統的.微影及蝕刻製程圖案 化上述半導體層及摻雜的矽層而形成一通道層240以及一 歐姆接觸層250。其中該歐姆接觸層250例如是摻雜n型離 子(例如鱗(P)或砷(As))的石夕層。 請參閱第2D圖,然後將一金屬層(未圖示)形成於該歐 姆接觸層2 5 0與該閘極絕緣層230上。上述金屬層的材質例 如疋經由錢鍍法所沉積之铭(A1)或_(m〇)或鉻(cr)或鶴 (W)或鈕(Ta)或鈦(Ti)或鎳(Ni)或上述金屬的合金。之 後’藉由傳統的微影及蝕刻製程圖案化上述金屬層而形成 一源極260與一汲極270。其次,以該源極26〇與該汲極27〇 為罩幕’餘刻去除曝露的歐姆接觸層250。接著,形成一 保護層28 0於絕緣基底21 0上,以保護該薄膜電晶體元件的
1249251
則得到了-薄膜電晶體結構,而如㈣圖所 五 '發明說明(5) 表面。如此 示 〇 另外,這裡要特別說明的是,當本發 晶體液晶顯示H(m_LCD)時,由於薄晶1體4構薄^電 閑極22 0與面板上的閑極線(_ Une)是同曰時體^構中的 以閘極線與閘極絕緣層3 3 〇之間也可根據本明、所 樣夾有緩衝声225。A 1 乂u ^ 製程而同 ,綾衡滑為間化本發明說明,在此不再瞽 知薄膜電晶體液晶顯示器(TFT-LCD)面板之製程。“ 【本發明之特徵與優點】 本發明提供一種薄膜電晶體元件的製造方法,直特徵 在於:形成緩衝層於金屬閘極與閘極絕緣層之間。 •根據本發明,可利用不含氨氣的製程氣體形成富氮 (nitrogen-rich)之氮化矽層,以避免氨氣與金屬閘極反 應造成表面粗糙,而影響電性。另外,亦可在低溫的反應 條件下’形成緩衝層而避免氨氣與金屬閘極反應造成表面 粗糙。還有,在遙行後續的沉積絕緣層的電漿輔助化學氣 相沉積製程時’金屬閘極能藉由缓衝層的保護而不會受到 損傷。
雖然本發明已以較佳實施例揭露如上,然其並非用以 限f本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
1249251 圖式簡單說明 第1圖是習知薄膜電晶體結構的剖面示意圖;以及 第2A-2D圖是根據本發明實施例之薄膜電晶體結構的 製程剖面示意圖。 【主要元件符號說明】 1 0 0、2 0 0〜薄膜電晶體結構; 110、210〜基底; 1 2 0、2 2 0〜閘極; 1 3 0、2 3 0〜閘極絕緣層; 2 2 5〜缓衝層; 140、240〜通道層; 150、25 0〜歐姆接觸層; 160、260〜源極; 1 7 0、2 7 0〜汲極;以及 2 8 0〜保護層。
0632-A50256TWf(5.0) ; AU0404066 ; Jamngwo.ptd 第11頁

Claims (1)

1249251 六、 申請專利範圍 1 · 一種薄膜電晶體元件的製造方法,包括下列步驟: 形成一圖案化閘極於一絕緣基底上; 利用電漿輔助化學氣相沉積法形成一緩衝層於該絕緣 基底上,覆蓋該圖案化閘極,其中該緩衝層係藉由一矽境 氣體、一氬氣及一氮氣做為製程氣體,並藉由控制上述製 程氣體之混合比於溫度範圍20-2 0 0 °c形成; 形成一閘極絕緣層於該缓衝層上; 形成一半導體層於該閘極絕緣層上;以及 形成一源極與一汲極於部分該爭導體層上。 2 ·如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,其中該緩衝層包括一富氮的氮化矽(以3比)層。 3. 如申請專利範圍第1或2項所述之薄膜電晶體元件的 製造方法,其中該緩衝層之氮、矽混合比值係大於3 / 4。 4. 如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,其中該基底是玻璃基底或石英基底。 5 ·如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,其中該閘極包括一組由鋁(A1)、鉬(Mo)、鉻 (Cr)、鎢(W)、鈕(Ta)、銅(Cu)、銀(“)、銀-鈀—銅(Ag- Pd-Cu)或上述金屬的合金。 6 ·如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,其中該閘極絕緣層包栝一組由氧化矽(S1 〇x)、氮 化矽(SiNx)、氮氧化矽(Si〇Nx)、氧化鈕(Ta〇x)或氧化鋁 (A1 0 ) 0 7 ·如申請專利範圍第1項所述之薄膜電晶體元件的製
0632-A50256TWf(5.0) ; AU0404066 ; Jamngwo.ptd 第12買 1249251 六、申請專利範圍 造方法,其中該半導體層係由電衆輔助化學氣相沉積法形 -成包括多晶矽或非晶質矽。 8. 如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,其中該源極與該汲極包括一組由鋁(A 1 )、鉬 (Mo)、鉻(Cr)、鎢(W)、鈕(Ta)、鈦(Ti)、鎳(Ni)或上述 金屬的合金。 9. 如申請專利範圍第1項所述之薄膜電晶體元件的製 造方法,更包括形成一保護層於該絕緣基底上,以保護該 薄膜電晶體元件的表面。
0632-A50256TWf(5.0) ; AU0404066 Jamngwo.ptd 第13頁
TW093135855A 2004-11-22 2004-11-22 Fabrication method of thin film transistor TWI249251B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093135855A TWI249251B (en) 2004-11-22 2004-11-22 Fabrication method of thin film transistor
US11/143,698 US20060111244A1 (en) 2004-11-22 2005-06-02 Methods for fabricating thin film transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093135855A TWI249251B (en) 2004-11-22 2004-11-22 Fabrication method of thin film transistor

Publications (2)

Publication Number Publication Date
TWI249251B true TWI249251B (en) 2006-02-11
TW200618297A TW200618297A (en) 2006-06-01

Family

ID=36461651

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093135855A TWI249251B (en) 2004-11-22 2004-11-22 Fabrication method of thin film transistor

Country Status (2)

Country Link
US (1) US20060111244A1 (zh)
TW (1) TWI249251B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399814B (zh) * 2007-01-31 2013-06-21 日本顯示器西股份有限公司 Method for manufacturing thin film semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
US9178042B2 (en) 2013-01-08 2015-11-03 Globalfoundries Inc Crystalline thin-film transistor
CN107611084B (zh) * 2017-09-04 2020-02-28 京东方科技集团股份有限公司 一种阵列基板接触孔制备方法、阵列基板及显示器件
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US11819847B2 (en) 2020-07-20 2023-11-21 Applied Materials, Inc. Nanofluidic device with silicon nitride membrane

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774207A (en) * 1987-04-20 1988-09-27 General Electric Company Method for producing high yield electrical contacts to N+ amorphous silicon
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US5796121A (en) * 1997-03-25 1998-08-18 International Business Machines Corporation Thin film transistors fabricated on plastic substrates
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
KR100382955B1 (ko) * 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate
KR100683149B1 (ko) * 2003-03-31 2007-02-15 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399814B (zh) * 2007-01-31 2013-06-21 日本顯示器西股份有限公司 Method for manufacturing thin film semiconductor device

Also Published As

Publication number Publication date
US20060111244A1 (en) 2006-05-25
TW200618297A (en) 2006-06-01

Similar Documents

Publication Publication Date Title
TWI259538B (en) Thin film transistor and fabrication method thereof
US8956926B2 (en) Method for manufacturing self-aligned thin film transistor
JP3600541B2 (ja) 薄膜トランジスタ用のオーム接触部を形成する方法
US7384831B2 (en) Thin film transistor and manufacturing method thereof
TWI242289B (en) Fabrication method of thin film transistor
US7785941B2 (en) Method of fabricating thin film transistor
US7157323B2 (en) Methods for fabricating thin film transistors
US6558986B1 (en) Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
WO2016206315A1 (en) Thin film transistor, array substrate and display device having the same, and method thereof
WO2012132871A1 (ja) Cu合金膜、及びそれを備えた表示装置または電子装置
TWI251349B (en) Method of forming thin film transistor
US7888190B2 (en) Switching device for a pixel electrode and methods for fabricating the same
TWI249251B (en) Fabrication method of thin film transistor
JP7060205B2 (ja) 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
US20080105926A1 (en) Thin film transistor and fabrication method thereof
WO2020114101A1 (zh) 薄膜晶体管、显示基板及其制备方法、显示装置
WO2015014082A1 (zh) 阵列基板及其制作方法和显示装置
CN100378929C (zh) 薄膜晶体管元件的制造方法
US6921698B2 (en) Thin film transistor and fabricating method thereof
TW200412673A (en) Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer
CN100353565C (zh) 薄膜晶体管元件及其制造方法
WO2008018478A1 (fr) Structure de jonction de dispositif
TWI253759B (en) Method and apparatus for forming thin film transistor
TWI226501B (en) Method of forming a thin film transistor liquid crystal display
CN1302528C (zh) 薄膜晶体管元件的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees