TWI248121B - A method for making a semiconductor device that includes a metal gate electrode - Google Patents

Description

1248121

CD 九、發明說明 【發明所屬之技術領域】 本發明係關於製造半導體裝置之方法，尤其 ~ 有金屬閘極之半導體裝置。 【先前技術】 具有由二氧化矽製成之極薄閘極的CMOS裝 遭遇到不當的閘極漏電流。以特定的高k値介電 二氧化矽來形成閘極介電體可以減少閘極漏電。 於此一介電體與多晶矽不相容，因此需要以金屬 代在包括高k値材料之裝置中的多晶砂基閘極。 爲了形成具有適當工作性能之金屬N Μ 0 S及 極，可能需要以不同材料來形成該等閘極-其中 針對Ν Μ 0 S閘極來確保一可接受之工作性能，而 係針kt Ρ Μ 0 S閘極來確保一可接受之工作性能。 之方法可用以自不同金屬來形成金屬NMOS及 極。在該方法中，由一對間隔件所托持之一第一 係被選擇性地移除至一第二多晶砂層，以在該等 間產生一穿渠。該穿渠以一第一金屬予以塡滿。 除第二多晶矽層’且以一不同於第一金屬之第二 換之。 當使用每一取代閘極方法來形成金屬Ν Μ 0 S 閘極時，在電晶體之源極及汲極以一矽化物覆 下’便有需要在該多晶矽層上形成一硬光罩，以 係關於具 置可能會 材料取代 然而，由 閘極來取 PMOS 閘 一材料係 另~材料 取代閘極 PMOS 閘 多晶矽層 間隔件之 接著，移 金屬來更 及 P Μ 〇 S 蓋的情況 減少矽化 (2) (2)1248121 物的形成。雖然此一硬光罩可保護該多晶矽層之上表面， 然而當間隔件形成時，該等層體之上方邊角可能會被外露 出來。當源極及汲極區域被矽化時，矽化物便有可能形成 在這些外'露的邊角上，這對於後續多晶矽移除步驟會有不 當的影響。 因此’有需要一種製造包括金屬閘極之半導體裝置的 改良方法。亦有需要一種以金屬層取代多晶矽層之取代閘 極方法，其不會受到在多晶矽層上之矽化物形成的不當影 響。本發明便是提供此一方法。 【發明內容】 在此揭示一種製造一半導體裝置之方法。該方法包含 形成一被圖案化的犧牲閘極層，其由一硬光罩及一鈾刻中 止層所覆蓋。在第一及第二間隔件被形成在該被圖案化的 犧牲聞極層之相對兩側邊上之後，將該層體移除，以產生 一被定位在該第一及第二間隔件之間的穿渠。該穿渠的至 少一部分係以一金屬層來予以塡充。在以下說明中闡述數 個細節以提供對本發明的充份瞭解。然而，習於此技者應 瞭解，本發明能以許多不同於在此所揭示之方式來實行。 因此，本發明並非侷限於以下將詳述之細節。 【實施方式】 圖1 a至1 k顯示當執行本發明之方法之實施例可被形 成之結構。圖】a表示一中間結構，其係當製造一互補性 -6- (3) (3)1248121 金屬氧化物半導體（“CMOS”）時被形成。該結構包括基 板100之一第一部分101及第二部分102。隔離區域103 將該第一部分1 〇 1與第二部分1 02隔開。第一犧牲閘極層 104被形成在第一閘介電層105上，且第二犧牲閘極層 106被形成在第二閘介電層107上。硬光罩130、131被形 成在該等犧牲閘極層104、106之間，且蝕刻中止層132、 133被形成在該硬光罩130、131上。 基板1 0 0可包含一塊狀砂或絕緣體上砂結構。或者， 基板100可包含其他材料，其可或可不與矽結合-諸如： 鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化 鎵。雖然在此僅說明製造該基板1 00之材料的少許實例， 然而可作爲在其上建構半導體裝置之基材的任何材料皆在 本發明之主旨及範圍內。 隔離區域1 03可包含二氧化矽或可以與該電晶體主動 區域隔開之其他材料。第一閘介電層1 〇 5及第二閘介電層 1 07皆包含二氧化矽或可將基板與閘極隔開之其他材料。 介電層1 0 5、1 〇 7較佳包含一高品質、濃密的熱成長二氧 化矽層，其厚度小於20埃，且較佳約爲1 0埃。犧牲閘極 層104、106可包含多晶矽，且厚度較佳介於約100及約 200埃之間，且更佳介於約5 00埃及1 600埃之間。 硬光罩1 3 0、1 3 1可包含氮化矽，且厚度較佳介於約 1 〇 〇及約5 0 〇埃之間，且更佳介於約2 0 0埃及約3 5 0埃之 間。每一蝕刻中止層1 3 2、1 3 3可包含一材料，當施用一 適當蝕刻方法時，該蝕刻中止層係以一大致比將被移除之 ^ 7 - (4) (4)1248121 氮化矽還要慢的速率被移除。舉例來說，蝕刻中止層 1 3 2、1 3 3可由矽、氧化物（例如，二氧化矽或諸如二氧化 飴之金屬氧化物）、碳化物（例如，碳化矽）或一摻碳氮 化矽所製成。每一蝕刻中止層]3 2、〗3 3較佳具有介於約 2 〇 〇埃及約1 2 0 0埃之間的厚度，且更佳介於約4 0 0埃及約 600 埃。 當犧牲閘極層104、106包含多晶矽時，且該硬光罩 130、131包含氮化矽時，圖la之結構便能以如下方式來 製造。一可包含二氧化矽之介電層被形成在基板1〇〇上 (例如，經由一傳統的熱成長方法），接著在該介電層上 形成一多晶矽層（例如，經由傳統的沉積方法）。利用傳 統的沉積技術，一氮化矽層被形成在該多晶矽層上，且一 蝕刻中止層被形成在該氮化矽層上。接著，利用傳統微影 技術及蝕刻方法，將該蝕刻中止層、氮化矽層、多晶矽層 及介電層予以圖案化，以形成圖案化之蝕刻中止層丨32、 133、圖案化之硬光罩130、131、圖案化之多晶矽層 104、106及圖案化之介電層1〇5、107。 在形成圖1 a之結構之後，在該犧牲閘極層丨〇 4、丨〇 6 之相對側面上形成間隔件。當這些間隔件包含氮化砂時， 其能以如下方式來形成。首先，具有大致均句厚度之氮化 石夕層（較ί主小於大約1 0 0埃之厚度）被沉積在整個結構 上’產生如圖1 b所示之結構。可採用傳統沉積方法來產 生該結構。 在較佳貫施例中，氮化矽層1 3 4被直接地沉積在基板 -8- (5) (5)1248121 10 ο、被圖案化的蝕刻中止層1 3 2、1 3 3以及犧牲閘極層 1 〇 4、1 〇 6之相對側面上，而非先在該層體〇 4、；[ 〇 6上形 成一緩衝氧化物層。然而，在其他實施例中，在形成層體 1 3 4之前可先形成此一緩衝氧化物層。同樣地，雖然未顯 示在圖1 b中，在蝕刻該層之前，可在層體丨3 4上形成一 第二氧化物。若有使用，此一氧化物層可促進後續的氮化 矽触刻步驟’以產生一L形間隔件。 氮化矽層1 3 4可利甩習知方法來予以蝕刻，以非等向 性地蝕刻氮化砂，以產生屬1 c之結構。當氮化砂層1 3 4 被蝕刻時，蝕刻中止層1 32、1 3 3防止此一非等向性蝕刻 步驟移除硬光罩1 3 0、1 3 1。由於此蝕刻步驟，犧牲閘極層 1 0 4由一對側壁間隔件1 〇 8、1 〇 9所承托，且該犧牲閘極層 1 〇 6由一對側壁間隔件1 1 〇、1 1 1所承托。 如傳統方式，吾人希望可執行多重光罩及離子植入步 驟，以在該犧牲閘極層1 04、1 06上形成間隔件1 08、 1 09、1 1 0、1 1 1之前，可在層體104、1 06附近產生略微摻 雜的區域（其最終作爲裝置源極及汲極區域的末端區 域）。再者，如傳統方式，在形成該間隔件1 0 8、1 0 9、 1 1 0、1 1 1之後，在施加一適當的回火步驟後，可藉由植入 離子至該基板1 00之部分1 0 1及1 02來形成該源極及汲極 區域。這些源極及汲極區域的部分接著可利用習知的處理 步驟而被轉換成一矽化物。蝕刻中止層1 3 2、1 3 3可防止 此一工序將該犧牲閘極層1 04、1 06之一重要部分（若有 存在）被轉換成一砂化物。 (6) (6)1248121 當該犧牲閘極層104、1 06包含多晶矽時，用以在基 板1 0 〇之部分1 〇 1中形成η型源極及汲極區域的離子植入 及回火工序可在同一時間將多晶矽層1 0 4摻雜爲η型。同 樣地，用以在基板1 0 0之部分1 〇 2中形成ρ型源極及汲極 區域之離子植入及回火工序可將多晶矽層1 〇 6摻雜爲ρ 型。當在多晶矽層1 06中摻入硼，且該層體應包括具有一 足夠濃度之該元素，以確保一後續溼蝕刻程序來移除η型 多晶矽層1 〇 4，而不會移除大量的ρ形多晶矽層1 〇 6。 在形成該間隔件1 0 8、1 0 9、1 1 0、1 1 1之後，可在裝 置上沉積介電層1 1 2，產生圖1 d之結構。介電層1 1 2可包 含二氧化矽層或一低k値材料。介電層1 1 2可摻雜磷、硼 或其他元素’且可利用一高密度電漿沉積方法來形成。藉 由此一加工階段，覆蓋有砂化區域1 3 9、1 4 0、1 4 1、1 4 2 之源極及汲極區域1 3 5、1 3 6、1 3 7、1 3 8已預備形成。傳 統加工步驟、材料及設備可用以產生由圖1 a-1 d所表示之 結構’且習於此技者應可瞭解。這些結構可包括其他特 徵’爲了不混淆本發明而未予以圖示，該等特徵可利用傳 統加工步驟來形成。 介電層1 1 2係自被圖案化的蝕刻中止層〗3 2、〗3 3被 移除，其接著自該硬光罩1 3 0、1 3 1移除，然後接著再自 該被圖案化的犧牲閘極層〗〇 4、〗〇 6移除，最後產生圖1 e 之結構。可應用傳統的化學機械硏磨（“ c Μ ρ ”）操作，以 移除該介電層]1 2、該被圖案化的蝕刻中止層〗3 2、〗3 3以 及硬光卓I 3 0、1 3 1的該部分。飩刻中止層]3 2、1 3 3以及 -10- (7) (7)1248121 硬光罩1 3 Ο、1 3 1必須被移除，以曝露出被圖案化的犧牲 閘極層1 0 4、1 0 6。當該介電層1 1 2被拋光時，蝕刻中止層 132、133及硬光罩130、131可自該層體104、106之表面 來予以拋光，如同其藉由在加工程序中之該階段所欲達成 之目的。 在形成圖1 e之結構之後，第一犧牲閘極層1 0 4會被 移除而產生穿渠1 1 3，其被定位在側壁間隔件1 08、1 09之 間，而產生如圖1 f之結構。在一較佳實施例中，一選擇 性地針對在犧牲閘極層1 06上之層體1 04所施加之溼蝕刻 處理係移除該層體104，而不會移除該層體106的大部 刀。 當該犧牲閘極層1 04不論係未被摻雜或被摻雜n型 時，該犧牲閘極層1 0 6會被摻雜ρ型（例如，摻硼），使 得一溼蝕刻處理可包含將該犧牲閘極層1 04曝露至一包含 氧化氫之來源的水溶液達一段足夠的時間，以大致移除所 有的層體1 0 4。該氧化氫之來源可包含在去離子分中約2 至3 0體積百分比的氫氧化胺或四垸基氫氧化胺，例如四 基甲烷氫氧化胺（“ΤΜΑΗ”）。 犧牲閘極層1 〇 4可藉由將其曝露至一溶液中來予以選 擇性地移除，其係被保持在介於大約1 5。C及大約9 〇。C之 間的溫度（且較佳低於約4 0。C )，其包含在去離子水中 約2至30體積百分比。在該曝露步驟期間，其較佳持續 至少一分鐘，其可適當地施加頻率介於約〗οκΗζ及約 2 0 00KHZ之間的音波能量，同時以介於約】至1〇瓦特/平 -11 - (8) ^ 1248121 方公分來消散。 在一特殊較佳實施例中，具有大約1 3 5 0埃厚度之犧 牲閘極層1 0 4可藉由將其曝露於一溶液中大約2 5 ° C達約 3 0分鐘來予以選擇性地移除，其中該溶液包含在去離子水 、 中約有 1 5體積百分比之氫氧化胺，同時施加大約 _ ΙΟΟΟΚΗζ且以約5瓦特/平方公分來消散之音波能量。此 一蝕刻處理應大致移除所有的η型多晶矽層，而不會移除 大量的Ρ型多晶砂層。 Φ 作爲一替代方案，該犧牲閘極層1 04亦可藉由將其曝 露於一溶液中'至少一分鐘且保持在介於約60°C及約90°C 之間的溫度來予以選擇性地移除，該溶液包含在去離子水 中約有20及約30體積百分比之TMAH。藉由將其曝露至 一溶液中保持約80°C達2小時來移除該犧牲閘極層104 達約1 3 5 0埃厚度，該溶液在包含去離子水中約有2 5體積 百分比之 TMAH，且同時施力[1大約ΙΟΟΟΚΗζ之音波能量 (大約5瓦特/平方公分之消散），便可移除整個層體1〇4 ® 而不移除大量的層體1 0 6。 在此實施例中，在移除犧牲閘極層1 04之後，可包含 二氧化矽之第一閘介電層1 〇 5會被保留，接著藉由在層體 105上形成η型金屬層115，以塡充該穿渠113及產生個 1 g之結構。η型金屬層1 1 5可包含任何η型導電材料，可 藉其衍生出一金屬NMOS閘極。η型金屬層1 15較佳具有 熱穩定特徵，使其適於製造一用於一半導體裝置之金屬 Ν Μ Ο S閘極。 -12- (9) 1248121 可用以構成η型金屬層1 1 5之材料包括：銘 鈦、鉅、鋁及其合金，例如包括這些元素之金屬碳 亦即’碳化給、碳化鉻、碳化鈦、碳化鉅及碳化韶 金屬層115可利用普遍習知的pVD或CVD方法而 第一閘介電層1 0 5上，例如傳統的濺鍍或原子層 法。如圖1 h所示，除了其用於塡充該穿渠1 1 3以夕 型金屬層1 1 5係被移除。層體1 1 5可經由一溼或乾 法或一適當的CMP操作而自裝置的其他部分來 除。當層體115自其表面移除時，介電層112可作 刻或拋光中止層。 η型金屬層115較佳作爲一金屬NMOS閘極， 一介於大約3.9 e V及大約4 · 2 e V之間的功函數，且 介於大約1 〇 〇埃及約2 0 0 0埃之間，且更佳地介於j 埃與約1 600埃之間。雖然圖ig及lh表示的結構cf 型金屬層115係充塡所有的穿渠113，然而在另一 中，η型金屬層115亦可僅充塡部分的穿渠113, 的穿渠則以一易於被拋光之材料來加以充塡，例如 鋁。在此另一實施例中，用以作爲功函數金屬之η 層1 1 5的厚度可大約介於5 0埃與1 0 0 0埃之間，且 至少約1 0 〇埃。 在該穿渠113同時包括功函數金屬與穿渠塡充 實施例中，所形成之金屬NMOS閘極可被視爲包含 數金屬與穿渠塡充金屬的組合。若一穿渠塡充金屬 在一功函數金屬上，則當被沉積時，該穿渠塡充金 ί、銷、 丨化物， ί 〇 η型 丨形成在 CVD方 ，卜該η :蝕刻方 予以移 :爲一蝕 其具有 其厚度 C 約 5 0 〇 3，該η 實施例 而其他 ，鎢或 型金屬 更佳爲 金屬的 該功函 被沉積 屬可覆 -13- (10) 1248121 蓋整個裝置，而形成一類似於圖1 g所示之結構。 充塡金屬接著必須被回頭拋光，使其僅充塡該穿渠 產生類似於如圖1 h所示之結構。 在圖示之實施例中，在該穿渠1 1 3中形成η型 115之後’犧牲閘極層106會被移除而產生穿渠] 被定位在該側壁間隔件1 1 0、1 1 1之間，而產生圖 之結構。在一較佳實施例中，層體1 0 6被曝露至一 於一溫度（例如，介於約6 0。C及約9 0。C之間）下 夠的時間，其中該溶液包含在去離子水中具有大約 大約30體積百分比之ΤΜΑΗ，同時施加音波能量 除所有之層體106，而不移除大部分的η型金屬層： 或者，可施加一乾蝕刻方法來選擇性地移 106。當該犧牲閘極層106被摻雜 ρ型（例如 硼），此一乾蝕刻方法可包含將該犧牲閘極層1 06 一電漿，該電漿係自六氟化硫（“SF6”）、) (“ Η B r ”）、碘化氫（“ Η I ”）、氯、氬或氨所衍生 此一選擇性乾蝕刻方法可發生於平行板反應器或發 電子加速管共振蝕刻器中。 在此實施例中，在移除該犧牲閘極層1 〇 6之後 留可包含二氧化矽之第二閘介電層107，且接著 107上形成ρ型金屬層116以塡充穿渠150而產生(j 結構。該ρ型金屬層Π 6可包含任何ρ形導電材料 此衍生出一金屬Ρ Μ 0 S閘極。該Ρ型金屬層1 1 6較 熱穩定特徵，以使其適於製造一用於一半導體裝置 該穿渠 ，進而 金屬層 [50，其 1 i所示 溶液中 達一足 20及 ，以移 1 1 5 〇 除層體 ，摻雜 曝露至 臭化氫 出來。 生在一 ，便保 在層體 BU之 ，以藉 佳具有 之金屬 -14 - (11) (11)1248121 Ρ Μ〇S閘極。 可被用以形成p型金屬層1 1 6之材料包括：釕、銷、 鉑、鈷、鎳及導電性金屬氧化物，例如，氧化釕。ρ型金 屬層1 16可利用習知的PVD或CVD方法來形成在該第二 閘介電層1 〇 7上，例如，傳統的濺鍍或原子層C V D方 法。如圖1 k所示，除了其充塡該穿渠1 5 0以外，該ρ型 金屬層1 1 6會被移除。層體1 1 6可經由一溼或乾鈾刻方法 或一適當的CMP操作而自裝置的其他部分來予以移除， 且以介電層1 1 2作爲一蝕刻或拋光中止層。 P型金屬層1 1 6較佳作爲一金屬Ρ Μ 0 S閘極，其具有 一介於大約4.9eV及大約5.2eV之間的功函數，且其厚度 介於大約埃及約2000埃之間，且更佳地介於大約500 埃與約1 600埃之間。 雖然圖lj及1 k表示的結構中，該ρ型金屬層1 1 6係 充塡所有的穿渠150，然而在另一實施例中，ρ型金屬層 1 1 6亦可僅充塡部分的穿渠1 5 0。與該金屬Ν Μ Ο S閘極一 樣，其他的穿渠則以一易於被拋光之材料來加以充塡，例 如，鎢或鋁。在此另一實施例中’用以作爲功函數金屬之 Ρ型金屬層1 1 6的厚度可大約介於5 0埃與1 0 0 0埃之間。 與該金屬NMOS閘極一樣’在該穿渠150同時包括功函數 金屬與穿渠塡充金屬的實施例中，所形成之金屬PM0S閘 極可被視爲包含該功函數金屬與穿渠塡充金屬的組合。 雖然上述僅舉可用以構成金屬層1 1 5及1 1 6之材料的 少數例子，然而這些金屬層可從許多其他材料來製成’此 -15- (12) (12)1248121 乃習於此技者所瞭解的。在除了充塡該穿渠1 5 〇以外將該 金屬層Π 6移除之後，可利用傳統的沉積方法來將一覆蓋 介電層沉積在該介電層112、金屬NM0S閘極115及金屬 Ρ Μ Ο S閘極1 1 6上。在沉積此一覆蓋介電層之後，用以完 成該裝置之方法步驟，例如完成裝置之接點、金屬互連部 及鈍化層，乃係習於此技者所熟知，且將不再贅述。 圖la-lk顯示一實施例，其中在層體104、106被移 除之後，該第一及第二閘介電層105、107係被保留。圖 2a-2c顯示另一實施例，其中該第一閘介電層105係在移 除該犧牲閘極層104之後被移除，且該第二閘介電層107 係在移除該犧牲閘極層1 06之後被移除。該結構可能相同 於圖1 f之結構。在此另一實施例中，該第一閘介電層1 0 5 係在移除該犧牲閘極層1 04之後被移除。 當該第一閘介電層105包含二氧化矽，其可以利用一 蝕刻方法來予以移除，其中該蝕刻處理對於二氧化矽係具 有選擇性，以產生圖2b之結構。此蝕刻處理包括：將層 體1 05曝露至一溶液，該溶液包含在去離子水中約有丨百 分比之 HF，或著施以一乾蝕刻處理，其採用氟碳基電 獎。層體1 0 5應被曝露達一有限時間，因爲用以移除層體 1 05之蝕刻處理亦會移除該介電層1 1 2之一部分。記住此 點’若採用1百分比之HF基溶液來移除該層體1 0 5，則 胃裝置較佳應被曝露至該溶液達60秒之內，且較佳爲3 0 秒或以下。 當第一閘介電層〗〇 5被移除時，其必須在穿渠1 1 3中 -16- (13) (13)1248121 形成一 η型金屬層之前來予以更換。較佳地，在該第一閘 介電層1 0 5被移除之後，高k値閘介電層1 1 4被形成基板 100上而位在該穿渠113之底部，進而產生如圖2c所示之 結構。某些可用以製造高k値閘介電層1 1 4之材料包括： 氧化給、氧化矽鉛、氧化鑭、氧化鍩、氧化矽鍩、氧化 鉅、氧化鋇鋸鈦、氧化鋇鈦、氧化緦鈦、氧化釔、氧化 鋁、氧化鉛銃鉅及鈮化鉛鋅。尤其較佳的材料爲氧化飴、 氧化鉻及氧化鋁。雖然上述僅舉少數可作爲高k値閘介電 層1 1 4之材料的實例，然而該層體可以由其他材料所製 成。 高k値閘介電層1 1 4可利用習知的沉積方法來形成在 該基板1 〇 〇上，例如，傳統的化學蒸汽沉積（“ C V D，，）、 低壓C V D或物理蒸汽沉積（“ p V D ”）方法。較佳地，可佈 移除一傳統的原子層CVD方法。在此一方法中，一金屬 氧化物預成體（例如，一金屬氯化物）及蒸汽可以選定之 流量被饋給至一 C V D反應器，其接著以一選定之溫度及 壓力來操作，以在基板1 00與高k値閘介電層丨丨4之間產 生一原子級光滑界面。該CVD反應器運作時間應夠長， 以形成一具有所需厚度之層體。在大部分的應用中，高k 値聞介電層1 1 4的厚度應小於6 0埃，且更佳地介於大約5 埃與4 0埃之間。 雖然未顯示在圖2 c，若一原子層c V D方法可用以形 成該高k値閘介電層1 1 4 ’除了形成在穿渠的底部以外， δ亥層體11^形成在芽渠1 1 3之側邊上。若高k値閘介電層 -17- (14) (14)1248121 1 1 4包含一氧化物，則視用以製造該層之材料而定，其可 能在隨機表面部位上顯露出氧空隙及無法接受的雜質程 度。有需要將某些雜質自該層體Π4移除，且在該層體 1 1 4被沉積之後將其氧化以產生一具有一接近理想化金 屬：氧之化學計量術的層體。 同樣地，在該犧牲閘極層1 0 6被移除之後以及在p型 金屬靥116塡充該穿渠15〇之前，第二閘介電層1〇7亦能 以一阔k値介電層來予以更換材料。上述之方法可產生 CMOS裝置，其包括金屬NMOS及PMOS閘極，而不會造 成大量的矽化物形成在該多晶矽層上，該等矽化物在形成 金屬閘極之前必須被移除。雖然上述實施例提供形成此等 裝置之處理實例，然而本發明並未侷限於此等特定實施 例。 雖然上述說明已詳述可使用在本發明中之特定步騾及 材料’然而習於此技者應瞭解可對上述實施例進行許多修 改及替代。因此，所有此等修改、改變及替代與增添應被 視爲落在由後附申請專利範圍所界定之精神及範疇內。 【圖式簡單說明】 圖1 a- 1 k表示當執行本發明之方法時可被形成之結構 的截面視圖。 圖2a-2c表示當執行本發明之另一方法時可被形成之 結構的截面視圖。 在這些圖式中所示之特徵並非依照實際尺寸大小來描 -18- (15) 1248121 繪。 【主要元件符號說明】 1 0 0 :基板 . 1 0 1 :第一部分 _ 1 0 2 :第二部分 1 〇 3 :隔離區域 104:第一犧牲鬧極層 籲 105 :第一鬧介電層 106 :第二犧牲閘極層 1 0 7 :第二閘介電層 1 〇 8 :側壁間隔件 109 :側壁間隔件 1 1 〇 :側壁間隔件 1 1 1 :側壁間隔件 1 12 :介電層 · 1 1 3 :穿渠 1 1 4 :高k値閘介電層 1 1 5 : N型金屬層 1 16 : P型金屬層 1 3 0 :硬光罩 131 :硬光罩 1 3 2 :蝕刻中止層 1 3 3 :蝕刻中止層 -19- (16) * (16) *1248121 1 3 4 :氮化矽層 1 3 5 :源極及汲極區域 1 3 6 :源極及汲極區域 1 3 7 :源極及汲極區域 ， 1 3 8 :源極及汲極區域 一 1 3 9 :矽化區域 1 4 0 :矽化區域

1 4 1 :矽化區域 H 1 4 2 :矽化區域 1 5 0 :穿渠

-20-

Claims (1)

1248121 (1) . 十、申請專利範圍 1. 一種製造半導體裝置之方法，其包含： 形成一被圖案化的犧牲閘極層，其由一硬光罩所覆 蓋，且該硬光罩由一蝕刻中止層所覆蓋； 、 在該被圖案化的閘極層的相對兩側邊上形成第一及第 4 二間隔件； 移除該被圖案化的犧牲鬧極層以產生一穿渠，該穿渠 被定位在該第一及第二間隔件；及 Φ 以一金屬層塡充該穿渠之至少一部分。 2 ·如申請專利範圍第1項之方法，其中該被圖案化的 犧牲閘極層被形成在一形成在一基板上之被圖案化的第一 介電層上’且進一步包含形成源極及汲極區域，該等區域 包含一緊鄰該第一及第二間隔件之矽化物，且在該蝕刻中 止層及基板上形成一第二介電層。 3 .如申請專利範圍第2項之方法，其中該被圖案化的 第一介電層包含二氧化矽，且進一步包含在移除該被圖案 鲁 化的犧牲閘極層之前，自該蝕刻中止層移除該第二介電 層、自該硬光罩移除該蝕刻中止層以及自該被圖案化的犧 牲閘極層移除該硬光罩。 4 ·如申請專利範圍第1項之方法，其中該硬光罩包含 氮化矽，該蝕刻中止層包含一材料，該材料能以一低於該 “ 氮化矽被蝕刻的速率被予蝕刻，且該被圖案化的犧牲閘極 層包含多晶矽，且進一步包含在該被圖案化的閘極層被移 除之後移除該被圖案化的第一介電層。 -21 - (2) (2)1248121 5 ·如申請專利範圍第4項之方法，其中該蝕刻中止層 包含一種材料，其選自下列材料所組成之群：矽、二氧化 矽、金屬碳化物、摻雜碳之氮化矽以及金屬氧化物，且進 一步包含在移除該被圖案化的第一介電層之後於該基板上 位於穿渠之底部形成一高k値介電層，以及在該高k値介 電層上形成一金屬層。 6 ·如申請專利範圍第5項之方法，其中該高k値介電 層包含一種材料，該材料選自下列材料所組成之群：氧化 給、氧化矽給、氧化鑭、氧化鉻、氧化矽銷、氧化鉬、氧 化鋇緦鈦、氧化鋇鈦、氧化緦鈦、氧化釔、氧化鋁、氧化 鉛銃鉬及鈮化鉛鋅。 7 ·如申請專利範圍第1項之方法，其中該金屬層包含 一種材料，該材料選自下列材料所組成之群：給、鉻、 鈦、鉅、鋁、金屬碳化物、釕、鈀、鉑、鈷、鎳及導電性 金屬氧化物。 8 ·如申請專利範圍第7項之方法，其中該金屬層包含 一種材料’該材料選自下列材料所組成之群：給、鍩、 鈦、ii、鋁及金屬碳化物’且具有介於約3.9eV及約 4 · 2 e V之間的功函數。 9 .如申請專利範圍第7項之方法，其中該金屬層包含 一種材料’該材料選自下列材料所組成之群：釕、鈀、 鉑、銘、鎳及導電性金屬氧化物，且具有介於約4.9eV及 約5 · 2 e V之間的功函數。 1 0 .如申請專利範圍第2項之方法，其中該第一及第 -22- (3) * 1248121 二間隔件包含氮化矽間隔件且藉由在該蝕刻中止層、該基 板及該被圖案化的犧牲閘極層之相對兩側邊上沉積一氮化 矽層，然後將該氮化矽層自該蝕刻中止層及自該基板之部 分移除而被形成在該被圖案化的犧牲閘極層的相對兩側邊 、 上。 Π·—種製造半導體裝置之方法，其包含： 在一基板上形成一第一介電層； 在該第一介電層上形成一包含多晶砂之層； · 在該包含多晶矽之層上形成一第一氮化矽層； 在該第一氮化矽層上形成一蝕刻中止層； 蝕刻該蝕刻中止層、該第一氮化矽層、該包含多晶矽 之層以及該第一介電層，以構成一被圖案化的蝕刻中止 層、一被圖案化的第一氮化矽層、一被圖案化的包含多晶 矽之層以及一被圖案化的第一介電層； 在該基板、該被圖案化的蝕刻中止層及該包含多晶矽 之層的相對兩側邊上沉積一第二氮化矽層； Φ 自該基板之部分及自該被圖案化的蝕刻中止層移除該 第二氮化矽層，以在該被圖案化的包含多晶矽之層的相對 兩側邊上形成第一及第二間隔件； 形成源極及汲極區域，其包含一鄰近該第一及第二間 隔件之矽化物； < 自該被圖案化的包含多晶矽之層移除該被圖案化的第 一氮化砂層； 移除該被圖案化的包含多晶矽之層以產生一穿渠，該 -23 - (4) (4)1248121 穿渠被定位在該第一及第二間隔件之間；及 以一金屬層充塡該穿渠之至少一部分。 1 2 ·如申請專利範圍第1 1項之方法，其中該第一介電 層包含二氧化矽，且該蝕刻中止層包含一種材料，該材料 選自下列材料所組成之群：矽、二氧化矽、金屬碳化物、 摻雜碳之氮化矽以及金屬氧化物，且進一步包含在移除該 被圖案化的包含多晶矽之層之後移除該被圖案化的第一介 電層 ° 鲁 1 3 ·如申請專利範圍第1 2項之方法，其進一步包含在 移除該被圖案化的第一介電層之後於該基板上位於穿渠之 底部形成一高k値介電層，以及在該高k値介電層上形成 一金屬層。 1 4 ·如申請專利範圍第丨3項之方法，其中·· 該高k値介電層係藉由原子層化學蒸汽沉積所形成， 且包含一種材料，該材料選自下列材料所組成之群：氧化 飴、氧化矽飴、氧化鑭、氧化鉻、氧化矽鉻、氧化鉅、氧 鲁 化鋇總駄、氧化鋇欽、氧化緦欽、氧化纟乙、氧化銘、氧化 鉛銃鉅及鈮化鉛鋅；以及 該金屬層充塡整個穿渠且包含一種材料，該材料選自 下列材料所組成之群：飴、銷、鈦、鉅、鋁、金屬碳化 、 物、釕、鈀、鉑、鈷、鎳及導電性金屬氧化物。 · 1 5 .如申請專利範圍第1 1項之方法，其中： 該第一介電層的厚度係介於約5及約2 0埃之間； 該包含多晶矽之層的厚度係介於約1 0 0及約2 〇 〇 〇埃 -24- (5) 1248121 之間； 該第一氮化矽層的厚度係介於約2 〇 〇及約5 〇 〇埃之 間； 該蝕刻中止層的厚度係介於約2 0 0及約1 2 0 0埃之 、 間；以及 J 該金屬層係用以作爲一功函數金屬，其僅充塡部分的 穿渠，且其厚度介於約5 0埃與約1 〇 〇 〇埃之間；以及 進一步包含在該金屬層上沉積一穿渠充塡材料。 φ 16·—種製造半導體裝置之方法，其包含： 在一基板上形成一二氧化砂層，該二氧化砂層之厚度 係介於約5及約20埃之間； 在該二氧化矽層上形成一包含多晶矽之層，其厚度介 於約1 〇 〇及約2 0 0 0埃之間； 在該包含多晶矽之層上形成一第一氮化矽層，其厚度 介於約1 0 0及約5 0 0埃之間； 在該第一氮化矽層上形成一蝕刻中止層，其厚度介於 β 約2 00及約1 200埃之間； 蝕刻該蝕刻中止層、該第一氮化矽層、該包含多晶矽 之層及該二氧化矽層，以形成一被圖案化的蝕刻中止層、 被圖案化的第一氮化矽層、被圖案化的包含多晶矽之層及 被圖案化的二氧化砂層； 在該基板、該被圖案化的蝕刻中止層及該被圖案化的 包含多晶矽之層上沉積一第二氮化矽層； 自該基板之部分以及自該被圖案化的蝕刻中止層移除 -25- (6) (6)1248121 該第二氮化矽層，以在該被圖案化的包含多晶矽之層的相 對兩側邊上形成第一及第二間隔件； 形成源極及汲極區域，該等區域包含一緊鄰該第一及 第二間隔件的矽化物； 在該被圖案化的蝕刻中止層與在該基板上形成一介電 層； 自該被圖案化的蝕刻中止層移除該介電層； 自該被圖案化的第一氮化矽層移除該被圖案化的蝕刻 中止層； 自該被圖案化的包含多晶矽之層移除該被圖案化的第 一氮化矽層； 移除該被圖案化的包含多晶矽之層以及該被圖案化的 二氧化矽，以產生一被定位在該第一及第二間隔件之間的 穿渠； 在該基板上位於該穿渠之底部處形成一高k値介β 層；以及 在該高k値介電層上形成一金屬層。 1 7 .如申請專利範圍第1 6項之方法，其中： 該蝕刻中止層包含一種材料，該材料選自下列材料所 組成之群：砂、二氧化矽、金屬碳化物、摻雜碳之氮化砂 以及金屬氧化物； 該局k値介電層包含一種材料’該材料選自下列材料 所組成之群：氧化給、氧化矽飴、氧化鑭、氧化^纟&、氧化^ 石夕銷、氧化鉬、氧化鋇總鈦、氧化鋇鈦、氧化靜、纟力〃化ί - 26- (7) (7)1248121 金乙、氧化銘、氧化給航鉬及鈮化錯鋅；以及 該金屬層充塡整個穿渠且包含一種材料，該材料選自 下列材料所組成之群：紿、銷、鈦、钽、鋁、金屬碳化 物、釕、鈀、鉑、鈷、鎳及導電性金屬氧化物。 18 .如申請專利範圍第17項之方法，其中該金屬層包 含一種材料，該材料選自下列材料所組成之群：給、銷、 ^ 鈦、鉅、鋁及金屬碳化物，且具有介於約3 9eV及約 4.2 eV之間的功函數。 φ 1 9 ·如申請專利範圍第1 7項之方法，其中該金屬層包 含一種材料’該材料選自下列材料所組成之群：釕、紀、 鉑、鈷、鎳及導電性金屬氧化物，且具有介於約4 · 9eV及 約5.2 e V之間的功函數。 2 0 ·如申請專利範圍第1 6項之方法，其中： 一化學機械拋光處理被用以自該被圖案化的蝕刻中止 層移除該介電層、自該被圖案化的第一氮化矽層來移除該 被圖案化的蝕刻中止層’以及自該被圖案化的包含多晶矽 <1 之層移除該被圖案化的第一氮化矽層；以及 該金屬層用以作爲一功函數金屬，其僅充塡該穿渠之 部分，且其厚度係介於約5 0埃與約1 〇 〇 〇埃之間；以及 會 進一步包含在該金屬層上沉積一穿渠塡充金屬，其選 自由鎢及鋁所組成之群。 > -27-