[go: up one dir, main page]

TWI248183B - Method of manufacturing circuit device - Google Patents

Method of manufacturing circuit device Download PDF

Info

Publication number
TWI248183B
TWI248183B TW092122210A TW92122210A TWI248183B TW I248183 B TWI248183 B TW I248183B TW 092122210 A TW092122210 A TW 092122210A TW 92122210 A TW92122210 A TW 92122210A TW I248183 B TWI248183 B TW I248183B
Authority
TW
Taiwan
Prior art keywords
layer
conductive film
conductive
mentioned
manufacturing
Prior art date
Application number
TW092122210A
Other languages
English (en)
Other versions
TW200409326A (en
Inventor
Yusuke Igarashi
Hideki Mizuhara
Noriaki Sakamoto
Original Assignee
Sanyo Electric Co
Kanto Sanyo Semiconductors Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Kanto Sanyo Semiconductors Co filed Critical Sanyo Electric Co
Publication of TW200409326A publication Critical patent/TW200409326A/zh
Application granted granted Critical
Publication of TWI248183B publication Critical patent/TWI248183B/zh

Links

Classifications

    • H10W70/042
    • H10W70/05
    • H10W74/019
    • H10W74/117
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2519/00Labels, badges
    • B32B2519/02RFID tags
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • H10W72/0198
    • H10W72/07304
    • H10W72/07504
    • H10W72/536
    • H10W72/5363
    • H10W72/5449
    • H10W72/5522
    • H10W72/884
    • H10W74/00
    • H10W90/736
    • H10W90/754
    • H10W90/756
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/105Masks, metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1248183 玖、發明說明: 【發明所屬之技術領域】 本發明乃關於電 刻製程當中,採用了 之2片導電膜之薄型 【先前技術】 =置之製造方法,尤其是關於在姓 隔者作為阻障層之第3導電膜來層疊 的電路裝置之製造方法。 近年來,將1C封穿株田+A # ^ ^ 0 、用於t帶型機器或小型、高宓产 安裝型機器,使以往的Ic 尘同么度 、衣件及其安裝概念產生極大變 化。例如於日本特開2 王位人义 ' 3 6 7 8號公報所述者。JL #關 於採用本身為可拎★璉4c: /、你關 之聚醯亞胺(Polyimide)樹脂薄 板,士做為絕緣樹脂薄板之—例之半導體裝置之技術。 第6圖至第1 8圖為採用可撓式薄板50來做為内插板 (Interposer)基板之圖式。而於各個圖式的上方所顯示的圖 面為平面Η力各個圖式的下方所顯示的圖面為d線的 剖面圖。 百先於第16圖所示之可撓式薄板5〇上,利用黏著劑 來貼合銅箔圖案51。此銅箔圖案51的圖案雖然會隨裝設 的半導體元件是電晶體、IC而不同,但是一般而言,均形 成有焊墊(B0ndingPad)51A&轉接島(Island)51B。此外, 符號52為用於從可撓式薄板50的背面取出電極的開口 部’上述銅箔圖案5 1從此開口部露出。 接下來,如第17圖所示,此可撓式薄板50被送至黏 晶機(Die Bonder),在其上安裝半導體元件53。之後,此 可撓式薄板50被送至焊線機(Wire Bonder),以金屬細線 5 3]4950 1248183 M電:生連接焊墊51A及半導體元件53的焊塾。 取後如弟18圖(A)所示般,於可撓式薄板50的表面 上故置密封樹脂5 s I i ^ 〇钿55來加以密封。在此,進 (Transfer Mold)^ ¢7 ^ ^ , 一 设住焊墊5 1 A及轉接島5 1 B、半導體 元件53及金屬細線54。 之後’如第18圖(B)所示’設置焊錫或是錫球等連接 6 ’並藉由通過回焊爐來形成,透過開π部52與焊 塾5 1A融接之球妝、度级 、 、一 錫56。並且由於半導體元件53於可 撓式薄板5 0上形忐乾姑」,、 車狀’因此如第1 7圖所示,進行切 割而個別分離。 此外,* 1 8圖(C)所示之剖面圖,係顯示在可挽式薄 板5〇的兩面形成作為電極之5lA及仙。一般而言此 可撓式薄板5〇係兩面皆形成有圖案而由製造商所供库。 (專利文獻1) 美國專利第5976912號說明書(第23攔第4行至第24 搁第9行’第22圖a至第22圖g) 【發明内容】 (發明所欲解決之技術問題) 採用上述可撓式薄板5〇的半導體裝置,因為未採用眾 所皆知之金屬引線架’目此具有可實現極小型且為薄型的 封裝構造之優點,,然而實際上僅以設置於可撓式薄板Μ 的表面之i層的銅落圖案51來進行配線。這是因為可撓式 溥板較為柔軟’於導電膜的圖案形成前後會產生翹曲,於 層疊的層間的位置偏移較大,因而有不適合多層配線構造 314950 6 1248183 之問題。 為了抑制薄板的翹曲並提升支撐強度, 式薄板50的厚声@ 殳使了知 予度尽至大約200 // m之充分厚度,而盔法章 到薄型化的目的。 …法達 曰播再ϊ Y於製造方法當中,於上述製造裝置,例如於黏 、 干、"機、轉移模塑裝置、回焊爐等當中,運送可於 式薄板50 ’並將之農設於稱為平台或是承載台之部分上? 然而,做為可撓式薄板50的基礎之絕緣 程度的話,則形成於表面之銅箱圖案二; Γ涛至9至35心,於此情況下,則容易產生如第19 圖所不之趣曲,而古、、, "有性很差’此外對平台或是承載台 、生2~ 之缺點。這可視為絕緣樹脂本身非常薄而 7』,以及銅箔圖案51與絕緣樹脂之間的赦膨脹係 數的差所導致之龜#。 …、恥係 此外’亦有因為開口邱 口ρ 2的邛刀於模塑之際是受到來 自上方的昼力,因此產生 旦am 使墊 的周邊往上翹的力 ϊ,而使知墊51八的黏著性惡化的情形。 此外,構成可撓式堃& < Α ΛΑ山 性,或是為了提高埶料本身不具備可撓 板變硬。於此狀態;=:::材料而使可撓式薄 植且…外’於轉移模塑之際,與 - ± b 0衣開此情形在有如第19圖所 不之翹曲的情況下更為顯著。 目前為止所說明的可摔彳笔 了杌式涛板50,乃未於背面形成電 314950 7 1248183 極者,但是亦可如帛18圖 _ 面形成電極5 1D。此時,*、不,於可撓式薄板50的背 接,或是與此製造裝置:為包極51D與上述製造裝置抵 此有在電極5^的背&、/、的運送機構之運送面抵接,因 月卸造成損俱 的狀態下形成電極,因此有之, "、。由於有在此損傷 身會裂開之問題點,或者在t後一旦加熱的話電極511D本 焊錫潤濕性降低的問題。〃主機板進行焊接之際,產生 此外,於轉移模塑之際,亦 $ 、 案與絕緣樹脂的黏著:,Μ式薄板5〇及銅羯圖 裝構造之問題。 又^,而热法實現充分密封的封 本發明者乃提出 膜隔著第3導電 ,採用將薄的第 膜層疊而成的層 為了解決上述問題, 1導電膜及厚的第2導電 疊板之提案。 (解決問題之技術手段) —本毛月係第1 ’具備:準備將薄的第1導電膜及严 :2導電膜隔著第3導電膜層叠而成的層疊板之::子 電圖案層之製…采用上述導電圖成微細的 述第3導電膜,以形成上述第3==遮罩來去除 案層彺内側凹陷而成之錫部之製程;、V, 上,利用絕緣黏著層來固定半導 U ¥電圖案層 著層充填入上述錯部之製程;電=上;使上述絕緣. 電極及預定的上述導電圖案層之f二接;^半導體元件1 上述半導體元件,並使上述密封::二:封樹脂層包; 树加層充填入上述錨部二 3J4950 8 Ϊ248183 ’及去除上述第2導電膜而使上 弟3導電膜從背面露出之製程。並中較::曰層及u 電圖案声作A、廣罢十丄 /、中車乂特別的是以上述導 —一曰作為‘罩來去除第3導電膜以 岔封樹脂層之錯定效果之點。 /成w,而具有 本發明係第2,於蝕刿卜、十、$ 7、音 述第3導… _上述矛1導電膜之際,採用上 +电膜來做為钱刻停止層。 本么月係第3 ’使用包含氯化 來做為進行上述敍刻之溶液。以疋乳化鐵之溶液’ 本發明係第4,以上述導 刻上述第3導電膜而形成上述錯部二曰仏為遮罩來過度钱 本發明係第5 ’上述蝕刻溶液為碘系之溶液。 本發明係第6’以上述導電圖案 ^電膜進行電場㈣,使之過度剝離3 本發明係第7,對上述第2導電膜進〜以“。 殘餘的上述第3導電膜及上 :王面蝕刻而使 出。 之上迷岔封樹脂層露 本發明係第8,在殘餘的上述第 , 而在背面形成球狀的外部^。 ^膜上附著焊料 〜本發明係第9,具備:準備將薄的 乐2導電膜隔著第3導電膜層疊而成的声 1及厚的 上述第1導電膜上選擇性地形成由第4導::,於 墊之製程;藉由將上述第!導電膜㈣所形成之悍 形成微細的導電圖案層之掣程.浐 戶斤希望的圖案來 遮罩來去除上述第3導電膜,^^電圖案層做為 乂 、上述第3導電膜相較 314950 9 1248183 方;上述導電圖 導電圖案c 魏而成之錯部之製程;於上述 上述絕緣考占著声2絕緣黏著層來固定半導體元件,並使 導體元件的入上述4苗部之製程;電性連接上述半 程,·以^極及預定的上述W層的上述焊塾之製 乂在封樹脂層包覆上述半導 衣 _填入上述錯部之製程;二:第1:述密封樹 上述密封榭π思《 及去除上述弟2導電膜而使 t , 曰S上述第3導電膜從背面露出之f程。1 中較特別的是在上 出之衣备。其 部電極之點。 』木層上4擇性地設置焊墊及外 述第3導1〇A於姓刻上述第1導電膜之際,採用上 ¥电膜來做為名虫刻停止層。 本發明係第11 ’使用包含氯化銅 來做為進行上述蝕刻之溶液。 虱化鐵之么液, 本舍明係弟1 2,以上述導雷圖安 刻上述第3導電膜而形成上述:層做為遮罩來過度餘 =明係㈠,上述钱刻溶液為峨系之溶液。 本餐明係第1 4,以上述導雷m安 3導電膜進行電場剝離,使之過度曰^為遮罩對上述第 本發明係第15,對上述第二::形成上述-部。 殘餘的上述第3導電膜及上述、卩全面蝕刻而使 出。 P之上述密封樹脂層露 導電膜上附著焊料 本發明係第16,在殘餘的上述第 而在背面形成球狀的外部電極。 【實施方式】 314950 10 1248183 關於本發明的恭 ^路裝置之製造方法,參,昭苐]FI石a 1 4圖加以說明。 、弟1圖至身 本發明的電路爭 1導電膜u及厚的第2、t::方法一是由:、準備將薄的第 而成的層疊板!。之制:二12隔者弟3導電臈13層疊 <衣耘,於上述第1導雷暄 地形成由第4導^ u II上選擇性 故L 辑1 4所形成之焊墊1 4 A之f浐.“; 將上述第1導電膜〜刻成所希 二’猎由 電圖案層nA之製程 3木““細的導 來去除上述第3導+ 上述導電圖案層以做為遮罩 上乩弟3導電膜13,以 較於上述導電圖宰 成4弟3導電膜13相 程;於上、千,^ 側凹陷而成之錯部!5之梦 杜,於上述導電圖案声 衣 導體元件19,並使上曰 ’利用絕緣黏著層來固定半 卫便上述絕緣黏著層奋 製程;電性連接上述半導體元件⑽電極^苗部15之 電圖案層UA的上述焊塾14A /及預定的上述導 包覆上述半導體元件19,並使上;Γ ’以密封樹脂層22 上述錨部15之製程.s^ 处岔封樹脂層22充填入 <衣転,及去除上述第 杂 密封樹脂層22及 电膜1 2而使上述 汉上述弟3導電膜丨3 北 < 構成。以下說明各製程。 θ面露出之製程所 如第1圖所*,本發明的第 1導電膜11及厚的第2導電膜12隔著^、、’、準備將薄的第 而成的層疊板10之製程。 乐3導電膜13層疊 第1導電膜11形成於層疊板 :隔著第3導電膜13,第2導電膜]2、:、貝整個表面上, 背面的實質整個面上。弟”導電膜】 '成於層疊板1〇的 及第2導電膜12最 π 514950 I248183 好是以Cii為主材料來構成, 的材料來構成。帛i導電膜u t 4人戶斤皆知的引線架 膜、 弟2導電膜12、第3導雷 、 可用鍍敷法、蒸鍍法或是、、賤鲈、本十 黏貼雷铲报士从八p ^ /、鍍法來形成’用壓延法或 占兒鍍形成的金屬箱的方法 ^ 及第2導電膜12亦可用A1 f外’弟1導電膜1】 的嶋的材料來構成。 、e’、或是用眾所皆知 第3導電膜13的材料是椟 11及第@ ,不^被去除第1導電膜 久弟2 V電膜12之際所 此外,因為要在第3導*膜〗 刻液所钱刻之材料。 的外邱電才 书、的背面形成由焊錫等所形成 :電極24,因此亦需考慮到外部電 具體而言,第3導電膜13料 請者陡 < 丁十J妹用由金、銀、鈀 ladium)所構成之導電材料。 為了形成微細的圖案,第 薄,厚产在5 $ v $ 1 ¥讀的厚度形成得較 第2導:…广程度。而為了機械性的支標全體, …的厚度形成得較厚,厚度在35。 弟3導電膜13具有在蝕刻 :度。 夕屯勝丄1及弟2導電膜η '之阻障層的功能,形成2至…m程度的厚度。、12 因此’精由形成較厚的第2導電膜12,可維持層 、、坦性,並可提升之後的製程的作業性。 此外,在經過許多赞 .^ ^ 夕衣私之後’會使第2導電膜12產 以二而’因為較厚的第2導電膜12在之後的製“力生 夕去:,因此可防止到傷殘留在完成品的電路裝置上:: ;传:為一方面維持平坦性-方面使密封樹脂硬化,因 可使封裝件的背面平坦化,亦可平坦地配置形成於層: 12 1248183 ίο背面的外部 板10背面的… 的電極與層叠 旳电極相抵接,可防止焊接的不良。 接下來,針對上述的層疊板1〇的具體 敘述。層最此Ί η 衣1^方法加以 ’、 且板1 〇可藉由利用電鍍之層疊戋是厣证#人 造。於藉由電鑛法來製造層疊板心;厂 = :Γ12。然後於第2導電膜12的背面設置電極, 而猎由-¾錄法來層疊第3導電们3 轳法,於笙Q、曾+ 俊门仏的错由電 鍍法於弟3導電膜13上層疊第i導電膜u。 延法來製造層疊板的情況下,將 S 1 導電膜U、第2導電膜12、及第::成為缚板狀的第1 w膜 及弟3導電膜,藉由滾輪 寺來施加壓力以進行接合。 如第2圖至第4圖所示,本發明的第2製程為,於第 1導電膜η上’選擇性地形成由第4導電膜14所形成之 焊墊14Α之製程。 本製程係如第2圖所示,藉由電鍍,於第丨導電膜Η 的全面上形成第4導電膜14。為了讓第4導電膜ΐ4具有 與第1導電膜11之蝕刻選擇性,第4導電膜14最好為鍍 銀,並形成將在之後供焊接線固定的焊墊。再者,於第I 導電膜14上預定形成焊墊的區域上被覆光阻pR。 接下來,如第3圖所示,採用蛾系溶液來姓刻以光阻 PR做為遮罩而4出的第4導電膜]4,來形成焊墊1 4 a。 此時,因為第1導電膜u由銅形成,因此不會被碘系溶液 名虫刻。
再者,如第4圖所示,去除上述光阻pR而使焊墊“A Π4950 13 1248183 露出。 墊的f墊14A的形成方法,亦可以採用使預定形成焊 :广、路出,而以光阻被覆其餘的區域,再以鍍金或是 、又銀寻在預定的焊墊的區域上選擇性地形成焊墊。/ 由將!1=圖至第6圖所示般’本發明的第3製程為,藉 安岸4弟1¥電心蝕刻成所希望的圖案來形成導電圖 木層11A之製程。 於第1導電膜丨丨上, 霜,、,# 斤希!的圖案之光阻PR來被 工糟由化學蝕刻來形成作為配線的 因為第1導電膜"曰β 口木層1 ΙΑ 可护、& U為主材料來構成,因此#刻液 用峨或是氯化鐵彻^ 導弟3導電膜13亦會與钱刻液接觸,但是因為第3 刻:二的二枓不會被氯化銅或是氯化鐵姓刻,因此,触 的表面停止。由於此,因為第1導電 可m子4成為5至35"m程度,因此導電圖案層iiA 面=為5〇心以下之微細圖案。而第2導電膜η的背 阻叹或是保護薄膜來包覆,因此在進行導電圖案 _。的化學餘刻之際,可防止第2導電膜12被钱刻液 本製程的特徵在於,於姓刻第,導電膜u之際 心:::來做為触刻停止層。藉由此,可得到於晴 可;1之際,可進行第1導電膜"的全面㈣,故 導::女定的餘刻之優點。於本製程當中,被㈣的第丨 '、11主要是由Cu所形成’因此,可使用氯化銅或是 ]4 1248183 氯化鐵來做為可選擇性地去除Cu之蝕刻液。相對的,因 為第3導電膜13是由不會被氯化銅或是氯化鐵蝕刻的導電 性材料所形成,因此’蝕刻會於第3導電膜13的表面停止。 關於第3導電膜13的材料,可採用金、銀、鈀。… 胃如弟7圖至第8圖所示,本發明的第4製程為,採用 \電+圖案層UA做為遮罩來去除第3導電膜13,以形成第 笔膜13相較於導帝岡安既 、¥包圖案層11A彺内側凹陷而成之錨部 1 5之製程。 知用由先則製程所形成的第】導電膜i i所 圖案層11A做為遮罩來選盤从上上+人斤 ^ 7 ^ ^ 罩來選擇性地去除第3導電膜13。關於 返擇性地去除第3導雷膣、 、、矛j蛉冤馭13的方法,可採用2種方法。 1種方法為’採用僅僅去除第 ㈣之方法…種方、、二 膜的姓刻液來進行 種方法為,藉由電場剝離法來 第3導電膜13的方法。 惶舌除 在此,說明為第!種方法之藉由敍刻來部分 3 導電膜13的方法。於此方法所使用之姓刻液,可採用可姓 刻第3導電膜13但不會飯刻導電圖案層" 膜12者。例如,於導電圖案層UA及第2導電膜12/由 以Cu為主體的材料形成, ¥电版12疋由 況下,可藉由採用诚夺之艇13為Ag膜的情 木用碘糸之蝕刻液來僅僅去 1 3。藉由蝕刻第3導電膜 兒月吴 成“版b,雖然第2導電膜12會接觸 碘糸之蝕刻液,但暑由以屯,, ^ ^ 導恭膜1?it DCu為主體的材料形成之第2 一 “不會被礙系之餘刻 會於第2導電膜12的表面 ㈡此在此,钱刻 T止。而於此蝕刻之際,藉由進 314950 15 1248183 =餘刻,來使第3導電膜13受到過度姓刻,因此形成 攸¥包圖案層11A的周端往内側凹陷之錨部B。 :&。兄明為弟2種方法之藉由電場剝離來僅僅去除 …冑膜13的方法。首先,使包含金屬離子的溶液與第 上!二13接觸。然後於溶液側設置正極,於層疊板i。 二法、極、,而進行直流電流之通電。藉此,藉由與利用 ^^13之錢敷膜形成原理相反的原理,來僅僅去除第3導 、。在此所使用的溶液,可採用對構成第3導電膜Η 的材枓進行鍍敷處理之際所使用者 僅僅剝離第3導電膜13。而於電場剝:方法中, 離,爽你楚,道兩* 电琢W離之際,進行過度剝 11Α的門”内二膜13過度剝離,因此形成從導電圖案層 Α的周鳊彺内側凹陷之錨部i 5。 本製程的特徵在於,藉由 離,來有目的地形成銷部15。“或疋過度剝 導電圖案層11A做為遮單 =相部15為採用 果,在導電圖案層u 、人:可猎由自對準的效 錯部15。 1A的周h平均地凹陷之方式來形成 心第:圖所示,本發明的第5製程為,於導電圖荦層 利用%緣黏著層16來 ” 性連接半導體元件19的電極及預件⑴並電 焊墊14Α之製程。 、、¥电圖案層11Α的 於預先形成有丰導_ ; 4 𠥓件19之晶圓背面黏著絕缘 片,亚將此黏著於晶圓切割片 、巴、,彖 切割,而形成於半導體元件 緣片-同 0月面具有絕緣黏著層1 ό 314950 16 1248183 之晶粒。 上述絕緣片可藉由真空壓合或是層疊之方法來進〜。 真空壓合是指,將由熱硬化性樹脂所形成之玻璃纖維: (Prepreg)加以疊合並於真空狀態下進行壓合之方法。 豐之方法為採用滾輪’於半導體晶圓上每次1片來心: 硬化性樹脂或是感光性樹脂片。於此方法中,回復‘,、、 (Aftercure)製程雖因批次處理而於其他製程當中進行 具有可精密控制厚度之優點。 但 半導體元件i 9在裸晶(Bare chip)的狀態下 著層16抵接於導電圖案層ΠΑ上,來進行黏晶(Die“ Bo — )。此時,絕緣黏著層16因加熱而溶融,並 :j於導電圖案層11A之錨吾p 15内,因而可實現強力的 黏著。 此外,半導體元件19的各個電極焊塾乃藉由焊接線 2〇、與設在其周邊之導電圖案層UA的預定處之焊墊^ :連接。而半導體兀件19亦可藉由朝下的“ D_n)的方 ^來裝設。於此情況下’於半導體元件19的各個電極焊塾 表面上設置錫球或是凸塊,並於層疊板iq的表 的位置對應之部分設置盥由導恭岡安& 〃、錫衣 直/、由V电圖案層11A所形成的焊墊 —樣的電極。 接下來敘述關於焊線時採用層疊板10之優點。一般於 進行焊接AU線之際,乃加熱至·。〇至3⑽。c。此時,一 旦第2導電膜12較薄的話’則層疊板】〇會產生趣曲,而 旦於此狀態下透過焊墊來加麼於層疊板】〇的話,則有可 314950 17 1248183 能使層疊板10產生損傷。然而 忐π耠戸W 便昂2導電膜1 2本身形 成付車乂厗的話,則可解決這些問題。 如第10圖所示,本發 29 έ, ^ ^ it ^ 乐^衣私為,以密封樹脂層 22包復+導體元们9’並使 部15之製程。 曰層22充填入上述錨 層疊板1 0被設置於模塑奘 衩』衣置上,來進行樹脂模塑。關 於杈塑方法,可採用轉移 麸而,1旦太 耵出杈塑、塗佈、浸入等。 …、而就I產性來考慮的話,則轉蒋握細 適合。 則轉私核塑及射出模塑較為 於本製程當中’以密封樹脂層22進行模塑之際,將穷 封树脂層22充填入由形成於第2導電膜 二 3導電膜13的凹陷所形成之錨部15中、, 弟 声2?组道° 中,具有使密封樹脂 圖案層"A之間的結合因錯定效果而變強之 於模二下Si程當中’有必要使層疊板1〇平坦地抵接 广::方核具上’而較厚的第2導電膜12則具有此功 完全社 田中取出之後,在密封樹脂層22的收縮 月']'、可藉由第2導電膜12來維持封裝件的平 一 f生。亦即,到本勢 田 能,b由笛,道:為 層豐板10的機械性支撐的功 疋由弟2導電膜12來擔當。 如第11圖所$ , 不,本發明的第7製程為,去除上第2
i^電膜1 2,並使宓t U 。 ^对脂層22及第3導電膜13從背面露 山又製程0 於本製程當中’以不用遮罩的全面去除第2導電膜12 is "4950 1248183 的方式來蝕刻。此蝕刻可 刻,來全面去除第2導带胺木用乳化銅或是氯化鐵之蝕 12,可使第3導:、12。藉由全面去除第2導電用 述,第3導電膜13的:?封樹腊層22中露出。… 之際所使用的钱刻液所钱 之由材不料會被1 虫刻第2導電膜12 當中’第3導電膜〗3不會被餘刻所形成,因此於本製程 本製程的特徵在於,於 » 、稽由餘刻來去除繁?道Φ B替1 a 之際,第3導電膜13具有 “ 2¥電胰12 遮罩,而可平妇㈣成由層之功能’因而可不需採用 、 /成由在、封樹脂層22及第3導帝胺】1 所構成的背面。因為第2導 ^ ' , m 、12乃藉由姓刻加以全面去 除,因此於蝕刻的最終階段 面去 刻液。如上所述,帛3導電膜13;;=13亦會接觸到兹 r 、 的材料是由不會被用來名士 刻由Cu所構成的第2導電膜^ 刿夕姑极W f0氣化銅或疋氣化鐵所蝕 亥J之材枓所形成。因此,蝕刻會在第 it 5 1^1 l-l· ^ 、包膜13 的下面停 止口此第3導電膜13具有阻障> 你 ^ , 1早層之功能。而於本製程之 後’乃精由密封樹脂層22來進 +選仃全體的機械性支撐。 如第12圖至第14圖所示, ^ t 本發明的最後製程為形成 i栅陣列(Ball Grid Array)構造之製程。 於球柵陣列構造的情況下’第3導電膜i3係大部分由 卜放層樹脂2 3所被覆,僅要形成外 甘a 风外部電極24的部分露出, :t,hi,^,„23„^,„Ep,j(Screen Printing)||^^ 劑〉谷化後之環氧樹脂等而形成。 ^ 钱下來,如第1 3圖所示, :由焊錫膏的網版印刷及焊錫回帛,於該露出的部分上形 成外部電極24。接下來’如第14圖所示,因為於層疊板 314950 19 1248183 ίο上形成有多數呈矩陣排列的電路 脂層22及外敷層樹脂23,使之分離Λ &切剎密封私 於本製程當中,因為可:由:二為:個電路裝置。 M m 猎由刀口欲封樹脂層2? 外敷 層樹脂23來分離各個電路裝置,因此可降低二2及 割器的損耗。 牛低進仃切割之切 接下茶第1 5圖,說明具體的根^ ^ ^ ^ ^ ^ ^ 之電路裝置。以虛線所龜一 aa“ Μ月的製造方法 灵所頌不的圖案為導電圖幸岛】彳Λ α 包圍半導體元…方式設置由導電圖宰? 的焊塾,並於對應半導體元件】9的下方之木層UA所形成 圖案層11A所形成的 °°或形成由導電 风的烊墊。由此可得知,於 ^方之區域’亦可形成由導電圖案:體:件: 案。此外,於導電圖_11A^ 斤^成的圖 形成很多的外部電極24。 口茶而讦 之丰:2如上所述的構造,則即使是具有2〇〇個以上焊鲁 V體7L件19,亦可利用導 來形成微細圖案化之所希望的導電圖;因Γ細圖案’ 由外部電…外部電路之連接。0案0此’可進行趣 [發明之功效] 根據本發明’於形成導電圖案層的製 做為阻障層之第3導電膜! 精由㈠ 面蝕刻,因此I右… J對弟!―讀η進行全 不合對苴他㈠可谷勿的進行導電圖案層的钱刻,並及 θ I、他¥電膜進行不必要的姓刻之優點。 進行導電圖案層做為遮罩來對第3導電膜】3 又/或疋過度剝離’能利用在導電圖案層的周簡 214950 20 1248183 :陷之第3導電膜13以自對準的方 以 此 密 罩 被封樹脂層來包覆之際’密封樹脂層::部,之後在 可使密封黏著層及絕緣樹脂 二-入鎢部,因 強’因而具有可實現優良封装狀態的優點。的接者變 再者,於全面去除繁9道 ^ 于、弟2導電膜之際,第3逡予 封樹脂層具有蝕刻的阻障芦 冷電膜及 认 早增之功能,因此可達到— 勺方式來去除第2導電膜之優點。 …、遮 【圖式簡單說明】 第!圖係說明本發明電路裳置之製造方法 弟2圖係說明本發明電路裳置之製造方法 : ,第3圖係說明本發明電路I置之製造方法的:㈣ :4圖係§兄明本發明電路裝置之製造方法的剖 第5圖係說明本發明電路裝置之製造方法的剖面: 第6圖係說明本發明電路裝置之製造方法的剖面圖 第7圖係說明本發明電路裳置之製造方法的剖面= 弟8圖係說明本發明電路裳置之製造方法的剖面圖 Η圖係說明本發明電路裝置之製造方法的剖面圖 * 1。圖係說明本發明電路裝置之製造方法的剖面 圖。 圖 第11圖係說明本發明電⑬裝置之製造方法的 第12圖係說明本發明電路裝置之製遠方法的 第13圖係說明本發明電路裝置之製造方法的 剖面 剖面 剖面 3】4950 2] 1248183 圖。 圖。 圖。 1 4圖係說明本發明電路裝置之製造方法的剖面 1 5圖係說明根據本發明而製造之電路裝置的平面 1 6圖係說明以往的半導體裝置之製造方法的圖。 1 7圖係說明以往的半導體裝置之製造方法的圖。 1 8圖係說明以往的半導體裝置之製造方法的圖。 1 9圖係說明以往的可撓式薄板的圖。
10 11 A 13 14A、 16 20 23 50 51B 52 54 PR 層疊板 11 第1導電膜 導電圖案層 12 第2導電膜 第3導電膜 14 第4導電膜 焊墊 15 錫部 絕緣黏著層 19 半導體元件 焊接線 22 密封樹脂層 外敷層樹脂 24 外部電極 可撓式薄板 5 1 銅圖案 轉接島 51D 電極 開口部 53 半導體元件 金屬細線 56 球狀焊錫 光阻
314950

Claims (1)

1248183 拾 申請專利範圍·· 種:路裝置之製造方法,其係具備: >備將薄的第】導 導電膜層疊而成的… 導電膜隔著第 成的層豐板之製程; 藉由將上述第i導電膜蝕刻成所 成微細的導電圖案層之製程; d圖案來形 電膜述導電圖案層做為遮罩來去除上述第3導 电馭,以形成上述第3 ^ ¥ 内側凹陷之_之製程;車父於上述導電圖案層名 體元:上二導電圖案層上’利用絕緣黏著層來固定半導 上述絕緣黏著層充填入上述錨部之製程. 電性連接上述半導體元侔沾千4 I耘, 電圖案層之製程;㈣件的電極及預定的上述導 樹月匕^ =樹脂層包覆上述半導體元件,並使上述密封 于月曰層充填入上述錨部之製程;以及 第it上述第2導電膜而使上述密封樹脂層及上述 ^電膜從背面露出之製程。 2.如申請專利範㈣}項之電路裝置之製造方法,苴中, 刻上述第1導電膜之際,採用上述第3導電膜來做 為蝕刻停止層。 3·如申請專利範圍帛2項之電路裝置之製造方法,其中, 使用包含氣化銅或是氯化鐵之溶液,來做為進行:述蝕 刻之溶液。 4_如申請專利範圍f 1項之電路裝置之製造方法,其中, 314950 1248183 乂上述v%圖案層或是上述恭 Μ ^ ^ ^ ^ V包圖案層形成%之光阻 做為遮罩來過度蝕刻上 Μ 昂3V電膜而形成上述錨 部 〇 5·如申請專利範圍第4項之+攸# 卜n 貝之%路裝置之製造方法,其中 上述蝕刻溶液為碘系之溶液。 6·如申請專利範圍第1項 以卜、+、、曾+ 、之免路裂置之製造方法,其中 上^笔圖幸展式 3 , 做為避^ 導電®案層形成時之光阻 u為遮罩對上述第3 Μ二π 1 騰進仃電場剝離,使之過/Μ 離而形成上述錨部。 义心心度I 7·如申請專利範圍第丨 餅卜、+、> . 項之兒路裳置之製造方法,JL中 子上述弟2導電膜進行全 、 八 雷聘餘刻而使殘餘的上述箆3无 包馭及上述錨部之μ、+、_ 丄处弟3 ϊ 8如申&車田口p之上述岔封樹脂層露出。 •女申h專利範圍第 固乐/項之電路裝置 在殘餘的上述第3導電 法,其中, 極。 、膜上附著焊料而形成外部電 9.-種:路裝置之製造方法,其係具備: 準備將薄的第〗導雷 導電膜層疊而成的層疊板之製:的第2導電膜隔著第: 於上述第1導雷替 开3 4、 、上逆擇性地形成由繁4 Μ 圯成之垾墊之製程; 成由弟4導電膜所 藉由將上述第〗導電膜钱刻 成铋細的導電圖案層之製程; 9圖案來形 採用上述導雷fgj安 電膜,以形成上述第:導:為遮罩來去除上述第3導 冷电馭相較於上述導 、分电圖案層# 5M950 24 1248183 内側凹陷而成之錨部之製裎; 於上述導電圖崇爲 沪 ΰ木層上,利用絕緣黏著層來固定半導 並使上述絕緣黏著層充填人上制部之製 电性連接上述丰蓬- V祖凡件的電極及預定的上述導 口木層的上述焊墊之製程; 以密封樹脂層包覆上、^ 樹脂層充埴入卜、+、, 、千蜍版兀件,亚使上述密封 充/、入上述錨部之製程;以及 第3:除上述第2導電膜而使上述密封樹脂層及上述 弟3 V電膜從背面露出之製程。 ΐ()·:=:圍=1項之電路裂置之製造方法,其中, 為蝕刻停止::W獏之際,採用上述第3導電膜來做 11 ·如申凊專利範圍第1 0項之♦敗壯 、 中,使用包含氯化鋼或是氣:衣《衣造方法,其 述钱刻之溶液。 疋乳化鐵之溶液,來做為進行上 2 ·如申请專利範圍第9項之帝 I、、 以上述導電圖案層或是上二之衣k方法,其中, 做為遮罩來過度钱刻上述;=案層形成時之光阻 部。 J ‘電膜而形成上述錫 3·如申請專利範圍第12 中,卜、十、总十, 貝之电路裝置之製造方法,其 14 ^ U蝕刻溶液為碘系之溶液。 .D申請專利範圍第9項之 以上述導電圖案層或是上、二:置之製造方法’其中, 做為遮罩對上述第3導電膜^圖案層形成時之光阻 ^進仃電場剝離,使之過度剝 314950 25 1248183 離而形成上述錨部。 15. 如申請專利範圍第9項之電路裝置之製造方法,其中, 對上述第2導電膜進行全面蝕刻而使殘餘的上述第3導 電膜及上述錨部之上述密封樹脂層露出。 16. 如申請專利範圍第15項之電路裝置之製造方法,其 中,在殘餘的上述第3導電膜上附著焊料而形成外部電 才虽〇 314950
TW092122210A 2002-09-26 2003-08-13 Method of manufacturing circuit device TWI248183B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002281886A JP2004119727A (ja) 2002-09-26 2002-09-26 回路装置の製造方法

Publications (2)

Publication Number Publication Date
TW200409326A TW200409326A (en) 2004-06-01
TWI248183B true TWI248183B (en) 2006-01-21

Family

ID=32211522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092122210A TWI248183B (en) 2002-09-26 2003-08-13 Method of manufacturing circuit device

Country Status (5)

Country Link
US (1) US7030033B2 (zh)
JP (1) JP2004119727A (zh)
KR (1) KR100658023B1 (zh)
CN (1) CN1254861C (zh)
TW (1) TWI248183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647989B (zh) * 2018-01-31 2019-01-11 嘉聯益科技股份有限公司 卷對卷柔性線路板及其快速加工方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119729A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4086607B2 (ja) 2002-09-26 2008-05-14 三洋電機株式会社 回路装置の製造方法
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
US7119685B2 (en) * 2004-02-23 2006-10-10 Checkpoint Systems, Inc. Method for aligning capacitor plates in a security tag and a capacitor formed thereby
US7116227B2 (en) * 2004-02-23 2006-10-03 Checkpoint Systems, Inc. Tag having patterned circuit elements and a process for making same
JP2007109914A (ja) * 2005-10-14 2007-04-26 Sony Corp 半導体装置の製造方法
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
US20100075495A1 (en) * 2008-09-25 2010-03-25 Chien-Wei Chang Method Of Selectively Plating Without Plating Lines
US7830024B2 (en) * 2008-10-02 2010-11-09 Advanced Semiconductor Engineering, Inc. Package and fabricating method thereof
TWI421993B (zh) * 2010-04-27 2014-01-01 群豐科技股份有限公司 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
CN103311216B (zh) * 2013-05-20 2016-02-24 江苏长电科技股份有限公司 高密度多层线路芯片倒装封装结构及制作方法
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
CN111224019B (zh) * 2018-11-23 2023-05-02 Tgo科技株式会社 掩模支撑模板和其制造方法及掩模与框架连接体的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258649A (en) * 1989-05-20 1993-11-02 Hitachi, Ltd. Semiconductor device and electronic apparatus using semiconductor device
CN1106788C (zh) * 1996-02-13 2003-04-23 日东电工株式会社 电路基片
EP2287897A3 (en) * 1996-05-27 2011-11-02 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device
JP4052915B2 (ja) * 2002-09-26 2008-02-27 三洋電機株式会社 回路装置の製造方法
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4086607B2 (ja) * 2002-09-26 2008-05-14 三洋電機株式会社 回路装置の製造方法
JP2004119729A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI647989B (zh) * 2018-01-31 2019-01-11 嘉聯益科技股份有限公司 卷對卷柔性線路板及其快速加工方法

Also Published As

Publication number Publication date
JP2004119727A (ja) 2004-04-15
KR100658023B1 (ko) 2006-12-15
US7030033B2 (en) 2006-04-18
CN1497692A (zh) 2004-05-19
US20040092129A1 (en) 2004-05-13
KR20040027345A (ko) 2004-04-01
TW200409326A (en) 2004-06-01
CN1254861C (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
TWI248183B (en) Method of manufacturing circuit device
TWI226092B (en) Method for making a circuit device
TW201018347A (en) Wiring board capable of having built-in functional element and method for manufacturing the same
TW200406900A (en) Electric circuit device and method for making the same
TWI313914B (en) Semiconductor device and a method for manufacturing thereof
TW200824082A (en) Manufacturing method of semiconductor device
TW200818358A (en) Manufacturing method of semiconductor device
TW540148B (en) Method for making circuit device
TW200917365A (en) Method of manufacturing semiconductor device
TWI234259B (en) Method for making an electric circuit device
TW552691B (en) Method for making an electric circuit device
JP2005277001A (ja) 回路装置およびその製造方法
TW548813B (en) Method for producing circuit device
JP4086607B2 (ja) 回路装置の製造方法
TWI246364B (en) Method for making a semiconductor device
TW201110836A (en) Substrate with embedded device and fabrication method thereof
TWI283916B (en) Manufacturing method of chip package structure
JP2006173234A (ja) 半導体装置およびその製造方法
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP4073294B2 (ja) 回路装置の製造方法
TW201025516A (en) Electronic component for wiring, method for manufacturing the electronic component, electronic device package to be used with the electronic component packaged therein, and method for manufacturing the electronic device package
TWI253723B (en) Semiconductor package for preventing chip cracks and fabrication method thereof
JP2006191152A (ja) 半導体装置及びその製造方法
TW200818414A (en) Ceramics substrate structure having embedded semiconductor chip and fabrication method thereof
JPH0724233B2 (ja) 電気接続要素

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees