TWI248169B - A method for forming bottle trench and fabricating capacitor having the same - Google Patents
A method for forming bottle trench and fabricating capacitor having the same Download PDFInfo
- Publication number
- TWI248169B TWI248169B TW093107227A TW93107227A TWI248169B TW I248169 B TWI248169 B TW I248169B TW 093107227 A TW093107227 A TW 093107227A TW 93107227 A TW93107227 A TW 93107227A TW I248169 B TWI248169 B TW I248169B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- bottle
- layer
- trench
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H10P50/695—
-
- H10P76/4085—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
1248169 _案號 93107227 五、發明說明(1) 年月 曰 修毛 【發明所屬之技術領域] 本發明係有關於半導體積體電路的製程技術,特別是 有關於適用於動悲隨機存取記憶體(Dynafflic Rand〇m Access Memory ; DRAM)之溝槽電容用的瓶型深溝槽之形 成方法。 【先前技術】 隨著動態隨機存取記憶體的密度持續地增加,必須減 少記憶單凡(memory cei 1)的尺寸,而記憶單元的尺寸係 決定於微影技術(?11〇1:〇1丨1:]1〇§^01^)的最小解析度。同 時’必須維持一定量的儲存電容以正常地操作DRAM。業界 為了符合兩者(尺寸、電容量)的需求,已經發展出一種在 半導體基底内形成垂直式溝槽(vertical trench)電容。 動態隨機存取記憶體(DRAM)的每個DRAM胞只需要一 個電BB體和一個電谷器’因此相對於其他記憶體而言, DRAM可以達到相當高的積集度,使得⑽龍被廣泛地應用在 電腦及電器產品上。溝槽電容器為一種常見的電容器結 構,其係形成於半導體矽基底中,藉由增加溝槽電容器於 半導體矽基底中的深度可以增加其表面積,以增加其電容 量 °
當DRAM的尺寸縮小,而溝槽儲存電容亦隨之變小,因 此,有需要發展增加儲存電容的方法,例如 底以擴大溝槽下半部而形成瓶型溝槽(bGttle=a+pfd體基 trench),傳統形成瓶型溝槽的方式主要係採用非等向性 乾蝕刻(anisotropic dry etching)方法,例如盖國直刹
第6頁
1248169 93ιη^ 五、發明說明(2) 5,1 1 2,7 7 1,但是上述專一 的方式的效果有限,並n j不的方法將溝槽下半部擴大 目前,如何增加瓶型溝桿軚難j控制,製程也相當複雜。 一項重要課題。而於士、, 電谷儲存畺是積極發展研究的 的研究方向。 5大脱型溝槽電容器的面積是一項重要 【發明内容】 有鑑於此,為了解… ^ 提供一種瓶型溝槽之 ^ 述問題,本發明主要目的在於 方法,以獲得大面穑=、,、方法以及瓶型溝槽電容器之製作 成電容器。 、、瓶型溝槽,並利用此瓶型溝槽製作 本發明之目的之_ 法,以增加瓶型溝揭^於提供一種瓶型溝槽之形成方 件个日的面積。 本發明之目的之- 法,即使採用與習4 在於提供一種瓶型溝槽之形成方 面積較習知為大。π目同的蝕刻條件,仍可使瓶型溝槽的 本發明之目的夕一 > 从l 作方法,利帛提供一種瓶型丨冓槽電容器之製 電容量。 、9大的瓶型溝槽以製作電容器,可增加 本發明之主|壯 U10}面,由於uln徵在於使形成之溝槽側壁面為基底的 壁面)快,所以在鱼H之Λ刻/率較ί100丨面(習知溝槽側 样。 障况下,可獲侍較習知面積大的瓶型溝 為獲致上述之日, ^ Q〇 Lp? t ______^的’本毛明&出一種瓶型溝槽之形成 1248169
曰yu ^ ^ 一日日格結構包含體心立方之基底。择著, 形成一溝槽於上述基底内,使露出於上述溝槽側壁之基广 表面係{110 }。最後,等向性蝕刻露出於上述溝槽之基太底& 表面’以擴大上述溝槽面積。 - 、為獲致上述之目的,本發明提出一種瓶型溝槽之形 方法’此方法的步驟主要係包括: 方法’此方法的步驟主要係包括:
百先,提供一基底,其上覆蓋有一光阻層。將基底旋 轉一角度並對光阻層進行一微影程序,以在其中形成一 形開口圖案並露出該基底表面,其中矩形開口圖案之 因方疋轉基底而大體平行該基底之{丨i 0丨面。接著,蝕刻露又 出的基底,以在其中形成一溝槽,其中溝槽側壁表面係基 底之{110}面。之後,於溝槽之上半部之側壁表面形成: 蝕刻保護層並以蝕刻保護層作為罩幕,等向性蝕刻溝槽之 下半部之基底,以形成一瓶型溝槽。 θ ^ 基底可包括一矽晶圓。蝕刻保護層可包括氮化矽或二 氧化矽。再者,上述等向性蝕刻可包括濕蝕刻(wet etching)。再者,濕蝕刻之蝕刻劑可為£〇{1、NH4〇ii、 HNO3、或關3。再者,基底旋轉的角度可為45。 、135。、 2 2 5 ° 、或 3 1 5。。
本發明又提出一種瓶型溝槽電容器之製作方法,此 法的步驟主要係包括: 首先,提供一基底,其上依序形成有一罩幕層及一光 阻層。將基底旋轉一角度並對光阻層進行一微影程序,以 在其中形成一矩形開口圖案並露出罩幕層表面,其中矩彤
0548-9l60TWfl(4.5) ; 91143 ; Shine.ptc 第8頁 轉基底而 的罩幕層 的基底表 表面,以 {11 0 }面 c 保護層並 部之基底 部之基底 應性形成 述目的、 ,並配合 修正
大體平 ’以將 面 〇之 在其中 •之後 以钱刻 ’以形 中形成 一介電 特徵和 所附圖 1248169 案號 93107227 五、發明說明(4) 開口圖案之邊長因旋 面3接著,蝕刻露出 該罩幕層並露出下方 著,钱刻露出的基底 槽側壁表面係基底之 側壁表面形成一姓刻 向性敍刻溝槽之下半 著,於瓶型溝槽下半 瓶型溝槽之内表面順 中形成一上電極。 為使本發明之上 下文特舉較佳實施例 下: 行該基底之{1 1 〇 } 矩形開口圖案轉移至 後’去除光阻層。接 形成一溝槽,其中溝 ’於溝槽之上半部之 保護層作為罩幕,等 成一瓶型溝槽。接 一下電極。最後,於 層並接著於瓶型溝槽 優點能更明顯易懂, 式’作詳細說明如 【實施方式】 實施例1 以下請配合參考第1圖、第3圖之矽材質的晶體結構示 思圖與第2 A圖至第2 D圖之結構剖面圖,說明根據本發 一較佳實施例。 月之
首先,請參照第2 A圖,提供一基底1 〇 1。在本實施例 中’基底101可為半導體石夕晶圓,如第1圖所示,碎整體上 係屬於鑽石結構(diamond structure),當以局部觀之, 虛線部份係體心立方(body - cent ered cub i c ; BCC)結構。 接著,在基底101上方塗覆一光阻層103。 接著,進行本發明之關鍵步驟,將基底1 0 1旋轉一角
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第 9 頁 " --- 1248169 _案號 93107227_年月日_修正__ 五、發明說明(5) 度,並對光阻層1 〇 3進行一微影程序以在其中形成一矩形 開口圖案103a亚露岀下方的基底1〇1表面。其中,矩形開 口圖案103a之邊長因旋轉基底ιοί而大體平行基底ιοί之 U 1 〇 }面。一般而言,微影設備係對準於基底1 〇 1的< 1 〇 〇 > 方向。因此,在本實施例中,可將基底丨0 1旋轉45。、 135 、225 、或315°而使其由原本的<1〇〇>方向對準於 <11 0>方向。
接者’可利用非等向性飯刻法(a n i s 0 p t r 〇 p i c etching),例如:電漿乾蝕刻(plasma dry etching),蝕 刻矩幵;^開口圖案1 〇 3 a下方露出的基底i 〇 i,以形成一溝槽 1 0 2於基底1 0 1内。如此一來,使得露出於溝槽丨〇 2側壁表 面係基底101之{110}面。再者,溝槽1〇2可區分為一上半 部I與一下半部I I。 接下來,請參照第2 B圖,形成 蝕刻保護層1 0 4於溝 槽102之上半部I侧壁表面。蝕刻保護層1〇4之較佳實施例 為習知製作瓶型溝槽時製作於溝槽上半部之保護環(anti c〇llar),其材質可為二氧化矽。再者,蝕刻保護層ι〇4 要係用以在後續银刻溝槽102下半部π以擴大其面積時, 提供溝槽1 02上半部I的防護,其形成方法可以任何知
保護環製作方法而獲得,此非本發明的主要特徵,j 加以贅述。 ’ 之後,請參照第2C圖,以姓刻保護層1〇4為 如以濕蝕刻法Uet e tch i ng )等向性蝕刻丨〇6溝槽丨= 圖所示’可形成一瓶型溝槽l〇2a。濕蝕刻之蝕^如第2D 一 _ — 只之姓刻劑可包括
0548-9160ΊΠνΠ(4.5) ; 91143 ; Shine.ptc 第10頁 部II之基底101,以擴大溝槽102下半部 案號 93107227 一年 1248169 月 修正 五、發明說明(6) KOH、NH40H、HN〇3、或叫。 請參照弟3圖,實線表示{丄〇 〇 }面,虛線表示⑴^ 面,由於{11〇}面所包含的單位原子數(unit at〇mic number)較{100丨面多,因此,相同蝕刻條件下,Ul0}面 的蝕刻速率會比{100}面的蝕刻速率快。根據本發明之方 法,溝槽1 0 2側壁面係基底丨〇 i之u丨〇 }面,而非習知之 U00}面,因此根據本發明所獲得之瓶型溝槽1〇2&的面積 可增大。即使採用與習知相同的#刻條件,仍可使瓶型溝 槽的面積較習知為大。 實施例2 以下明配合參考第1圖、第3圖之矽材質的晶體結構示 意圖與第4A圖至第4J圖之結構剖面圖以及第5圖之局部溝 槽配置俯視圖,說明利用根據本發明之瓶型溝槽之形成方 法以製作瓶型電容器之一較佳實施例。 f先,請參照第4A圖,提供—基底4〇()。在本實施例 中,基底400可為半導體石夕晶圓,如第i圖所示,石夕整體上 係屬於鑽石結構,當以局部觀之,虛線部份係體心立方 (BCC)結構。接著,在基底4 〇〇上方形成一罩幕層4〇6,其 可為單層結構或數層的堆疊結構。如圖中所示,罩幕層 406較佳是由一層墊氧化層402與一層較厚的氮化矽層/〇4 所組成。之後,在罩幕層406上方塗覆一光阻層4〇7。 接著,進行本發明之關鍵步驟,將基底4〇〇旋轉一角 度,並對光阻層407進行一微影程序以在其中形成一矩形 開口圖案407a並露出下方的罩幕層4〇6表面。直中,矩形
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc
第11頁 1248169 _案號 93107227_年月曰_修正 _ 五、發明說明(7) 開口圖案4〇7a之邊長因旋轉基底400而大體平行基底400之 U 1 0 }面。如之前所述,微影設備係對準於基底4 〇 〇的 < 1 0 0 >方向。因此,在本實施例中,可將基底4 〇 〇旋轉 45。 、135。 、2 2 5。、或315。而使其由原本的<1〇〇>方向 對準於<1 10>方向。 接著,蝕刻矩形開口圖案40 7a下方露出的罩幕層406 ,以將矩形開口圖案407 a轉移至罩幕層406而形成一矩形 開口 406a而露出下方的基底400表面。如此一來,矩形開 口 40 6a的邊長亦大體平行基底40 0之{ 1 1 〇 }面。 接著’請參照第4 B圖,去除光阻層4 0 7。之後,可利 用非等向性银刻法(anisoptropic etching),例如:電裝 乾蝕刻(plasma dry etching),蝕刻矩形開口406a下方露 出的基底400,以形成一溝槽408於基底400内。如此一 來,使得露出於溝槽408侧壁表面係基底40 0之{ 11〇 }面。 再者,溝槽408可區分為一上半部III與一下半部Iv。 接著,例如利用化學氣相沈積法(c h e m i c a 1 v a ρ 〇 r deposit ion ;CVD)並且採用二氯矽烷與氮氣或氨氣為主要 反應氣體而在溝槽408的表面順應性形成厚度大約丨5〜3〇埃 的氮化矽薄層41 0。 、 然後’清參照弟4 C圖’在氮化砍薄層4 1 0上方塗覆— 光阻層(未繪示)並填入溝槽4 0 8内,然後利用蝕刻法以 去除位於溝槽40 8上半部I I I的光阻層,以留下溝槽4〇8下 半部I V的光阻層,作為氮化物餘刻時的遮蔽材料41 2。 接下來,請參照第4 D圖’利用填酸溶液來當作鍅刻 劑’以座银刻未被遮蔽材料41 2保護的氣化碎薄層4 1 〇,
1248169
露出溝槽408上半部I II的半導體基底4〇〇表面,此時僅 下部分亂化發薄層4 1 0 a。 接下來,請參照第4E圖,去除光阻材料構成的蝕刻 蔽材料412,以露出位於溝槽4〇8下半部Iv的氮化薄層41〇^ 表面。 然後,請參照第4 F圖,在6 5 0 °C〜8 0 〇 °c的高溫下,並 且通以氧氣及/或水氣以在溝槽4〇8的上半部πι的半導體 基底400進行快速熱製程(rapid thermal oxidatian ;— RTO),以形成厚度50〜2 0 0埃的二氧化矽薄層414以做為後 續瓶型濕蝕刻(wet bottling)的蝕刻保護層。 接下來,請參照第4 G圖,以適當蝕刻液去除溝槽表面 之氮化矽層4 04與溝槽下半部IV之氮化矽薄層41〇a。 接下來,請參照第4H圖,以二氧化矽薄層414做為蝕 刻保護層,例如以濕蝕刻法(wet etching)等向性蝕刻41 3 /冓槽408下半部IV之基底40G ’以擴大溝槽4〇8下半部IV之 面積。如第41圖所示,可形成一瓶型溝槽4〇8a。濕蝕刻之 蝕刻劑可包括koh、nh4oh、hno3、或NH3。 睛參照第3圖’實線表示{1 〇 〇 }面,虛線表示丨1 1 〇 } 面,由於{110}面所包含的單位原子數(unU atomic number)較{100}面多,因此,相同蝕刻條件下,Ul〇丨面 的蝕刻速率會比{1 0 0 }面的蝕刻速率快。根據本發明之方 法,溝槽408側壁面為基底4 0 0之{110}面,而非習知之 U00}面’因此根據本發明所獲得之瓶型溝槽4〇8a的面積 可增大。即使採用與習知相同的飯刻條件,仍可使瓶型溝 槽408a的S積較習知為大。另外,請參照第5圖,其繪示
0548-9160TlVfl(4.5) ; 91143 ; Shine.ptc 1248169 _柔號 93107227 五、發明說明(9) :置俯視圖。實線溝槽4 08係表示旋轉基底4。〇 奴〜溝槽,虛線溝槽係表示未旋轉基底4〇()所彬杰之 二如圖戶…根據本發明所獲得之溝槽4〇8的關鍵圖 ΐίΖ ltlcal dimension ;CD )可增大。亦即,可於 面積較大的瓶型溝槽。再者,兩虛線溝槽之 1取^距離為d。然而,根據本發明之方法,兩溝槽ms (m距此離為d ’ t大於兩虛線溝槽之間最小距離為d (D>d)。因此,即使溝槽408的關鍵圖形尺寸增加 成的瓶型電容器不容易接觸而短路。 灸、’’貝$ 接著,請參照第4J圖,形成一下電極416於 溝 购内之基底40 0中。例如先順應性 ^槽 該摻雜物例如為珅(AS),然後利用熱處序雜m 驅入瓶型溝槽4G8a内的基底中,以做為下序電將該乡雜物 接著’請參照第4K圖,先將摻雜氧化 ,除,再於瓶型溝槽4〇8a内表面順應性形成一 乳化物之介電層418。 貝U如為 最後,請參照第4L圖,在瓶型溝 材質層420,例如一多晶矽層,以 ^内形成一導電 來,便完成瓶型電容器之製作。,、、、電極。如此一 本發明雖以較佳實施例揭露如上,缺 本發明的範圍,任何熟習此項 並非用以限定 精神和範圍内,當可做各種的更二:不:離本發明之 保護範圍當視後附之申請專==者=本發明之
1248169 _案號93107227_年月日__ 圖式簡單說明 第1圖係顯示矽材質之晶體結構示意圖。 第2A圖至第2D圖係顯示根據本發明實施例之瓶型溝槽 形成方法之剖面示意圖。 第3圖係顯示體心立方(BCC)之晶體結構示意圖。 第4A圖至第4L圖係顯示根據本發明實施例之瓶型溝槽 電容器製作方法之剖面示意圖。 第5圖係顯示局部溝槽配置之俯視圖。 【主要元件符號說明】 101、 40 0〜基底; 102、 40 8〜溝槽; 102a、408a〜瓶型溝槽; 103、 407〜光阻層; 103a、4 0 7a〜矩形開口圖案; I、I I I〜溝槽上半部; I I、IV〜溝槽下半部; 1 0 4〜蝕刻保護層; 1 0 6、41 3〜等向性蝕刻; 4 0 2〜塾氧化層; 4 0 4〜氮化矽層; 40 6〜罩幕層; 40 6a〜矩形開口 ; 410〜氮化碎薄層; 41 2〜遮蔽材料; 41 0 a〜部分氮化矽薄層;
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第15頁 1248169 案號93107227 年月日 修正
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第16頁
Claims (1)
1248169 案號 93107227 年 月 修正 六、申請專利範圍 1. 一種瓶型溝槽之形成方法,包括下列步驟: 提保一基底,其上覆蓋有一光卩且層; 將該基底旋轉一角度並對該光阻層進行一微影程序, 以在其中形成一矩形開口圖案並露出該基底表面,其 中該矩形開口圖案之邊長因旋轉該基底而大體平行該基底 之{ 11 0丨面; 蝕刻該露出的基底,以在其中形成一溝槽,其中該溝 槽側壁表面係該基底之{ 11 0 }面; 於該溝槽之上半部之側壁表面形成一蝕刻保護層;以 及 以該蝕刻保護層作為罩幕,等向性蝕刻該溝槽之下半 部之該基底,以形成一瓶型溝槽。 2. 如申請專利範圍第1項所述之瓶型溝槽之形成方 法,其中上述基底包括一石夕晶圓。 3. 如申請專利範圍第1項所述之瓶型溝槽之形成方 法,其中該钱刻保護層包括二氧化石夕。 4. 如申請專利範圍第1項所述之瓶型溝槽之形成方 法,其中該等向性#刻包括濕#刻(weΐ e t ch i n g)。 5 .如申請專利範圍第4項所述之瓶型溝槽之形成方 法,其中該濕钱刻之#刻劑係Κ Ο Η、Ν Η4 Ο Η、Η N 03、或N H3。 6. 如申請專利範圍第1項所述之瓶型溝槽之形成方 法,其中該基底係由<100〉方向旋轉至<110〉方向。 7. 如申請專利範圍第1項所述之瓶型溝槽之形成方 法,其中該角度為45° 、135 ° 、22 5 ° 、或315 ° 。
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第17頁 1248169 案號 93107227 年 月 修正 六、申請專利範圍 8 . —種瓶型溝槽電容器之製作方法,包括下列步驟: 提供一基底; 在該基底上方形成一罩幕圖案層,其中該罩幕圖案層 具有一矩形開口以露出該基底表面,且該矩形開口之邊長 大體平行該基底之{110}面; 蝕刻該露出的基底,以在其中形成一溝槽,其中該溝 槽側壁表面係該基底之{ 11 0 }面; 於該溝槽之上半部之側壁表面形成一蝕刻保護層; 以該蝕刻保護層作為罩幕,等向性蝕刻該溝槽之下半 部之該基底,以形成一瓶型溝槽; 於該瓶型溝槽下半部之該基底中形成一下電極; 於該瓶型溝槽之内表面順應性形成一介電層;以及 於該瓶型溝槽中形成一上電極。 9.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中形成該罩幕圖案層更包括下列步驟: 在該罩幕層上方形成一光阻層; 將該基底旋轉一角度並對該光阻層進行一微影程序, 以在其中形成一矩形開口圖案並露出該罩幕層表面, 其中該矩形開口圖案之邊長因旋轉該基底而大體平行該基 底之{1 10}面; 蝕刻該露出的罩幕層,以將該矩形開口圖案轉移至該 罩幕層;以及 去除該光阻層。 1 0 .如申請專利範圍第9項所述之瓶型溝槽電容器之製
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第18頁 1248169 案號 93107227 年 月 曰 修正 六、申請專利範圍 作方法,其中該基底係由< 1 〇 〇 >方向旋轉至< 11 〇 >方向。 11.如申請專利範圍第9項所述之瓶型溝槽電容器之製 作方法,其中該角度為45° 、135° 、225° 、或315° 。 1 2.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中上述基底包括一石夕晶圓。 1 3.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中該罩幕圖案層包括一墊氧化層及一氮化矽 〇 1 4.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中該蝕刻保護層包括二氧化矽。 1 5.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中該等向性#刻包括濕#刻(w e t e ΐ c h i n g)。 1 6 .如申請專利範圍第1 5項所述之瓶型溝槽電容器之 製作方法,其中該濕蝕刻之蝕刻劑係KOH、ΝΗ40Η、M03、 或NH3。 1 7.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中該介電層包括氧化物。 1 8.如申請專利範圍第8項所述之瓶型溝槽電容器之製 作方法,其中該上電極包括複晶矽。
0548-9160TWfl(4.5) ; 91143 ; Shine.ptc 第19頁
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093107227A TWI248169B (en) | 2004-03-18 | 2004-03-18 | A method for forming bottle trench and fabricating capacitor having the same |
| US10/871,619 US6977227B2 (en) | 2004-03-18 | 2004-06-18 | Method of etching bottle trench and fabricating capacitor with same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093107227A TWI248169B (en) | 2004-03-18 | 2004-03-18 | A method for forming bottle trench and fabricating capacitor having the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200532858A TW200532858A (en) | 2005-10-01 |
| TWI248169B true TWI248169B (en) | 2006-01-21 |
Family
ID=34986898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093107227A TWI248169B (en) | 2004-03-18 | 2004-03-18 | A method for forming bottle trench and fabricating capacitor having the same |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6977227B2 (zh) |
| TW (1) | TWI248169B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7499307B2 (en) * | 2005-06-24 | 2009-03-03 | Mosys, Inc. | Scalable embedded DRAM array |
| JP2007294612A (ja) * | 2006-04-24 | 2007-11-08 | Oki Data Corp | 半導体装置、半導体装置の製造方法、半導体製造装置、ledヘッド、および画像形成装置 |
| US7628932B2 (en) * | 2006-06-02 | 2009-12-08 | Micron Technology, Inc. | Wet etch suitable for creating square cuts in si |
| US7709341B2 (en) * | 2006-06-02 | 2010-05-04 | Micron Technology, Inc. | Methods of shaping vertical single crystal silicon walls and resulting structures |
| US7625776B2 (en) * | 2006-06-02 | 2009-12-01 | Micron Technology, Inc. | Methods of fabricating intermediate semiconductor structures by selectively etching pockets of implanted silicon |
| US20090051003A1 (en) * | 2007-08-23 | 2009-02-26 | International Business Machines Corporation | Methods and Structures Involving Electrically Programmable Fuses |
| US8110464B2 (en) * | 2008-03-14 | 2012-02-07 | International Business Machines Corporation | SOI protection for buried plate implant and DT bottle ETCH |
| US8021945B2 (en) * | 2009-04-14 | 2011-09-20 | International Business Machines Corporation | Bottle-shaped trench capacitor with enhanced capacitance |
| US8227311B2 (en) | 2010-10-07 | 2012-07-24 | International Business Machines Corporation | Method of forming enhanced capacitance trench capacitor |
| TW201222778A (en) * | 2010-11-18 | 2012-06-01 | Ind Tech Res Inst | Trench capacitor structures and method of manufacturing the same |
| TWI440140B (zh) * | 2011-01-31 | 2014-06-01 | Inotera Memories Inc | 記憶體電容結構與其製作方法 |
| US8318577B2 (en) * | 2011-04-28 | 2012-11-27 | Freescale Semiconductor, Inc. | Method of making a semiconductor device as a capacitor |
| US8624312B2 (en) | 2011-04-28 | 2014-01-07 | Freescale Semiconductor, Inc. | Semiconductor device structure as a capacitor |
| US12505275B2 (en) * | 2017-11-22 | 2025-12-23 | Siemens Industry Software Inc. | Communication protocols design verification through database systems for hardware-based emulation platforms |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5658816A (en) * | 1995-02-27 | 1997-08-19 | International Business Machines Corporation | Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond |
| US6566273B2 (en) * | 2001-06-27 | 2003-05-20 | Infineon Technologies Ag | Etch selectivity inversion for etching along crystallographic directions in silicon |
| TWI291735B (en) * | 2002-01-28 | 2007-12-21 | Nanya Technology Corp | Method for forming bottle-shaped trench in semiconductor substrate |
| TW538497B (en) * | 2002-05-16 | 2003-06-21 | Nanya Technology Corp | Method to form a bottle-shaped trench |
| TWI223387B (en) * | 2003-04-02 | 2004-11-01 | Nanya Technology Corp | Method for increasing the capacitance of deep trench capacitors |
| TW582087B (en) * | 2003-04-09 | 2004-04-01 | Nanya Technology Corp | Method of forming bottle trench |
| US6838334B1 (en) * | 2003-07-30 | 2005-01-04 | International Business Machines Corporation | Method of fabricating a buried collar |
-
2004
- 2004-03-18 TW TW093107227A patent/TWI248169B/zh not_active IP Right Cessation
- 2004-06-18 US US10/871,619 patent/US6977227B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050208727A1 (en) | 2005-09-22 |
| US6977227B2 (en) | 2005-12-20 |
| TW200532858A (en) | 2005-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW461087B (en) | Crystal-axis-aligned vertical side wall device and process for manufacture thereof | |
| TWI248169B (en) | A method for forming bottle trench and fabricating capacitor having the same | |
| TW392247B (en) | Planarization of a non-conformal device layer in semiconductor fabrication | |
| TWI310593B (en) | Method and structure for a 1t-ram bit cell and macro | |
| TWI278020B (en) | Method for integrated circuit fabrication using pitch multiplication | |
| TWI267904B (en) | Mask material conversion | |
| TW471105B (en) | Method for expanding trenches by an anisotropic wet etch | |
| TWI278069B (en) | Method of fabricating a trench capacitor having increased capacitance | |
| TW201208029A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH04234164A (ja) | 絨毛形のキャパシタ構造を有する半導体メモリ装置の製造方法 | |
| TW200524153A (en) | Method for making radom access memory capacitors in shallow trench isolation | |
| CN112271255B (zh) | 一种铁电电容器和存储单元及其制备方法 | |
| TW200849334A (en) | Methods for manufacturing a structure on or in a substrate, imaging layer for generating sublithographic structures, method for inverting a sublithographic pattern, device obtainable by manufacturing a structure | |
| TWI291736B (en) | Method for forming bottle-shaped trench in semiconductor substrate | |
| TW461050B (en) | Semiconductor memory and manufacture of the same | |
| CN114695271A (zh) | 半导体结构的制备方法、半导体结构和半导体存储器 | |
| TW201117359A (en) | Buried bit line process and scheme | |
| TW417293B (en) | Formation of DRAM capacitor | |
| TW200908226A (en) | Method for fabricating line type recess channel MOS transistor device | |
| JP2010153418A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW594919B (en) | Method of fabricating a buried plate of a deep trench capacitor | |
| TWI270179B (en) | Method of fabricating a trench capacitor DRAM device | |
| TW427015B (en) | Structure and manufacturing method of stacked-type capacitors | |
| TW583746B (en) | Method of forming a bottle trench | |
| TW529166B (en) | Method for forming an array of DRAM cells with buried trench capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |