TWI248166B - Semiconductor device and fabricating method thereof - Google Patents
Semiconductor device and fabricating method thereof Download PDFInfo
- Publication number
- TWI248166B TWI248166B TW94117398A TW94117398A TWI248166B TW I248166 B TWI248166 B TW I248166B TW 94117398 A TW94117398 A TW 94117398A TW 94117398 A TW94117398 A TW 94117398A TW I248166 B TWI248166 B TW I248166B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- type mos
- manufacturing
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
12481^—^ 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體元件及其製造方法,且特 別是有關於一種提高載子遷移率(Carrier Mobility)的半導 體元件及其製造方法。 【先前技術】
金屬氧化半導體電晶體(Metal_〇xide Semiconductor Transistor ; MOS)夾著其耗電量非常小,並且適合高密度 的積集製造等諸多優點,為現今半導體製程中,最重要而 且應用最廣泛的一種基本的電子元件。隨著半導體的積隼 度(imegmtion)的提昇,金屬氧化半導體電晶體的尺寸亦隨 ^小。'然而,其尺寸縮減有其極限,因此,如何利用其 善載子遷移率的方法廣;==的應雜—以改 對N型金氧半導體電晶體而言,於且 有拉伸應力(Tensile Stress)之氮 ;;上方復盖一層具 應變是幕所皆知的—種方法。且^1力=道的拉伸 的電子遷移率增加的程度與氮 體電晶體上 氮化石夕膜之應力將可控制N型金氧半導二f成正比,因此 f率增加的程度,氮化石夕膜的拉S3!晶體上電子遷 越佳。 μ力越鬲,電子遷移率 然而,另—方而 膜的拉伸應力二;=體電晶體而言, •對_成二反:二下: 5 :/g 12481版 fdoc 與P型金氧半導體電晶體的半導體元件,如何於增加氮化 石夕膜的拉伸應力而加強N型金氧半導體電晶體之電子^ =時,又可以減少p型金氧半導體電晶體電洞遷移‘ 的哀減,是目前極需克服的問題。 【發明内容】 的製=此其種半導趙元件 加快元件的運作輕。 郷㈣衣減, 本發明的另一目的是提供一種半導體元处 N型金氧半導體電晶體的電子遷移率,又可以減二 型金氧半導體電晶體電崎料的衰減之絲。〜 2明提種半導體元件的製造方法 曰曰體,此介電層具有第_拉伸應力 ^體包 光阻層,暴露出p型金氧半導二兩曰 ;土 &上形成 阻層為罩幕,對p型金氧半導2二曰曰體之介電層。以光 子植入製程,以使此部分之介電 ,:::進仃離 層 中,第二拉伸應力小於第;力、有二:拉伸應力,其 從狎應力。然後,再移除光阻 法 依照本發明的較佳實施例所述之半導體 ^述於猶光阻祕鎌介 方 依照本發明的較佳實施例所述之半導體元件的製造方 6
12481版<_ 更可—型金氧半導體電 極之表面形成金㈣、祕區以及間 對準石夕化物製程。^…成方法例如疋進行自行 法,較佳實施例所述之半導體元件的製造方 =之;丨笔層例如是碳化石夕層或是氮化石夕層。 法,㈣的錄實施觸述之半導體元件的製造方 上^^拉/申應力例如約是介於… 铸^ ’更可以域切層形成後進行熱處理 ...…驟例如是尖峰回火(spike anneal)、紫 =:(「—)、電子束回火(心 或 田射回火(laser anneal)。 依照本發明的較佳實施例所述之半導體元件的製造方 1 ’上述之離子植人製程所植人之摻質可以為錯(Ge)原 ^其植人的能量例如是5G〜撕eV’其植人的劑量例如 疋1x10〜lxl〇16個原子/平方公分。 、依照本發明的較佳實施例所述之半導體元件的製造方 法,上述離子植入製程所植入之摻質還可以 子、氬(AO原子錢(Xe)原子。 J京 I本奄明k出一種半導體元件,其係由基底、至少一 p 型金氧半導體電晶體與—N型金氧半導體電晶體以及介電 ^所構成。其中,P型金氧半導體電晶體以及金氧半 ‘脰電晶體係設置於基底中。介電層至少係設置於p裂金 7 I2481M ^f.doc/g 氧半導體電晶體以及N型金氧半導
N型金氧半導體電晶體上之介電層^=^其中位在 型金氧半導體電晶體上之介電層的拉伸應力-力大於位在P 依照本發明的較佳實施例所述之半導 匕括金屬魏物層設置於p型金 2 ’更可以 金氧料體電晶體之_區、&_===及N型 介佳實施例所述之半導體元件,上述之 "电層之材質可以是碳化石夕或氮化石夕。兀件上述之 型金== = =元件… 氬或氙。 兒㈢中例如疋摻雜有鍺、矽、 本發明因於形成高拉伸應力 =導體電晶體上之介電層進二 “早且可.型金氧半導體 ; 應力,因而得以於提高N )1电層的拉伸 率的同時,減少P型金體的電子遷移 減,達到增加科運作逮度體電洞遷移率的衰 易懂為=其他目的、特徵和優點能更明顯 ^下了文特舉車父佳貫施例,並配合所附圖式,作詳細說 【實施方式】 種半所料騎照本料—雛實施例之一 種丰V體几件的製造流程剖面圖。 請參照圖U,此方法係先提供—絲·。基底1〇〇 1248 f.doc/g 上至少已形成有p型金氧半導體雕 半導體電晶體12〇。p型全氧半1=31 型金氧 氧半導體w _ 體電晶體⑽料型金 ί ^之形成方法為熟知此項技術者_ 於此不λ述。兩電晶體之間可以 隔離結構102例如是藉由淺$ =£域減⑽⑽)製程或是其他合適之製程,而形ί 接著,請參照圖1Β,於基底100 =住Ρ型金氧半導體電晶體_及νΪ 金氧 m =2。,介電層13。具有第一拉伸應力。介=二 :化石夕或氮化石夕或其他具拉伸應力之材質。並 法是電浆增強型化學氣相沈積 氣的比例_ t彳=_魏與氮 ㈤Pa之間的氮化^膜找出拉伸應力約是介於〇.5〜 芦二卜:frr形成更可以是在沈積-層氮化賴 熱處理步驟,以控制其拉伸應力約 W、峰口火(.k a之間。其中,熱處理步驟例如是利用 j 峨1)、紫外線烘烤⑽⑽ing)、電 子束回火(E-beam anneal)或是 等技術來進行。 4W(Lanneal) 140, ^出p型金氧半導體電晶體110上之介電層i3〇。光阻 層140例如是正光阻,其例如是先以旋轉塗佈(_ 12481偷 wfd()e/g coating)方狀介電層⑽上形成絲㈣層(未圖示), 再利用曝光顯影製程圖案化光阻材料層,形成光阻層刚。 繼而,請參照圖1D,以光阻層14〇為罩幕,; 氧半導體電晶體U0上之介電層13〇進行一離子植程 150。離子植入製程150所植入之推質例如是石夕⑻軒、 風㈤原子或氣㈤原子。另外,也可以植入錯(⑽ 摻質。植人鍺(Ge)原子的方式例如是控制植入能 里力在50〜200keV,植入劑量約係^⑺丨3〜〗心 方公分來進行離子植入。 原子/千 然後’請參照圖1E,P型金氧半導體電晶體ιι〇上 ”電層130在經過離子植入製程15〇之 被降低’接近啊’成為具有第二拉伸應力的= 130,。苴中,介帝恳,斤 〜”甩層 之第-θ 弟二拉伸應力遠小於介電層130 ^」伸應力。繼而,移除光阻層刚,移除的方法 〇疋以濕式去光阻或乾式去光阻的方式來進行。在一奋 移除光阻層⑽之後,更可以移除介電層13= 二電i 130 ’如圖1F所示,以便於後續其他製程,如自 打對準紗化物製程(self-aligned silidde)之進行。 n以下係針對利用上述方法所得之結構加以說明。浐泉 照圖1E,本發明之半導體元件係由基底ι〇〇、ρ型金= 導體電晶體11G、N型金氧半導體電晶體12G、介電層13〇 以及’I電I 130,所構成。兩電晶體可以是藉 搬而將魏隔開來。其中,p型金氧半導體電晶體= 以及N型金氧半導體電晶體12〇係設置於基底100中。介
I2481i_/g 電層i3〇’係設置於p型金氧半導體電晶體11〇±, 層no則設置在N型金氧半導體電晶體12〇上,豆中位= n型金氧半導體電晶體12G上之介電層⑽的拉伸應 於位在p型金氧半導體電晶體UG上之介電層i3G,的拉 ,力’且介電層13〇’中例如是摻雜有鍺、硬、氬或氣等換 、上述實施例之製造方法’於1>型金氧半導體電晶體11〇 以及N型金氧半導體電晶體12〇上形成介電層別之後, 對p型金氧半導體電晶體11G上之介電層l3G進行離子植 ^製程ISO,此方法之步驟簡單,製程相當容易,且可有 效降低P型金氧半導體電晶體11G上介電層⑽,之拉伸應 1 因為具有拉伸應力介電層i3G之形成,而導致; 金氧半導體電晶體11G電洞遷料衰減的問題。 圖2A至圖2E所繪示為依照本發明另一較佳實施例之 一種半導體元件的製造流程剖面圖。 請參照圖2A,此方法係先提供基底2〇〇,基底2〇〇上 =至少是已形成有p型金氧半導體電晶體2ig以及N型 ^氧半導體電晶體220。其中,p型金氧半導體電晶體21〇 ^ N型金氧半導體電晶體22〇之形成方法為熟知此項技術 2所週知、’於此不贅述。兩電晶體之間可以是用隔離結構 播制來作為區隔。隔離結構2〇2例如是藉由淺溝渠隔離結 構4程、區域氧化(L〇c〇s)製程或是其他合適之製程,而 形成之。 此外’ P型金氧半導體電晶體210之源極區214a、汲 12481^4^/ 極區214b以及間極212之表面以及n型金氧半導體電晶 體220之源極區224a、汲極區224b以及閘極222之: 已形成金屬矽化物層225。金屬矽化物層225之形^ 例如是進行自行對準矽化物製程。 / 、接^,請參照圖2B,於基底2〇〇上形成介電層, 至少覆盖住P型金氧半導體電晶體21〇以及Μ 體電晶體220,此介電層23〇具有第一拉伸應力。^声 230,材質例如是碳切、氮切或其他適當之材料。】 I ==^的形成方法例如是電漿增強魏學氣相沈積 氣的比例等製程參數,製造出拉伸應力約 2.5GPa之間的氮化石夕膜。 心丨於0.5〜 声(ί二ft夕膜的形成更可以是在沈積—層氮化石夕臈 7行熱處理步驟,以控制其拉伸應力約 疋I Λ 之間。其中,熱處理步驟例如是_ 大峰回火(spikeanneal)、紫外線供烤(UVcudng)、㊆ ^:^r:amanneaI)"^ 異參照圖2C,於基底200上形成光阻層·, 暴路出Ph乳半導體電晶體210上之介電層23〇。光阻 層240例如是正光阻,其例如是以旋轉塗佈的方式在介㊉ 層230上形成-層光阻材料層(未圖示),再利用】 影製程圖案化光阻材料層,形成光 "' ' 繼而,請參照㈣,以光阻層24^幕,對ρ型金 12 I2481Mwf.d〇〇/g 氧半導體電晶體210上之介電層230進行一離子植入製程 250。離子植入製程250所植入之摻質例如是矽(s〇原子、 氬(Ar)原子或氙(xe)原子。另外,也可以植入鍺(G〇 ^子為摻質。植入鍺(Ge)原子的方式例如是控制植入能 量約在50〜200keV,植入劑量約為1χ1〇13〜1χ1〇16原子/平 方公分來進行離子植入。 然後,請參照圓2Ε,Ρ型金氧半導體電晶體上之介電 層230在經過離子植入製程25〇之後,其拉伸應力將被降 接近GGPa’成為具有第二㈣應力的介電層23〇,。 ,、中’介電層23〇’之第二拉伸應力遠小於介電層挪之 繼? ’移除光阻層240 ’移除的方法例如是 々,'式光阻或乾式去光阻的方式來進行。 由上述製造方法所得之半導體元件,如圖2 …结構與前-實麵之不同在於··更包括 ^ 225設置於Ρ型金氧半導 、’蜀夕化物層 體雷日卿990 μΙΓ 以及Ν型金氧半導 曰日月丑0之源極區、汲極區與閘極之表面。 上述貫施例之製造方法,於ρ型 以及Ν型金氧半導體電晶體2=:體10 對Ρ型金氧半導體電晶體21〇上之介,之後, 入萝鋥250,卜卜古、η %層23〇進行離子植 衣私250’此方法之步驟簡單,製程相 效降低Ρ型金氧半導體電晶體2Η)上介電;^可有 力,避免因為具有拉伸應力介電層现“=伸應 型金氧半導體電晶體21〇電_ ^成,而導致Ρ 層230如為氮化石夕膜層,;:开^=,的問題。且介電 ,、形成於金屬矽化物層22s之上 13 方作為形成接觸窗開口時之崎終止層(C。祕Etch st〇p =taye〇之用,由於此膜層之應力影響,亦有提升載 子遷移率的效果。 入/虹所述,本發日胳p熟氧半物電晶體以及N型 至乳+導體電晶體上形成具拉伸應力之介電層之後,再對 ^型金氧半導體電晶體上之介電層進行離子植入製程。豆 二=單,且可以降低P型金氧半導體電晶體上介電層: =應力’進而減少P型金氧半導體電晶體電洞遷移率的 衣減。本發明所提出之元件結構,於提升n型金氧 電:遷移率的同時’尚得以減少P型金氧半導體 =曰曰Μ洞遷移率的衰減’而達到提高元件運作速度 果0 3本發明已以較佳實施例揭露如上,然其並非用以 二2丄任何熟習此技藝者,在不脫離本發明之精神 ^巳圍内,^可作些許之更軸潤飾,因此本發明 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 ' 、,圖1Α至圖1F所繪示為依照本發明一較佳實施例之一 種半導體元件之製造流程剖面圖 圖2A至圖2E所繪示為依照本發明另 一種半導體元件之製造流程剖面圖。 【主要元件符號說明】 1⑻、200 :基底 102、202 ··隔離結構 ‘較佳實施例之 I248144w,doc/g 110、210 : P型金氧半導體電晶體 120、220 : N型金氧半導體電晶體 130、130’、230、230’ :介電層 140、240 :光阻層 150、250 :離子植入製程 225 :金屬矽化物層 212、222 :閘極 214a、224a :源極區 214b、224b · >及極區
15
Claims (1)
1248· twf.d〇c/g 十、申請專利範圍·· 1·一種半導體元件的製造方法,其步驟包括·· 雕+提供—基底,該基底上至少已形成有—p型金氧半導 脰电晶體以及一N型金氧半導體電晶體; 、 導體形成—介電層,至少覆蓋住該p型金氧半 、熟替導體電晶體,該介電層具有 一弟一拉伸應力; 曰 電曰俨二:成一光阻層’暴露出該ρ型金氧半導體 私曰日體上之該介電層; 該介阻層i罩幕,對該ρ型金氧半導體電晶體上之 曰二子植人製程,以使該p型金氧半導體電 :庫力=二:層具有-第二拉伸應力,其中,該第二拉 伸應力小於该第一拉伸應力,·以及 移除該光阻層。 法,第1項所述之半導體元件的製造方 ;'如由往且層後’更包括移除該介電層。 法,二二第1項所述之半導體元件的製造方 體電:麵以及丨電層之前,更包括於該ρ型金氧半導 以及:W面形:5半導體電晶體之源極區、及— 战金屬矽化物層。 法,園第3項所述之半導體元件的製造方 :製ί 金屬砂化物層的方法包括-自行對準石, 5.如申請專利範圍第丨項所述之半導體錯的製造方 16 I248164twfd〇c/g 法,其中該介電層包括一氮化矽層。 、6.如中請專利範圍第5項所^之半導體元件的製造方 法’其中戎鼠化石夕層的拉伸應力介於〇 5〜2 5Gpa。 7.如U利範圍第5項所述之半導體元件的製造方 法,其巾職職切相方法包括電料㈣ 相 沈積法(PECVD)。 8.如申請專利難第5項所述之半導體元件的製造方
法,其中職峨切層的綠包括於魏切層形成後 進行一熱處理步驟。 、9.如申請專利範圍第8項所述之半導體元件的製造方 ^,其中該熱處理步驟包括尖峰回火(spikeanneai)、紫 供烤(UVcUring)、電子束回火(E-beamanneal)或 雷射回火(laser anneal;)。 10.如申料利範圍第i項所狀半導體元件的製造 法’其中該離子植入製程所植入之推質包括錯(原 子0 11.如ΐ請專職,1()項所述之半導觀件的製造 法’其中該離子植入製程之植入能量為50〜200kev。 士、、12.如申請專利範圍第10項所述之半導體元件的製造 去,其中该離子植入製程之植入劑量為 原子/平方公分。 、、13.如申請專利範圍第丨項所述之半導體元件的製造 方法,其中該離子植入製程所植入之摻質包括矽(Si)原 子、氬(Ar)原子或氙(Xe)原子。 17 12481MW f.doc/g 方牛申^利範圍第1項所述之半導體元件的製造 '八中°亥;|電層包括一碳化矽層。 15. —種半導體元件,包括 一基底; 電晶導:ί晶體以及-N型金氧半導體 n型:口以:該】=導_^ 曰俨卜夕#人+ 脰上,其中位在该金氧半導體電 dt,的拉伸應力大於位在該P型金氧半導】 屯日日胜上之该介電層的拉伸應力。 括-範圍第15項所述之半導體元件,更包 n型型金氧半導體電晶體以及該 17. 如申請專利範圍第15項所述導==表 耕電層讀質包贼切。 W7L件’其中 18. 如申請專利範圍第】 該介電層讀質包括碳切。 h體轉,其中 如中請專利範圍第15項 位在該P型金氧半導體電㈣上 件,其中 ,如申請專利範圍第15項所述之二 =有錯。 位^亥P型金氧半導體電晶體 件’其中 氬或氙。 層中摻雜有石夕、 18
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94117398A TWI248166B (en) | 2005-05-27 | 2005-05-27 | Semiconductor device and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW94117398A TWI248166B (en) | 2005-05-27 | 2005-05-27 | Semiconductor device and fabricating method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI248166B true TWI248166B (en) | 2006-01-21 |
| TW200642037A TW200642037A (en) | 2006-12-01 |
Family
ID=37400749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW94117398A TWI248166B (en) | 2005-05-27 | 2005-05-27 | Semiconductor device and fabricating method thereof |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI248166B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989912B2 (en) | 2006-07-24 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor device having a compressed device isolation structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10062695B2 (en) * | 2015-12-08 | 2018-08-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-05-27 TW TW94117398A patent/TWI248166B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989912B2 (en) | 2006-07-24 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor device having a compressed device isolation structure |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200642037A (en) | 2006-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW497252B (en) | Process of manufacturing semiconductor device | |
| TWI222177B (en) | Semiconductor device and method of fabricating the same | |
| TWI312556B (en) | Semiconductor structure and fabricating method thereof | |
| TWI278939B (en) | A microelectronic device and method of fabricating the same | |
| TWI248121B (en) | A method for making a semiconductor device that includes a metal gate electrode | |
| TWI343094B (en) | Selective nitridation of gate oxides | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| TW200950000A (en) | Integrated circuit having long and short channel metal gate devices and method of manufacture | |
| TW200843109A (en) | Fin field-effect transistor | |
| JP2010532572A (ja) | トランジスタのゲート電極のプレアモルファス化のブロッキング | |
| TW200529424A (en) | Complementary field-effect transistors and methods of manufacture | |
| TW200400569A (en) | Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same | |
| TW201133649A (en) | Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain | |
| JP2002198531A (ja) | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 | |
| DE102008049725B4 (de) | CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements | |
| US6972222B2 (en) | Temporary self-aligned stop layer is applied on silicon sidewall | |
| JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
| TW201013788A (en) | Manufacturing method for semiconductor device and semiconductor device | |
| TW200839950A (en) | Method for forming silicon/germanium containing drain/source regions in transistors with reduced silicon/germanium loss | |
| TW201015624A (en) | Method for fabricating a semiconductor device and semiconductor device therefrom | |
| TW479280B (en) | A method of manufacturing a semiconductor device | |
| TWI302017B (en) | Method for forming a semiconductor structure and an nmos transistor | |
| TWI511286B (zh) | 具有縮減長度之汲極和源極區及與其毗鄰之受力介電材料的soi電晶體 | |
| TWI270146B (en) | Semiconductor-on-insulator (SOI) strained active areas | |
| TW200924076A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |