TWI247361B - Method for manufacturing multiple spacer widths of semiconductor device - Google Patents

Description

1247361 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種半導體元件之多重間隙壁寬度 (Multiple Spacer Widths)的製造方法，特別是有關於一 種利用選擇性沉積（Selective Deposition)方式製作半導 體元件之多重間隙壁寬度的方法。 【先前技術】 在發展傲入式記憶體（Embedded Memory)、混合模式 (Mixed-Mode) /射頻（Radio Frequency ;RF)訊號或系統晶 片（System On a Chip ; S0C)電路等元件時，電晶體架構 對積體電路（Integrated Circuits ; 1C)設計而言是相當 關鍵的技術。電晶體之性能主要係取決於電晶體之架構胃， 而不同寬度之間隙壁則可提供設計者更多的可能性’，、進而 I針對各式應用需求設計出所需之電晶體性能。也就是 ，，對=電晶體架構的設計，不同寬度之間隙壁可提供 =大的彈性空間，而使電晶體元件獲得最佳化的性能表 舉例而言，一個系統晶片架 f之閘極間隙壁的電晶體。 定於所在之圖案結構的高度 否2難以獲得不同寬度之間 目_則，製作不同寬度之間隙 次間隙壁材料層之沉積 X得各式不同寬度之間隙壁 構可此就需要至少三種不同寬 然而’間隙壁之寬度主要係決 ’除非改變圖案結構之高度， 隙壁。 壁時’係在圖案結構上依序進 步驟以及回蝕刻步驟，才得以 。然而’多次的回I虫刻步驟，

第7頁 五 1247361 發明說明（2) __________ ::對暴露之基材表面造成傷害，而導致元件之性能表現 【發明 蓉於上 隙壁時 影響元 度之間 因此， 之多重 形成第 間隙壁 這些活 變此部 活性懸 由第一 種不同 構0 内容】 述習知製 ’會嚴重 件之性能 隙壁供各 本發明的 間隙壁寬 一間隙壁 上產生活 性懸浮鍵 分之第二 浮鍵的第 間隙壁構 間隙壁結 作間隙 傷害基 。無法 種電晶 主要目 度的製 後，利 性懸浮 會與後 間隙壁 一間隙 成及由 構。故 壁之技術中，在製作 材表面，而使基材表 提供有效之方式來製 體元件應用。 的之一就是在提供一 造方法，其係在圖案 用選擇性沉積技術， 鍵（Dangling Bonds) 續沉積之第二間隙壁 材料的特性，進而可 壁外之第二間隙壁材 第一間隙壁與第二間 ’可輕易獲得不同寬 不同寬度之間 面產生缺陷， 作各種不同寬 種半導體元件 結構之側壁上 先使部分第一 。如此一來， 材料反應而改 順利去除不具 料，而獲得僅 隙壁構成之二 度之間隙壁結

壁之再一目的就是在提供一種半導體元件之多重間隙 利辑二的製造方法，不需藉由多次的回姓刻步驟，即可順 得各式具不同寬度之間隙壁。因此，可避免基材表面 ^貝而產生缺陷，進而可提升元件之性能。 上所述之目的，本發明更提供了一種半導體元件之 夕間隙壁寬度的製造方法，至少包括：提供一基材，其

1247361 五、發明說明（3) ^此基材上已形成複數個圖案結構位於部分之基材上；於 每—個圖案結構之侧壁上形成一間隙壁；以及進行複數次 選擇性沉積步驟，其中每一次選擇性沉積步驟在這些圖案 結構之至少一者之間隙壁上形成至少包括此間隙壁之一擴· 充間隙壁結構。如此一來，可形成具多重間隙壁寬度之半· 導體元件。 其中，上述之選擇性沉積步驟係先進行表面處理步驟，藉 以在間隙壁或所形成之擴充間隙壁的表面上產生活性懸浮 ，。接著，再覆蓋一層間隙壁材料。於是，此層間隙壁材 料與位於間隙劈或所形成之擴充間隙壁表面之活性懸浮鍵 反應，而產生性質上的改變，進而與其他未參與反應之間 隙壁材料有性質上的差異。因此，可順利去除未與懸浮鍵 反應之間隙壁材料’而於間隙壁或先前所形成之擴充間隙 =上形成一層新的擴充間隙壁，相當輕易即可獲得具不同 寬度之間隙壁結構。 【實施方式】 i發Ξ:ΐ::半導體元件之多重間隙壁寬度的製造方 易獲得具n積技術’可在避免傷害基材品質下，輕 路元件的ΐ曰：力同寬度的間隙壁’而可應用於各式積體電 盡與完備；=設：中。為了使本發明之敘述更加詳 請參照第！岡參下列描述並配合第1圖至第9圖之圖示。 佳實施例之θ半至第^圖杜第1圖至第9圖係繪示*發明之-較 +導體70件之多重間隙壁寬度的製程剖面圖。 1247361 首先，利用例如沉積、微影、以及蝕刻等製程在部分之基 材100上形成數個具不同寬度之圖案結構，例如閘極 閘極104，其結構如第Ϊ圖所示。其中，基材1〇〇之材質可、 例如為半導體材料，而閘極102與閘極1〇4之材質 、 * 材料，例如複晶矽或金屬等。 、 — · 接著，利用例如化學氣相沉積（Chemical Vapor Deposition ; CVD)的方式形成間隙壁材料層1〇6覆蓋在閘 極102、閘極1〇4、以及暴露之基材100上，如第2圖所示之 結構。其中，間隙壁材料層1 〇 6之材質可為介電材料。完 成間隙壁材料層1 06的沉積後，利用例如回蝕刻的方式移 除部分之間隙壁材料層1〇6，直至暴露出部分之閘極1〇2與 部分之閘極104，並暴露出基材丨00之部分表面，而在閘極 102之側壁形成間隙壁1〇8以及在閘極1〇4之側壁形成間 壁110，如第3圖所示。 ’、

此時，可進行半導體元件之多重間隙壁寬度的製作，請參 照第4圖，首先對第3圖之結構進行表面處理步驟，藉 間隙壁108之表面以及間隙壁110之表面產生活性懸^鍵。 在本發明之較佳實施例中，上述之表面處理步驟可利用電 漿112來進行表面處理。利用電漿112進行表面處理時，所 使用之反應氣體為氧化性氣體，例如含氮（N)氣體，而此 含氮氣體可例如為一氧化二氮⑶…）或氨氣（NH3)等。此 外，利用電漿112進行處理時，功率較佳是控制在介於8〇q 瓦特（watt)至1 200瓦特之間，反應溫度較佳是控制在介於 3 0 0 C至5 0 0 C之間，反應壓力較佳是控制在介於$托耳

1247361

托耳之間。上述之表面處理步驟除了可運用電 pq = 外，亦可利用離子束（1 〇n-beam)處理等僅可於 ^二才料上產生懸浮鍵之表面處理技術來進行。 I ^ 、表+面處理後’利用例如沉積的方式形成間隙壁材料 曰13覆蓋在閘極1〇2、閘極1〇4、間隙壁丨〇8、間隙壁 II 〇、及基材1 0 〇上。其中，間隙壁刼料層丨丨3之材質可例 如為γ電材料。由於間隙壁丨〇 8與間隙壁丨丨〇之表面具有活 性懸浮鍵，因此位於間隙壁1〇8與間隙壁11()上方之間隙壁 材料層113會與所產生之活性懸浮鍵反應，而分別在間隙 壁1 08以及間隙壁丨丨〇上方形成反應區丨丨4以及反應區丨丨6， 如第5圖所示。 $隙壁材料層11 3與活性懸浮鍵反應後，反應區丨丨4與反應 區11 6之材料性質產生變化，而使得反應區丨丨4與反應區 U 6之性質與其他未參與反應之間隙壁材料層丨丨3的性質不 ^ 於疋’反應區114以及反應區116之餘刻速率不同於未 參與反應之間隙壁材料層11 3。因此，可以例如蝕刻的方 式’利用反應區11 4以及反應區11 6與未參與反應之間隙壁 材料層11 3之間所具有之蝕刻選擇比，順利地移除未參與 反應之間隙壁材料層113，而暴露出閘極102、閘極丨04、 以及基材1 0 0，如第6圖所示。而留在間隙壁1 〇 8上之反應 區11 4以及間隙壁11 〇上之反應區11 6則分別形成擴充之^ 隙壁118以及間隙壁120。 本發明之一特徵就是利用表面處理技術在先前所形成之間 隙壁結構上形成活性懸浮鍵，而使後續形成之間隙壁材料

1247361 五、發明說明（6) 與這些活性懸浮鍵反應進而 上之間隙壁材料的性質。如:H = i =壁結構 目的籌上制形成擴充間隙壁’而達到改變間隙壁寬度之 =門f參照第7圖’可依元件之需求’利用例如微影技 術於閘極1〇4及其側壁上之間 〜技 層122所構成之隔離結構。再利 7 例如光阻 以也丨λ兩⑽ 丹刊用上述之表面處理技術， 以例如電漿124對閘極102與間隙厝118娇捶少 …人何 進行表而声_ ^ m 1永壁8所構成之複合結構 鍵。丁表面處理’而同樣僅在間隙壁118上形成活性懸浮 = 步Γ完成後，先移除光阻層122’再利用例如 積的方切成間隙壁材料層126覆蓋在閘韻2 1 4 ^P^118 > faU^12〇 . „Α&#1〇〇_, 〇 料層126之材質可例如為介電材料。其中，間隙壁 U可二全相V ▼完全不同’亦可部分相同。由於間隙 118之表面具有活性懸浮鍵，因此位於間隙壁118上^ =隙壁材料層126會與間隙壁丨18上之活性懸浮鍵產生反 二，而在間隙壁118上方形成反應區128，如第8圖所示。 壁材料層126與活性懸浮鍵反應後，反應區128之材 負產生變化而與其他未參與反應之間隙壁材料層丨26的 '生質不同。因此，反應區128之蝕刻速率與未參與反應 間隙壁材料層126的蝕刻速率不同《如此一來，可以^如 蝕刻的方式，利用反應區128與未參與反應之間隙壁材料 1247361 五、發明說明（7) 層1 2 6間之勉刻速率的差異，輕易去除未參與反應之間隙 壁材料層1 2 6 ’而暴露出閘極1 〇 2、閘極1 〇 4、間隙壁1 3 0、 間隙壁1 2 0、以及基材1 〇 〇。此時，存留在間隙壁丨丨8上之 反應區128形成擴充之間隙壁13〇，而形成如第9圖所示之 結構。如此一來，閘極1 〇 2側壁上由間隙壁丨〇 8以及擴充之 間隙壁11 8與間隙壁1 3 〇所構成之間隙壁結構的寬度丨3 2不 同於閘極1 0 4側壁上由間隙壁丨丨〇與擴充之間隙壁丨2 〇所構 成之間隙壁結構的寬度134。因此，可根據元件之需求， 順利製作出具多重間隙壁寬度之半導體元件。 明之又一特徵就是可藉由遮罩的方式，順利提供各圖 j:構：同寬度之間隙壁結構’以供各種元件需求應用。 传/主m思μ的一點是，在上述本發明之較佳實施例中，閘極 i曰:壁結構係由間隙壁1 〇 8以及後續擴充之間隙壁 隙壁i 1曰η ^ ί = 〇戶斤構成’閑極104之間隙壁結構則係由間 各盖二擴充之間隙壁120所構成。然而’本發明之 充之間隙壁結構可依元件之需求來增減擴 ::進而提供半導體元件各種具不同寬度之 宰έ士構的垆奋=所述僅是用以舉例說明，本發明之各圖 : 構的擴充間隙壁數量並不限於 。 、、、不上所述，本發明之一曰 上形成第一問隙辟^優』就疋因為可在圖案結構之側壁 間隙壁上產生活性之 ：^儿積技術，於第- 間隙壁材料會與這此^早 ，，後續沉積之第二 之第二間隙壁材料；: = : =應，使得第-間隙壁^ 貝產生k化，而與其餘未反應之第 I247361 五 、發明說明（8) _ ::隙壁材料之間具有蝕刻選擇比。因此 ::的寬纟’並獲得具不同寬度之間隙壁結：顺利擴充間 即4:之又一優點就是因為不需藉由多次的回蝕則牛驟 因:順利提供半導體元件各式具不同寬度之間隙1::: 兮挺，不僅可避免基材表面受損而產生缺陷，更可達到有 政提升元件性能之目的。 文j違到有 :2悉此技術t人員戶斤瞭解❺，以上所述僅為本發明 =施例而已’並非用以限定本發明之申請專利範圍；凡 ς它未脫離本發明所揭示之精神下所完成之改變 飾，均應包含在下述之申請專利範圍内。 飞u

1247361 圖式簡單說明 【圖式簡單說明】 本發明的較佳實施例已於前述之說明文字中輔以下列圖形 做更詳細的闡述，其中： 第1圖至第9圖係繪示本發明之一較佳實施例之半導體元件 之多重間隙壁寬度的製程剖面圖。 【圖號對照說明】 100 基 材 102 閘 極 104 閘 極 106 間 隙 壁 材 料層 108 間 隙 壁 110 間 隙 壁 112 電 漿 113 間 隙 壁 材 料層 114 反 應 區 116 反 應 區 118 間 隙 壁 120 間 隙 壁 122 光 阻 層 124 電 漿 126 間 隙 壁材料層 128 反 應 區 130 間 隙 壁 132 寬 度 134 寬 度

第15頁

Claims (1)

1247361 _案號93109309 年夕月日 修正_ ’ / —— 六、申請專利範圍 1. 一種半導體元件之多重間隙壁寬度（Multiple Spacer Widths)的製造方法，至少包括： 提供一基材，其中該基材上已形成至少一圖案結構位於部 分之該基材上； 於該圖案結構之一側壁上形成一間隙壁； 遑行一表面處理步驟於該圖案結構以及該間隙壁上； 形成一間隙壁材料層覆蓋在該圖案結構、該間隙壁、以及 該-基材上，其中在該間隙壁上之該間隙壁材料層之蝕刻率 不同於在該圖案結構以及該基材上該間隙壁材料層之蝕刻 率；以及 移除一部分之該間隙壁材料層而暴露出至少一部分該圖案 結構、以及該基材。 2. 如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該圖案結構為閘極。 3. 如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中形成該間隙壁之步驟至少包括： 形成一間隙壁材料層覆蓋在該圖案結構以及該基材上；以 及 進行一回蝕刻步驟直至暴露出部分之該圖案結構。 4. 如申請專利範圍第3項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該間隙壁材料層之材質為介電材

第16頁 1247361 _案號93109309 7#年夕月：^日 修正_ 六、申請專利範圍 料。 5.如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該表面處理步驟至少包括： 在該間隙壁之一表面形成複數個懸浮鍵（D a n g 1 i n g Bonds ) ° 6:如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該表面處理步驟為一電漿處理步 驟。 7 ·如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟至少包括使用氧化 性氣體。 8.如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟至少包括使用含氮 (N)氣體。 9 .如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟至少包括使用一氧 化二氮（N20)。 1 0 .如申請專利範圍第6項所述之半導體元件之多重間隙壁

第17頁 1247361 _案號 93109309_令岭年9月巧曰__ 六、申請專利範圍 寬度的製造方法，其中該電漿處理步驟至少包括使用氨氣 (NH3)。 1 1 ·如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟更至少包括控制一 功.率介於8 0 0瓦特（watt)至1 2 0 0瓦特之間。 1会·如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟更至少包括控制一 反應溫度介於3 0 0°C至5 0 0°C之間。 1 3 ·如申請專利範圍第6項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該電漿處理步驟更至少包括控制一 反應壓力介於4托耳（t 〇 r r )至6托耳之間。 1 4.如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中該表面處理步驟係利用一離子束 (Ion-beam)處理技術。 1 5.如申請專利範圍第1項所述之半導體元件之多重間隙壁 寬度的製造方法，其中更至少包括以一預設次數重複進行 該選擇性沉積步驟，而在該間隙壁上形成一擴充間隙壁堆 疊結構。

第18頁 1247361 _案號93109309 q炉年7月y日 修正_ 六、申請專利範圍 1 6 · —種半導體元件之多重間隙壁寬度的製造方法，至少 包括： 提供一基材，其中該基材上已形成複數個圖案結構位於部 分之該基材上； 於每一該些圖案結構之一側壁上形成一間隙壁；以及 進，行複數個選擇性沉積步驟，其中每一該些選擇性沉積步 驟在該些圖案結構之至少一者之該間隙壁上形成至少包括 該> 間隙壁之一擴充間隙壁結構，且每一該些選擇性沉積步 驟更至少包括： 對該些圖案結構之該者進行一表面處理步驟，藉以在該些 圖案結構之該者的該擴充間隙壁結構上形成複數個懸浮 鍵； 形成一間隙壁材料層覆蓋在該些圖案結構之該者上，其中 位於該些圖案結構之該者之該擴充間隙壁結構上方的該間 隙壁材料層與該些懸浮鍵反應；以及 移除未與該些懸浮鍵反應之該間隙壁材料層。 1 7.如申請專利範圍第1 6項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該些圖案結構為閘極。 1 8.如申請專利範圍第1 6項所述之半導體元件之多重間隙 壁寬度的製造方法，其中每一該些圖案結構之寬度相同。 1 9.如申請專利範圍第1 6項所述之半導體元件之多重間隙

第19頁 1247361 _案號93109309_⑽年9月y曰_魅_ 六、申請專利範圍 壁寬度的製造方法，其中每一該些圖案結構之寬度不同。 2 0 ·如申請專利範圍第1 6項所述之半導體元件之多重間隙 壁寬度的製造方法，其中於每一該些圖案結構之該側壁上 形成該間隙壁之步驟至少包括： 形.成一間隙壁材料層覆蓋在每一該些圖案結構以及該基材 上；以及 進行一回蝕刻步驟直至暴露出每一該些圖案結構。 2 1.如申請專利範圍第2 0項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該間隙壁材料層之材質為介電材 料。 2 2 ·如申請專利範圍第1 6項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該表面處理步驟為一電漿處理步 2 3 .如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟至少包括使用氧 化性氣體。 2 4.如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟至少包括使用含 氮氣體。

第20頁 1247361 _案號93109309 彳岭年7月日 修正_ 六、申請專利範圍 2 5 ·如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟至少包括使用一 氧化二氮。 2_6 .如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟至少包括使用氨 氣、 2 7 .如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟更至少包括控制 一功率介於8 0 0瓦特至1 2 0 0瓦特之間。 28.如申請專利範圍第22項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟更至少包括控制 一反應溫度介於3 0 0°C至5 0 0°C之間。 2 9 .如申請專利範圍第2 2項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該電漿處理步驟更至少包括控制 一反應壓力介於4托耳至6托耳之間。 3 0 .如申請專利範圍第1 6項所述之半導體元件之多重間隙 壁寬度的製造方法，其中該表面處理步驟係利用一離子束 處理技術。

第21頁