JP2002064096A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002064096A JP2002064096A JP2000250122A JP2000250122A JP2002064096A JP 2002064096 A JP2002064096 A JP 2002064096A JP 2000250122 A JP2000250122 A JP 2000250122A JP 2000250122 A JP2000250122 A JP 2000250122A JP 2002064096 A JP2002064096 A JP 2002064096A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- forming
- semiconductor device
- silicon
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 83
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000011737 fluorine Substances 0.000 claims abstract description 47
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 47
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000007789 gas Substances 0.000 claims description 65
- 239000010410 layer Substances 0.000 claims description 58
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 41
- 229910021529 ammonia Inorganic materials 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910007991 Si-N Inorganic materials 0.000 claims description 14
- 229910006294 Si—N Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 5
- 229910052805 deuterium Inorganic materials 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 19
- 229910008284 Si—F Inorganic materials 0.000 abstract description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 abstract 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 151
- 230000000694 effects Effects 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- -1 fluorine ions Chemical class 0.000 description 2
- 238000001912 gas jet deposition Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004334 fluoridation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002129 infrared reflectance spectroscopy Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004968 peroxymonosulfuric acids Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 電気的ストレスを低くできる窒化膜を備えた
半導体装置を提供する。 【解決手段】 四フッ化珪素（ＳｉＦ4）とアンモニア
（ＮＨ3）を含むガス雰囲気にて、プラズマＣＶＤ法に
より、Ｎ型ウェル層２の上にフッ素を含んだゲート窒化
膜４を成膜する。このようにすれば、ゲート窒化膜４の
中のダングリングボンドをＳｉ−Ｆ結合によって終端さ
せることができ、ゲート窒化膜４とＮ型ウェル層２との
界面における界面準位を低減することができる。これに
より、電気的ストレスが低い半導体装置を製造すること
ができる。
半導体装置を提供する。 【解決手段】 四フッ化珪素（ＳｉＦ4）とアンモニア
（ＮＨ3）を含むガス雰囲気にて、プラズマＣＶＤ法に
より、Ｎ型ウェル層２の上にフッ素を含んだゲート窒化
膜４を成膜する。このようにすれば、ゲート窒化膜４の
中のダングリングボンドをＳｉ−Ｆ結合によって終端さ
せることができ、ゲート窒化膜４とＮ型ウェル層２との
界面における界面準位を低減することができる。これに
より、電気的ストレスが低い半導体装置を製造すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、窒化膜を有する半
導体装置及びその製造方法に関するもので、例えば、ゲ
ート窒化膜を有するＭＯＳ構造の半導体装置、特に微細
化されたＭＯＳＦＥＴを含む半導体装置に用いて好適で
ある。
導体装置及びその製造方法に関するもので、例えば、ゲ
ート窒化膜を有するＭＯＳ構造の半導体装置、特に微細
化されたＭＯＳＦＥＴを含む半導体装置に用いて好適で
ある。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体集積回路装置の性能向上のため、高集積化や高速化が
要求され、その代表的半導体素子であるＭＯＳＦＥＴを
微細化することが要求されている。この要求に応じて基
板表面内での寸法縮小と共に厚さ方向の寸法縮小が進
み、例えばゲート酸化膜は２ｎｍ以下、エクステンショ
ン・ソース／ドレイン接合は１００ｎｍ以下となりつつ
ある。
体集積回路装置の性能向上のため、高集積化や高速化が
要求され、その代表的半導体素子であるＭＯＳＦＥＴを
微細化することが要求されている。この要求に応じて基
板表面内での寸法縮小と共に厚さ方向の寸法縮小が進
み、例えばゲート酸化膜は２ｎｍ以下、エクステンショ
ン・ソース／ドレイン接合は１００ｎｍ以下となりつつ
ある。
【０００３】ＭＯＳＦＥＴを微細化すると、ゲート酸化
膜の薄膜化が進むために直接トンネル電流の影響が大き
くなり、その低減を行う必要がある。このため、酸化膜
よりも比誘電率の大きな材料を用いることにより、絶縁
膜容量を変えることなく、物理的膜厚を増加させる手法
が検討されている。
膜の薄膜化が進むために直接トンネル電流の影響が大き
くなり、その低減を行う必要がある。このため、酸化膜
よりも比誘電率の大きな材料を用いることにより、絶縁
膜容量を変えることなく、物理的膜厚を増加させる手法
が検討されている。
【０００４】酸化膜よりも比誘電率の大きな材料として
窒化膜がある。通常、窒化膜をプラズマ化学気相堆積
（以下、ＣＶＤという）法にて成膜する場合には、雰囲
気ガスとしてモノシラン（ＳｉＨ4）と窒素（Ｎ2）、若
しくはＳｉＨ4とアンモニア（ＮＨ3）が多く用いられ、
ＪＶＤ（Jet Vapor Deposition）法にて成膜する場合
には、ＳｉＨ4とＮ2が用いられる。
窒化膜がある。通常、窒化膜をプラズマ化学気相堆積
（以下、ＣＶＤという）法にて成膜する場合には、雰囲
気ガスとしてモノシラン（ＳｉＨ4）と窒素（Ｎ2）、若
しくはＳｉＨ4とアンモニア（ＮＨ3）が多く用いられ、
ＪＶＤ（Jet Vapor Deposition）法にて成膜する場合
には、ＳｉＨ4とＮ2が用いられる。
【０００５】しかしながら、これらのガスを用いた場
合、窒化膜中に多くの水素が残留し、窒化膜中の水素
（例えばＳｉ−Ｈ結合やＮ−Ｈ結合で存在している部
分）が電荷トラップのサイトとなったり、水素がリリー
スされたりすることによる電気的ストレス変動（界面準
位の増加、電荷トラップの増加によるトランジスタ特性
劣化）が問題となる。
合、窒化膜中に多くの水素が残留し、窒化膜中の水素
（例えばＳｉ−Ｈ結合やＮ−Ｈ結合で存在している部
分）が電荷トラップのサイトとなったり、水素がリリー
スされたりすることによる電気的ストレス変動（界面準
位の増加、電荷トラップの増加によるトランジスタ特性
劣化）が問題となる。
【０００６】この問題の防止策として、窒化膜中の残留
水素が少なくなる熱ＣＶＤ法による窒化膜成膜が考えら
れる。この熱ＣＶＤ法は、一般的に、炉内にジクロロシ
ラン（ＳｉＣ12Ｈ2）とＮＨ3などを導入し、７００℃〜
８００℃程度、減圧雰囲気下で行われる。しかしながら
成膜温度が高いことから、窒化膜自体の膜ストレスによ
ると考えられる界面準位の増大、チャネルの不純物拡散
による短チャネル効果の悪化が懸念される。
水素が少なくなる熱ＣＶＤ法による窒化膜成膜が考えら
れる。この熱ＣＶＤ法は、一般的に、炉内にジクロロシ
ラン（ＳｉＣ12Ｈ2）とＮＨ3などを導入し、７００℃〜
８００℃程度、減圧雰囲気下で行われる。しかしながら
成膜温度が高いことから、窒化膜自体の膜ストレスによ
ると考えられる界面準位の増大、チャネルの不純物拡散
による短チャネル効果の悪化が懸念される。
【０００７】本発明は上記点に鑑みて、電気的ストレス
を低くできる窒化膜を備えた半導体装置及びその製造方
法を提供することを目的とする。
を低くできる窒化膜を備えた半導体装置及びその製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、四フッ化珪素（ＳｉＦ
4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、半導
体層（２、３２）上にフッ素を含んだシリコン窒化膜
（４、３４）を成膜する工程と、シリコン窒化膜上に電
極（５、３６）を形成する工程と、を含んでいることを
特徴としている。
め、請求項１に記載の発明では、四フッ化珪素（ＳｉＦ
4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、半導
体層（２、３２）上にフッ素を含んだシリコン窒化膜
（４、３４）を成膜する工程と、シリコン窒化膜上に電
極（５、３６）を形成する工程と、を含んでいることを
特徴としている。
【０００９】このように、四フッ化珪素（ＳｉＦ4）と
アンモニア（ＮＨ3）を含むガス雰囲気にて、半導体層
上にシリコン窒化膜を成膜することにより、ダングリン
グボンドをＳｉ−Ｆ結合によって終端させることがで
き、シリコン窒化膜と半導体層との界面における界面準
位を低減することができる。これにより、電気的ストレ
スが低い半導体装置を製造することができる。特に、シ
リコン窒化膜の膜厚が５ｎｍ以下となるような微細化半
導体装置に適用すると好適である。
アンモニア（ＮＨ3）を含むガス雰囲気にて、半導体層
上にシリコン窒化膜を成膜することにより、ダングリン
グボンドをＳｉ−Ｆ結合によって終端させることがで
き、シリコン窒化膜と半導体層との界面における界面準
位を低減することができる。これにより、電気的ストレ
スが低い半導体装置を製造することができる。特に、シ
リコン窒化膜の膜厚が５ｎｍ以下となるような微細化半
導体装置に適用すると好適である。
【００１０】請求項２に記載の発明は、ＭＯＳトランジ
スタ等の半導体装置の製造方法に関し、請求項３及び請
求項４に記載の発明は、液晶等の半導体装置の製造方法
に関する。このようにＭＯＳトランジスタや液晶等の半
導体装置におけるゲート絶縁膜にシリコン窒化膜を適用
し、このシリコン窒化膜を請求項１と同様の工程で形成
すれば、請求項１と同様の効果を得ることができる。
スタ等の半導体装置の製造方法に関し、請求項３及び請
求項４に記載の発明は、液晶等の半導体装置の製造方法
に関する。このようにＭＯＳトランジスタや液晶等の半
導体装置におけるゲート絶縁膜にシリコン窒化膜を適用
し、このシリコン窒化膜を請求項１と同様の工程で形成
すれば、請求項１と同様の効果を得ることができる。
【００１１】また、請求項５に示すように、パッシベー
ション膜にシリコン窒化膜を適用したり、請求項６に示
すように層間絶縁膜にシリコン窒化膜を適用することも
できる。これらの場合、上記工程によって製造した窒化
膜が高い絶縁性を備えていることから、リーク電流防止
の効果を得ることが可能となる。
ション膜にシリコン窒化膜を適用したり、請求項６に示
すように層間絶縁膜にシリコン窒化膜を適用することも
できる。これらの場合、上記工程によって製造した窒化
膜が高い絶縁性を備えていることから、リーク電流防止
の効果を得ることが可能となる。
【００１２】具体的には、請求項７に示すように、シリ
コン窒化膜をプラズマ化学気相堆積法によって形成する
ことができる。
コン窒化膜をプラズマ化学気相堆積法によって形成する
ことができる。
【００１３】請求項８に記載の発明においては、プラズ
マ化学気相堆積法として、パルス変調プラズマを用いる
ことを特徴としている。このようなパルス変調プラズマ
を用いる場合、電子の代りに負イオンが形成されるた
め、イオンが当たるエネルギーが下がり、シリコン窒化
膜等へのダメージを低減することができる。
マ化学気相堆積法として、パルス変調プラズマを用いる
ことを特徴としている。このようなパルス変調プラズマ
を用いる場合、電子の代りに負イオンが形成されるた
め、イオンが当たるエネルギーが下がり、シリコン窒化
膜等へのダメージを低減することができる。
【００１４】請求項９に記載の発明においては、シリコ
ン窒化膜を形成する工程では、四フッ化珪素に対するア
ンモニアのガス流量比を１．９以上とすることを特徴と
している。このようなガス流量比とすることにより、シ
リコン窒化膜内のＳｉ−Ｎ結合量を多くすることができ
る。
ン窒化膜を形成する工程では、四フッ化珪素に対するア
ンモニアのガス流量比を１．９以上とすることを特徴と
している。このようなガス流量比とすることにより、シ
リコン窒化膜内のＳｉ−Ｎ結合量を多くすることができ
る。
【００１５】請求項１０に記載の発明においては、シリ
コン窒化膜を形成する工程では、四フッ化珪素に対する
アンモニアのガス流量比を４．５以下とすることを特徴
としている。このようなガス流量比とすることにより、
シリコン窒化膜内のフッ素濃度を高くすることができ
る。
コン窒化膜を形成する工程では、四フッ化珪素に対する
アンモニアのガス流量比を４．５以下とすることを特徴
としている。このようなガス流量比とすることにより、
シリコン窒化膜内のフッ素濃度を高くすることができ
る。
【００１６】なお、シリコン窒化膜を形成する工程にお
いて、四フッ化珪素に対するアンモニアのガス流量比を
２．５程度とすれば、シリコン窒化膜内のＳｉ−Ｎ結合
量を多くできると共に、フッ素濃度を高くすることがで
きる。
いて、四フッ化珪素に対するアンモニアのガス流量比を
２．５程度とすれば、シリコン窒化膜内のＳｉ−Ｎ結合
量を多くできると共に、フッ素濃度を高くすることがで
きる。
【００１７】なお、請求項１２に示すように、四フッ化
珪素を構成する元素のいずれかが、その同位体で構成さ
れた四フッ化珪素を用いても上記と同様の効果が得られ
る。また、請求項１３に示すように、アンモニアを構成
する元素のいずれかが、その同位体で構成されたアンモ
ニアを用いても上記と同様の効果が得られる。また、請
求項１４に示すようにガス雰囲気内に水素（Ｈ2）もし
くは重水素（Ｄ2）を導入してもよい。
珪素を構成する元素のいずれかが、その同位体で構成さ
れた四フッ化珪素を用いても上記と同様の効果が得られ
る。また、請求項１３に示すように、アンモニアを構成
する元素のいずれかが、その同位体で構成されたアンモ
ニアを用いても上記と同様の効果が得られる。また、請
求項１４に示すようにガス雰囲気内に水素（Ｈ2）もし
くは重水素（Ｄ2）を導入してもよい。
【００１８】請求項１５乃至１６に記載の発明は、第１
導電型の半導体層（２、３２）を有する半導体基板
（１、３１）と、半導体層上に形成されたゲート窒化膜
（４、３４）と、ゲート窒化膜上に形成された金属電極
層（５、３６）とを有し、ゲート窒化膜にはフッ素が含
まれており、そのフッ素濃度が、原子組成比で９％〜１
２％となっていることを特徴としている。このように、
ゲート窒化膜のフッ素濃度を、原子組成比で９％〜１２
％とすることにより、電気ストレスの小さな半導体装置
とすることができる。なお、請求項１７乃至３０に記載
の発明は、請求項１乃至１４に記載の製造方法によって
形成される半導体装置に関する。
導電型の半導体層（２、３２）を有する半導体基板
（１、３１）と、半導体層上に形成されたゲート窒化膜
（４、３４）と、ゲート窒化膜上に形成された金属電極
層（５、３６）とを有し、ゲート窒化膜にはフッ素が含
まれており、そのフッ素濃度が、原子組成比で９％〜１
２％となっていることを特徴としている。このように、
ゲート窒化膜のフッ素濃度を、原子組成比で９％〜１２
％とすることにより、電気ストレスの小さな半導体装置
とすることができる。なお、請求項１７乃至３０に記載
の発明は、請求項１乃至１４に記載の製造方法によって
形成される半導体装置に関する。
【００１９】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００２０】
【発明の実施の形態】（第１実施形態）図１に、本発明
の一実施形態におけるＭＯＳダイオードの製造工程を示
す。以下、この図に基づいて本実施形態におけるＭＯＳ
ダイオードの製造方法を説明する。
の一実施形態におけるＭＯＳダイオードの製造工程を示
す。以下、この図に基づいて本実施形態におけるＭＯＳ
ダイオードの製造方法を説明する。
【００２１】〔図１（ａ）に示す工程〕まず、（１０
０）面のＣＺシリコン基板（半導体基板）１を用意す
る。そして、このＣＺシリコン基板１に半導体層として
のＮ型ウェル層２を形成した後、周知の方法により素子
分離領域３を形成する。
０）面のＣＺシリコン基板（半導体基板）１を用意す
る。そして、このＣＺシリコン基板１に半導体層として
のＮ型ウェル層２を形成した後、周知の方法により素子
分離領域３を形成する。
【００２２】続いて、ゲート絶縁膜成膜前処理としてＲ
ＣＡ洗浄を行ったのち、さらに０．５％フッ酸水にてＮ
型ウェル層２上に形成された自然酸化膜を除去し、純水
にて洗浄する。
ＣＡ洗浄を行ったのち、さらに０．５％フッ酸水にてＮ
型ウェル層２上に形成された自然酸化膜を除去し、純水
にて洗浄する。
【００２３】〔図１（ｂ）に示す工程〕プラズマＣＶＤ
装置を用いて、Ｎ型ウェル層２の表面にゲート窒化膜４
を成膜する。プラズマＣＶＤ装置は、減圧下で反応性ガ
スのプラズマ放電分解によって薄膜を形成するものであ
り、熱ＣＶＤ法と異なり、比較的低温でＣＶＤ反応が成
立するという特徴を有している。図２に、プラズマＣＶ
Ｄ装置の一例であるＥＣＲ−プラズマＣＶＤ装置１０の
概略構成を示し、この図に基づいてゲート窒化膜４の具
体的な製造工程について説明する。
装置を用いて、Ｎ型ウェル層２の表面にゲート窒化膜４
を成膜する。プラズマＣＶＤ装置は、減圧下で反応性ガ
スのプラズマ放電分解によって薄膜を形成するものであ
り、熱ＣＶＤ法と異なり、比較的低温でＣＶＤ反応が成
立するという特徴を有している。図２に、プラズマＣＶ
Ｄ装置の一例であるＥＣＲ−プラズマＣＶＤ装置１０の
概略構成を示し、この図に基づいてゲート窒化膜４の具
体的な製造工程について説明する。
【００２４】図２に示すように、ＥＣＲ−プラズマＣＶ
Ｄ装置１０にはＣＺシリコン基板１が収容されるチャン
バー１１が備えられている。このチャンバー１１はＣＺ
シリコン基板１が配置される大径の反応室１１ａと、反
応室１１ａから部分的に突出させた小径のプラズマ室１
１ｂからなる。
Ｄ装置１０にはＣＺシリコン基板１が収容されるチャン
バー１１が備えられている。このチャンバー１１はＣＺ
シリコン基板１が配置される大径の反応室１１ａと、反
応室１１ａから部分的に突出させた小径のプラズマ室１
１ｂからなる。
【００２５】プラズマ室１１ｂの先端部には石英窓１２
およびチャンバー１１内にマイクロ波を供給するマイク
ロ波供給源１３が備えられており、マイクロ波が石英窓
１２を通じてチャンバー１１内に供給されるようになっ
ている。また、プラズマ室１１ｂの先端部にはガス導入
口１４が備えられており、このガス導入口１４からアン
モニア（ＮＨ3）ガスがチャンバー１１内に導入され
る。なお、プラズマ室１１ｂの外周には電磁石１５およ
び永久磁石１６が備えられており、チャンバー１１内に
所望の磁場を形成させられるようになっている。
およびチャンバー１１内にマイクロ波を供給するマイク
ロ波供給源１３が備えられており、マイクロ波が石英窓
１２を通じてチャンバー１１内に供給されるようになっ
ている。また、プラズマ室１１ｂの先端部にはガス導入
口１４が備えられており、このガス導入口１４からアン
モニア（ＮＨ3）ガスがチャンバー１１内に導入され
る。なお、プラズマ室１１ｂの外周には電磁石１５およ
び永久磁石１６が備えられており、チャンバー１１内に
所望の磁場を形成させられるようになっている。
【００２６】反応室１１ａには、ガスリング１７が備え
られており、このガスリング１７から四フッ化珪素（Ｓ
ｉＦ4）ガスがチャンバー１１内に導入される。また、
反応室１１ａには排気孔１８が備えられており、図示し
ないポンプ等によってチャンバー１１内の圧力制御が行
えるようになっている。
られており、このガスリング１７から四フッ化珪素（Ｓ
ｉＦ4）ガスがチャンバー１１内に導入される。また、
反応室１１ａには排気孔１８が備えられており、図示し
ないポンプ等によってチャンバー１１内の圧力制御が行
えるようになっている。
【００２７】ＣＺシリコン基板１は台座１９によって反
応室１１ａ内に支持されている。この台座１９にはカー
ボンヒータ２０が備えられており、ＣＺシリコン基板１
を裏面側から加熱できるようになっている。そして、台
座１９に支持されたＣＺシリコン基板１の表面近傍まで
シングルプローブ２１が延設されており、このシングル
プローブ２１によって電子密度を計測できるようになっ
ている。
応室１１ａ内に支持されている。この台座１９にはカー
ボンヒータ２０が備えられており、ＣＺシリコン基板１
を裏面側から加熱できるようになっている。そして、台
座１９に支持されたＣＺシリコン基板１の表面近傍まで
シングルプローブ２１が延設されており、このシングル
プローブ２１によって電子密度を計測できるようになっ
ている。
【００２８】このような構成のＥＣＲ−プラズマＣＶＤ
装置１０を用い、チャンバー１１の内部圧力が０．５Ｐ
ａ、温度が３５０℃、マイクロ波パワーが３００Ｗ、ガ
ス流量がＳｉＦ4は２０ｓｃｃｍ、ＮＨ3は５０ｓｃｃｍ
となるような成膜条件として、ゲート窒化膜４を成膜す
る。本実施形態では、例えば物理的膜厚が４ｎｍ程度と
なるようにゲート窒化膜４を成膜している。これは酸化
膜に換算すると２．２ｎｍ程度となる。
装置１０を用い、チャンバー１１の内部圧力が０．５Ｐ
ａ、温度が３５０℃、マイクロ波パワーが３００Ｗ、ガ
ス流量がＳｉＦ4は２０ｓｃｃｍ、ＮＨ3は５０ｓｃｃｍ
となるような成膜条件として、ゲート窒化膜４を成膜す
る。本実施形態では、例えば物理的膜厚が４ｎｍ程度と
なるようにゲート窒化膜４を成膜している。これは酸化
膜に換算すると２．２ｎｍ程度となる。
【００２９】このとき、Ｎ2ガスによる電子密度測定を
行ったところ、電子密度が約１×１０9〜１０12ｃｍ-3
であった。ちなみに、ＲＦ平行平板型のＰＥＣＶＤ装置
の場合、電子密度が通常１０8台であることから、この
場合と比較すると本実施形態は高密度プラズマであると
いえる。
行ったところ、電子密度が約１×１０9〜１０12ｃｍ-3
であった。ちなみに、ＲＦ平行平板型のＰＥＣＶＤ装置
の場合、電子密度が通常１０8台であることから、この
場合と比較すると本実施形態は高密度プラズマであると
いえる。
【００３０】〔図１（ｃ）に示す工程〕ゲート窒化膜４
の表面を覆うように、蒸着法によってアルミニウムを１
μｍ程度の厚さ堆積させ、パターニングして電極となる
金属電極層５を形成する。これにより、半導体層として
のＮ型ウェル層２を有する半導体基板としてのＣＺシリ
コン基板１と、Ｎ型ウェル層２上に形成されたゲート窒
化膜４と、ゲート窒化膜上に形成された金属電極層５と
を有し、後述するように、ゲート窒化膜４のフッ素濃度
が、原子組成比で９％〜１２％、Ｓｉ−Ｎ結合量が２〜
２．５となるＭＯＳダイオードが完成する。
の表面を覆うように、蒸着法によってアルミニウムを１
μｍ程度の厚さ堆積させ、パターニングして電極となる
金属電極層５を形成する。これにより、半導体層として
のＮ型ウェル層２を有する半導体基板としてのＣＺシリ
コン基板１と、Ｎ型ウェル層２上に形成されたゲート窒
化膜４と、ゲート窒化膜上に形成された金属電極層５と
を有し、後述するように、ゲート窒化膜４のフッ素濃度
が、原子組成比で９％〜１２％、Ｓｉ−Ｎ結合量が２〜
２．５となるＭＯＳダイオードが完成する。
【００３１】以上説明したように、本実施形態ではＳｉ
Ｆ4およびＮＨ3を用いた高密度のプラズマＣＶＤによっ
てゲート窒化膜４を成膜している。
Ｆ4およびＮＨ3を用いた高密度のプラズマＣＶＤによっ
てゲート窒化膜４を成膜している。
【００３２】このようにＳｉＦ4およびＮＨ3を用いたプ
ラズマＣＶＤによってゲート窒化膜４を成膜した場合
と、通常のフッ素添加なしのガス（ＳｉＨ4とＮＨ3）を
用いたプラズマＣＶＤを行った場合との双方に対し、透
過型フーリエ変換赤外分光法（ＦＴ−ＩＲ）によって膜
中の残留水素の量を調べた。その結果を図３に示す。
ラズマＣＶＤによってゲート窒化膜４を成膜した場合
と、通常のフッ素添加なしのガス（ＳｉＨ4とＮＨ3）を
用いたプラズマＣＶＤを行った場合との双方に対し、透
過型フーリエ変換赤外分光法（ＦＴ−ＩＲ）によって膜
中の残留水素の量を調べた。その結果を図３に示す。
【００３３】この図は、赤外光の波数（波長の逆数）に
対する結合の占める密度の大きさの関係を示している。
この図から分かるように、通常のフッ素添加なしのガス
を用いた場合と本実施形態のようにＳｉＦ4およびＮＨ3
を用いた場合とを比較すると、波数が〜１２００ｃｍ-1
のbending mode（図中ではＮ−Ｈ（Ｂ）として示して
ある）においても、波数が〜３３４０ｃｍ-1のstretchi
ng mode（図中ではＮ−Ｈ（Ｓ）として示してある）に
おいても共に、ＳｉＦ4およびＮＨ3を用いた場合の方が
Ｎ−Ｈ結合が大幅に減少している。そして、波数が〜８
５０ｃｍ-1のantisymmetric streching mode（図中で
はＳｉ−Ｎ（Ａ．Ｓ）として示してある）におけるＳｉ
−Ｎ結合を見てみると分かるように、このＳｉ−Ｎ結合
に関しては、ＳｉＦ4およびＮＨ3を用いた場合であって
も、フッ素添加なしのＳｉＨ4およびＮＨ3を用いた場合
とＳｉ−Ｎ結合数がほとんど変化していない。つまり、
ＳｉＦ4およびＮＨ3を用いたプラズマＣＶＤにより、フ
ッ素添加なしのＳｉＨ4およびＮＨ3を用いた場合に対し
て、Ｓｉ−Ｎ結合数を減少させることなく、Ｎ−Ｈ結合
数を低減させることができるのである。
対する結合の占める密度の大きさの関係を示している。
この図から分かるように、通常のフッ素添加なしのガス
を用いた場合と本実施形態のようにＳｉＦ4およびＮＨ3
を用いた場合とを比較すると、波数が〜１２００ｃｍ-1
のbending mode（図中ではＮ−Ｈ（Ｂ）として示して
ある）においても、波数が〜３３４０ｃｍ-1のstretchi
ng mode（図中ではＮ−Ｈ（Ｓ）として示してある）に
おいても共に、ＳｉＦ4およびＮＨ3を用いた場合の方が
Ｎ−Ｈ結合が大幅に減少している。そして、波数が〜８
５０ｃｍ-1のantisymmetric streching mode（図中で
はＳｉ−Ｎ（Ａ．Ｓ）として示してある）におけるＳｉ
−Ｎ結合を見てみると分かるように、このＳｉ−Ｎ結合
に関しては、ＳｉＦ4およびＮＨ3を用いた場合であって
も、フッ素添加なしのＳｉＨ4およびＮＨ3を用いた場合
とＳｉ−Ｎ結合数がほとんど変化していない。つまり、
ＳｉＦ4およびＮＨ3を用いたプラズマＣＶＤにより、フ
ッ素添加なしのＳｉＨ4およびＮＨ3を用いた場合に対し
て、Ｓｉ−Ｎ結合数を減少させることなく、Ｎ−Ｈ結合
数を低減させることができるのである。
【００３４】これは、ゲート窒化膜４中若しくはゲート
窒化膜４とＮ型ウェル層２との界面にフッ素を介在させ
ることにより、通常、ダングリングボンドを終端させて
いるＳｉ−ＨがＳｉ−Ｆに置換されるためと考えられ
る。
窒化膜４とＮ型ウェル層２との界面にフッ素を介在させ
ることにより、通常、ダングリングボンドを終端させて
いるＳｉ−ＨがＳｉ−Ｆに置換されるためと考えられ
る。
【００３５】そして、Ｓｉ−Ｈの結合エネルギー３．３
ｅＶに対してＳｉ−Ｆの結合エネルギーが５．８ｅＶと
大きいことから、正孔電流に対するバリアハイトが高く
なるため、電気的ストレス変動が小さくなり、ＭＯＳダ
イオードの信頼性を向上させることができる。実験によ
り調べたところ、ゲート窒化膜４内のフッ素濃度が、窒
化膜の原子組成比として９％〜１２％であった。
ｅＶに対してＳｉ−Ｆの結合エネルギーが５．８ｅＶと
大きいことから、正孔電流に対するバリアハイトが高く
なるため、電気的ストレス変動が小さくなり、ＭＯＳダ
イオードの信頼性を向上させることができる。実験によ
り調べたところ、ゲート窒化膜４内のフッ素濃度が、窒
化膜の原子組成比として９％〜１２％であった。
【００３６】なお、フッ素に代えて塩素を添加すること
も考えられるが、この場合、Ｓｉ−Ｃｌの結合エネルギ
ーが３．９ＶとＳｉ−Ｆの結合エネルギーよりも小さい
ため、フッ素を添加した方がより好ましいといえる。
も考えられるが、この場合、Ｓｉ−Ｃｌの結合エネルギ
ーが３．９ＶとＳｉ−Ｆの結合エネルギーよりも小さい
ため、フッ素を添加した方がより好ましいといえる。
【００３７】また、ＮＨ3とＳｉＦ4とを用いた場合、Ｎ
Ｈ3ガス中の水素がＳｉＦ4ガス中のフッ素によって引き
抜かれ、ゲート窒化膜４とＮ型ウェル層２との界面にフ
ッ素が入り込むことになる。これは、フッ素の方が水素
よりも電気陰性度が大きいため、水素よりもダングリン
グボンドをより終端させ易いためであると考えられる。
このため、ゲート窒化膜４とＮ型ウェル層２との界面に
おける界面準位が低減される。
Ｈ3ガス中の水素がＳｉＦ4ガス中のフッ素によって引き
抜かれ、ゲート窒化膜４とＮ型ウェル層２との界面にフ
ッ素が入り込むことになる。これは、フッ素の方が水素
よりも電気陰性度が大きいため、水素よりもダングリン
グボンドをより終端させ易いためであると考えられる。
このため、ゲート窒化膜４とＮ型ウェル層２との界面に
おける界面準位が低減される。
【００３８】図４に、ゲート窒化膜４とＮ型ウェル層２
との界面における界面準位、ゲート窒化膜４における電
荷トラップを調べたＣ−Ｖ特性図を示す。この図のうち
（ａ）が本実施形態におけるＣ−Ｖ特性、（ｂ）がフッ
素を添加していない場合におけるＣ−Ｖ特性を示してい
る。この図に示されるように、本実施形態の方がフッ素
を添加していない場合よりもヒステリシス特性が改善さ
れており、また、本実施形態の場合にはフッ素を添加し
ていない場合に現われていたハンプ（特性曲線が突出し
た形状になること）が現われていない。このことから
も、ゲート窒化膜４とＮ型ウェル層２との界面における
界面準位が低減されていることが分かる。
との界面における界面準位、ゲート窒化膜４における電
荷トラップを調べたＣ−Ｖ特性図を示す。この図のうち
（ａ）が本実施形態におけるＣ−Ｖ特性、（ｂ）がフッ
素を添加していない場合におけるＣ−Ｖ特性を示してい
る。この図に示されるように、本実施形態の方がフッ素
を添加していない場合よりもヒステリシス特性が改善さ
れており、また、本実施形態の場合にはフッ素を添加し
ていない場合に現われていたハンプ（特性曲線が突出し
た形状になること）が現われていない。このことから
も、ゲート窒化膜４とＮ型ウェル層２との界面における
界面準位が低減されていることが分かる。
【００３９】このように、ゲート窒化膜４とＮ型ウェル
層２との界面における界面準位を低減することにより、
ＭＯＳダイオードの駆動能力の向上、飽和電流向上を図
ることができる。
層２との界面における界面準位を低減することにより、
ＭＯＳダイオードの駆動能力の向上、飽和電流向上を図
ることができる。
【００４０】さらに、本実施形態におけるゲート窒化膜
４は、フッ素添加なしで形成したものと比べても同等も
しくはそれ以上の屈折率、Ｓｉ−Ｎ結合量となるため、
不純物が拡散し難く、ゲート窒化膜４形成後に行われる
熱処理工程時に、金属電極層５内に存在するボロンがゲ
ート窒化膜４に拡散してしまういわゆる「ボロン抜け」
を防止することも可能である。
４は、フッ素添加なしで形成したものと比べても同等も
しくはそれ以上の屈折率、Ｓｉ−Ｎ結合量となるため、
不純物が拡散し難く、ゲート窒化膜４形成後に行われる
熱処理工程時に、金属電極層５内に存在するボロンがゲ
ート窒化膜４に拡散してしまういわゆる「ボロン抜け」
を防止することも可能である。
【００４１】また、本実施形態に示すＥＣＲ−プラズマ
ＣＶＤ装置１０での電子密度は、シングルプローブ２１
による測定により１×１０9〜１０12ｃｍ-3であること
が分かっている。このような高密度プラズマを用いるこ
とで、ガスの高い解離が期待でき、それによりフッ素に
よるゲート窒化膜４のポーラス化（空洞化）を防止でき
るため、ゲート窒化膜４の比誘電率の低下を抑制するこ
とが可能となる。一方、通常、高密度プラズマを用いる
と、高い電子温度によるＣＺシリコン基板１やゲート窒
化膜４自体のダメージが懸念される。しかしながら、本
実施形態においては、パルス変調プラズマを用いてお
り、プラズマ中に電子の代りにマイナスのフッ素イオン
が閉じ込められることになるため、電子温度が低下さ
れ、ＣＺシリコン基板１やゲート窒化膜４自体のダメー
ジが低減される。従って、本実施形態に示すプラズマＣ
ＶＤ法によれば、高密度プラズマを用いつつ、低電子温
度化を図ることが可能である。
ＣＶＤ装置１０での電子密度は、シングルプローブ２１
による測定により１×１０9〜１０12ｃｍ-3であること
が分かっている。このような高密度プラズマを用いるこ
とで、ガスの高い解離が期待でき、それによりフッ素に
よるゲート窒化膜４のポーラス化（空洞化）を防止でき
るため、ゲート窒化膜４の比誘電率の低下を抑制するこ
とが可能となる。一方、通常、高密度プラズマを用いる
と、高い電子温度によるＣＺシリコン基板１やゲート窒
化膜４自体のダメージが懸念される。しかしながら、本
実施形態においては、パルス変調プラズマを用いてお
り、プラズマ中に電子の代りにマイナスのフッ素イオン
が閉じ込められることになるため、電子温度が低下さ
れ、ＣＺシリコン基板１やゲート窒化膜４自体のダメー
ジが低減される。従って、本実施形態に示すプラズマＣ
ＶＤ法によれば、高密度プラズマを用いつつ、低電子温
度化を図ることが可能である。
【００４２】ここで、上記したようにガス流量をＮＨ3
は５０ｓｃｃｍ、ＳｉＦ4は２０ｓｃｃｍとした理由に
ついて説明する。
は５０ｓｃｃｍ、ＳｉＦ4は２０ｓｃｃｍとした理由に
ついて説明する。
【００４３】図５（ａ）は、ガスの流量比に対するＳｉ
−Ｎ結合量とフッ素濃度の関係を表している。フッ素濃
度に関してはＸＰＳ（X−ray photoelectron spectro
scopy）によりＦ１ｓ／Ｓｉ２ｐ／Ｎ１ｓ比から求め、
Ｓｉ−Ｎ結合量に関してはＦＴ−ＩＲ ＲＡＳ（fourie
r transfoem infrared reflection absorptionspec
troscopy ）によるＳｉ−Ｎ結合ピーク面積より求めて
ある。
−Ｎ結合量とフッ素濃度の関係を表している。フッ素濃
度に関してはＸＰＳ（X−ray photoelectron spectro
scopy）によりＦ１ｓ／Ｓｉ２ｐ／Ｎ１ｓ比から求め、
Ｓｉ−Ｎ結合量に関してはＦＴ−ＩＲ ＲＡＳ（fourie
r transfoem infrared reflection absorptionspec
troscopy ）によるＳｉ−Ｎ結合ピーク面積より求めて
ある。
【００４４】一方、上述のようにフッ素の濃度が原子組
成比で９％〜１２％の場合に好適であることが確認され
ている。さらに、実験によりＳｉ−Ｎ結合量が２〜２．
６となるときに好適であることが確認された。
成比で９％〜１２％の場合に好適であることが確認され
ている。さらに、実験によりＳｉ−Ｎ結合量が２〜２．
６となるときに好適であることが確認された。
【００４５】これらの結果から、ガス流量比（ＮＨ3／
ＳｉＦ4）が１．９以上の場合において、Ｓｉ−Ｎ結合
量が上記した範囲となる。なお、実験では少なくともガ
ス流量比が１７以下の場合において上記範囲となること
を確認している。また、ガス流量比が４．５以下の場合
にフッ素濃度が上記した範囲となる。なお、実験では少
なくともガス流量比が２．５以上の場合において上記範
囲となることを確認している。特に、ガス流量比が２．
５（つまりＮＨ3／ＳｉＦ4＝５０／２０）の時にＳｉ−
Ｎ結合量とフッ素濃度が最も好ましい値となる。
ＳｉＦ4）が１．９以上の場合において、Ｓｉ−Ｎ結合
量が上記した範囲となる。なお、実験では少なくともガ
ス流量比が１７以下の場合において上記範囲となること
を確認している。また、ガス流量比が４．５以下の場合
にフッ素濃度が上記した範囲となる。なお、実験では少
なくともガス流量比が２．５以上の場合において上記範
囲となることを確認している。特に、ガス流量比が２．
５（つまりＮＨ3／ＳｉＦ4＝５０／２０）の時にＳｉ−
Ｎ結合量とフッ素濃度が最も好ましい値となる。
【００４６】また、図５（ｂ）は、ガス流量比と形成さ
れたゲート窒化膜４の絶縁性との関係を示すＪ−Ｖ特性
図である。なお、形成されたゲート窒化膜４の膜厚バラ
ツキを考慮して、ここではゲート窒化膜４が４ｎｍで形
成された場合の絶縁性を示すように各データの合わせ込
みを行っている。
れたゲート窒化膜４の絶縁性との関係を示すＪ−Ｖ特性
図である。なお、形成されたゲート窒化膜４の膜厚バラ
ツキを考慮して、ここではゲート窒化膜４が４ｎｍで形
成された場合の絶縁性を示すように各データの合わせ込
みを行っている。
【００４７】この結果からも分かるように、ＮＨ3／Ｓ
ｉＦ4＝５０／２０において最も直接トンネル電流が抑
制される。なお、ここではガス流量比が２．５となる場
合についてしかＪ−Ｖ特性を示していないが、ガス流量
比１．７〜５の場合すべてに対してガス流量比が２．５
となる場合と同様に良好な絶縁性が得られると考えられ
る。
ｉＦ4＝５０／２０において最も直接トンネル電流が抑
制される。なお、ここではガス流量比が２．５となる場
合についてしかＪ−Ｖ特性を示していないが、ガス流量
比１．７〜５の場合すべてに対してガス流量比が２．５
となる場合と同様に良好な絶縁性が得られると考えられ
る。
【００４８】これらの結果に示されるように、ガス流量
比が１．９〜４．５、特に２．５となるようにすること
により、ゲート窒化膜４におけるＳｉ−Ｎ結合量、フッ
素濃度が所望範囲となるようにできると共に、良好な絶
縁性が得られるゲート窒化膜とすることができる。この
ため、本実施形態では、これらの効果を最も得られるガ
ス流量比に設定している。
比が１．９〜４．５、特に２．５となるようにすること
により、ゲート窒化膜４におけるＳｉ−Ｎ結合量、フッ
素濃度が所望範囲となるようにできると共に、良好な絶
縁性が得られるゲート窒化膜とすることができる。この
ため、本実施形態では、これらの効果を最も得られるガ
ス流量比に設定している。
【００４９】（第２実施形態）上記第１実施形態では本
発明をＭＯＳダイオードに適用した場合について説明し
たが、本実施形態ではサリサイド構造のＭＯＳトランジ
スタに本発明を適用する場合について説明する。図６に
本実施形態におけるＭＯＳトランジスタの製造工程を示
し、この図に基づきＭＯＳトランジスタの製造方法を説
明する。
発明をＭＯＳダイオードに適用した場合について説明し
たが、本実施形態ではサリサイド構造のＭＯＳトランジ
スタに本発明を適用する場合について説明する。図６に
本実施形態におけるＭＯＳトランジスタの製造工程を示
し、この図に基づきＭＯＳトランジスタの製造方法を説
明する。
【００５０】〔図６（ａ）に示す工程〕まず、（１０
０）面のＣＺシリコン基板３１を用意する。そして、こ
のＣＺシリコン基板３１にＮ型ウェル層３２を形成した
後、周知の方法により素子分離領域３３を形成する。
０）面のＣＺシリコン基板３１を用意する。そして、こ
のＣＺシリコン基板３１にＮ型ウェル層３２を形成した
後、周知の方法により素子分離領域３３を形成する。
【００５１】続いて、ゲート絶縁膜成膜前処理としてＲ
ＣＡ洗浄を行ったのち、さらに０．５％フッ酸水にてＮ
型ウェル層３２上に形成された自然酸化膜を除去し、純
水にて洗浄する。
ＣＡ洗浄を行ったのち、さらに０．５％フッ酸水にてＮ
型ウェル層３２上に形成された自然酸化膜を除去し、純
水にて洗浄する。
【００５２】〔図６（ｂ）に示す工程〕上記第１実施形
態の図２で示したＥＣＲ−プラズマＣＶＤ装置１０を用
い、上記第１実施形態と同様の成膜条件により、Ｎ型ウ
ェル層３２の表面にゲート窒化膜３４を物理的膜厚４ｎ
ｍ程度、酸化膜換算では２．２ｎｍ程度成膜する。
態の図２で示したＥＣＲ−プラズマＣＶＤ装置１０を用
い、上記第１実施形態と同様の成膜条件により、Ｎ型ウ
ェル層３２の表面にゲート窒化膜３４を物理的膜厚４ｎ
ｍ程度、酸化膜換算では２．２ｎｍ程度成膜する。
【００５３】これにより、ダングリングボンドがＳｉ−
Ｆ結合で終端されたゲート窒化膜３４を形成することが
できると共に、ゲート窒化膜３４とＮ型ウェル層３２と
の界面における界面準位を低減することができる。
Ｆ結合で終端されたゲート窒化膜３４を形成することが
できると共に、ゲート窒化膜３４とＮ型ウェル層３２と
の界面における界面準位を低減することができる。
【００５４】〔図６（ｃ）に示す工程〕ゲート窒化膜３
４を覆うように、減圧（ＬＰ）ＣＶＤ法を用いて、多結
晶シリコンを１６０ｎｍ程度堆積し、イオン注入法によ
り多結晶シリコンの全面にＢ+をイオン注入する。
４を覆うように、減圧（ＬＰ）ＣＶＤ法を用いて、多結
晶シリコンを１６０ｎｍ程度堆積し、イオン注入法によ
り多結晶シリコンの全面にＢ+をイオン注入する。
【００５５】続いて、フォトリソグラフィーによりパタ
ーニングを行うが、ここではパターニング精度向上の
為、下地からの反射を防止する窒化膜等からなる反射防
止膜（ＡＲＬ−ＳＩＮ）３５をＰＥＣＶＤ法にて３０ｎ
ｍ程度堆積したのち、ＨＢｒ＋Ｏ2ガスを用いたエッチ
ングを行ってゲート電極３６をパターニングする。
ーニングを行うが、ここではパターニング精度向上の
為、下地からの反射を防止する窒化膜等からなる反射防
止膜（ＡＲＬ−ＳＩＮ）３５をＰＥＣＶＤ法にて３０ｎ
ｍ程度堆積したのち、ＨＢｒ＋Ｏ2ガスを用いたエッチ
ングを行ってゲート電極３６をパターニングする。
【００５６】〔図６（ｄ）に示す工程〕ゲート電極３６
をマスクとしてＢＦ2 +をイオン注入することにより、電
界緩和層となる浅いｐ型拡散層３７を形成する。
をマスクとしてＢＦ2 +をイオン注入することにより、電
界緩和層となる浅いｐ型拡散層３７を形成する。
【００５７】〔図７（ａ）に示す工程〕基板上の全面
に、ＣＶＤ法により酸化膜を８０ｎｍ程度の厚さで堆積
させたのち、ＣＨＦ3、ＣＦ4、Ａｒ混合ガスを用いた異
方性ドライエッチング（ＲＩＥ）によって酸化膜および
ゲート窒化膜３４をエッチバックし、ゲート電極３６の
側壁にのみ酸化膜を残すことで側壁酸化膜（サイドウォ
ールスペーサ）３８を形成すると共に、ゲート窒化膜３
４のうちゲート電極３６下に位置する部分以外を除去す
る。
に、ＣＶＤ法により酸化膜を８０ｎｍ程度の厚さで堆積
させたのち、ＣＨＦ3、ＣＦ4、Ａｒ混合ガスを用いた異
方性ドライエッチング（ＲＩＥ）によって酸化膜および
ゲート窒化膜３４をエッチバックし、ゲート電極３６の
側壁にのみ酸化膜を残すことで側壁酸化膜（サイドウォ
ールスペーサ）３８を形成すると共に、ゲート窒化膜３
４のうちゲート電極３６下に位置する部分以外を除去す
る。
【００５８】〔図７（ｂ）に示す工程〕リン酸によって
反射防止膜３５を剥離させたのち、側壁絶縁膜３８およ
びゲート電極３６をマスクとしてＢ+をイオン注入す
る。これにより、Ｎ型ウェル層３２の表層部のうちゲー
ト電極３６の両側に位置する部位において、電界緩和層
としてのｐ型拡散層３７よりも接合深さが深いｐ+型の
高濃度なソース領域３９およびドレイン領域４０が形成
される。
反射防止膜３５を剥離させたのち、側壁絶縁膜３８およ
びゲート電極３６をマスクとしてＢ+をイオン注入す
る。これにより、Ｎ型ウェル層３２の表層部のうちゲー
ト電極３６の両側に位置する部位において、電界緩和層
としてのｐ型拡散層３７よりも接合深さが深いｐ+型の
高濃度なソース領域３９およびドレイン領域４０が形成
される。
【００５９】〔図７（ｃ）に示す工程〕まず、シリコン
活性層上に形成された薄い酸化膜をエッチング液（例え
ばフッ酸）で除去したのち、スパッタリングによりシリ
コン活性層上に例えばＣｏ等の高融点金属膜を堆積させ
る。
活性層上に形成された薄い酸化膜をエッチング液（例え
ばフッ酸）で除去したのち、スパッタリングによりシリ
コン活性層上に例えばＣｏ等の高融点金属膜を堆積させ
る。
【００６０】次に、２段階短時間熱処理法を行う。具体
的には、まず低温熱処理を行って１次シリサイド反応さ
せたのち、未反応高融点金属膜をエッチング液（例えば
過酸化アンモニア＋過硫酸）で除去し、さらに２次熱処
理を行う。これにより、露出していたシリコン活性層
（すなわちゲート電極３６、ソース領域３９およびドレ
イン領域４０）上に自己整合的に高融点金属シリサイド
腹３６ａ、３９ａ、４０ａが形成される。
的には、まず低温熱処理を行って１次シリサイド反応さ
せたのち、未反応高融点金属膜をエッチング液（例えば
過酸化アンモニア＋過硫酸）で除去し、さらに２次熱処
理を行う。これにより、露出していたシリコン活性層
（すなわちゲート電極３６、ソース領域３９およびドレ
イン領域４０）上に自己整合的に高融点金属シリサイド
腹３６ａ、３９ａ、４０ａが形成される。
【００６１】〔図７（ｄ）に示す工程〕基板全面上にプ
ラズマＣＶＤ法を用いて酸化シリコン膜を堆積させたの
ち、平坦化の為、スピンオングラス法（ＳＯＧ）により
ＳＯＧ膜を塗布すると共に、加熱することによってガラ
ス化させる。これにより、基板上面に層間絶縁膜４１が
形成される。なお、この平坦化方法としては、ＣＭＰ
（chemical mechanicalpolish）法による研磨でも良
い。
ラズマＣＶＤ法を用いて酸化シリコン膜を堆積させたの
ち、平坦化の為、スピンオングラス法（ＳＯＧ）により
ＳＯＧ膜を塗布すると共に、加熱することによってガラ
ス化させる。これにより、基板上面に層間絶縁膜４１が
形成される。なお、この平坦化方法としては、ＣＭＰ
（chemical mechanicalpolish）法による研磨でも良
い。
【００６２】続いて、フォトリソグラフィ工程により、
層間絶縁膜４１に、ゲート電極３６、ソース領域３９、
ドレイン領域４０上のシリサイド膜３６ａ、３９ａ、４
０ａを露出させるコンタクトホール４１ａを形成したの
ち、図示しないが層間絶縁膜４１上にバリアメタルやＡ
１合金層を含む金属配線層を配置し、金属配線層をパタ
ーニングすることでソース領域３９やドレイン領域４０
等に接続される各電極を形成する。
層間絶縁膜４１に、ゲート電極３６、ソース領域３９、
ドレイン領域４０上のシリサイド膜３６ａ、３９ａ、４
０ａを露出させるコンタクトホール４１ａを形成したの
ち、図示しないが層間絶縁膜４１上にバリアメタルやＡ
１合金層を含む金属配線層を配置し、金属配線層をパタ
ーニングすることでソース領域３９やドレイン領域４０
等に接続される各電極を形成する。
【００６３】その後、図示しないが、電極表面を覆うよ
うにパッシベーション膜を成膜する。これにより、半導
体層としてのＮ型ウェル層３２を有する半導体基板とし
てのＣＺシリコン基板３１と、Ｎ型ウェル層３２上に形
成されたゲート窒化膜３４と、ゲート窒化膜上に形成さ
れた金属電極層としてのゲート電極３６とを有し、後述
するように、ゲート窒化膜３４のフッ素濃度が、原子組
成比で９％〜１２％、Ｓｉ−Ｎ結合量が２〜２．５とな
るサリサイド構造を有するＭＯＳトランジスタが完成す
る。
うにパッシベーション膜を成膜する。これにより、半導
体層としてのＮ型ウェル層３２を有する半導体基板とし
てのＣＺシリコン基板３１と、Ｎ型ウェル層３２上に形
成されたゲート窒化膜３４と、ゲート窒化膜上に形成さ
れた金属電極層としてのゲート電極３６とを有し、後述
するように、ゲート窒化膜３４のフッ素濃度が、原子組
成比で９％〜１２％、Ｓｉ−Ｎ結合量が２〜２．５とな
るサリサイド構造を有するＭＯＳトランジスタが完成す
る。
【００６４】以上説明したように、ＭＯＳトランジスタ
においても上記第１実施形態と同様の方法で形成したゲ
ート窒化膜３４を形成することにより、ゲート窒化膜３
４とＮ型ウェル層３２との界面における界面準位を低減
することができ、ＭＯＳトランジスタの駆動能力の向
上、飽和電流向上を図ることができる。また、ゲート窒
化膜３４形成後に行われる熱処理工程時に、ゲート電極
３６内に存在するボロンがゲート窒化膜３４に拡散して
しまういわゆる「ボロン抜け」を防止することも可能で
ある。
においても上記第１実施形態と同様の方法で形成したゲ
ート窒化膜３４を形成することにより、ゲート窒化膜３
４とＮ型ウェル層３２との界面における界面準位を低減
することができ、ＭＯＳトランジスタの駆動能力の向
上、飽和電流向上を図ることができる。また、ゲート窒
化膜３４形成後に行われる熱処理工程時に、ゲート電極
３６内に存在するボロンがゲート窒化膜３４に拡散して
しまういわゆる「ボロン抜け」を防止することも可能で
ある。
【００６５】（他の実施形態）上記各実施形態ではゲー
ト窒化膜４の膜厚が４ｎｍとなるようにしているが、こ
れは例示であり、ゲート窒化膜４の膜厚はどのような値
でも構わない。ただし、本発明は特に微細化された半導
体装置に有効で、例えばゲート窒化膜４の膜厚が１〜５
ｎｍ程度とされる場合に有効である。
ト窒化膜４の膜厚が４ｎｍとなるようにしているが、こ
れは例示であり、ゲート窒化膜４の膜厚はどのような値
でも構わない。ただし、本発明は特に微細化された半導
体装置に有効で、例えばゲート窒化膜４の膜厚が１〜５
ｎｍ程度とされる場合に有効である。
【００６６】上記第１、第２実施形態では、窒化膜の形
成に使用するガスとしてＳｉＦ4とＮＨ3を用いている
が、これらのいずれかの元素を同位体に代えたガスを用
いても良い。例えば、ＮＨ3におけるＨ（水素）を同位
体であるＤ（重水素）に代えても良い。
成に使用するガスとしてＳｉＦ4とＮＨ3を用いている
が、これらのいずれかの元素を同位体に代えたガスを用
いても良い。例えば、ＮＨ3におけるＨ（水素）を同位
体であるＤ（重水素）に代えても良い。
【００６７】上記第１、第２実施形態では、ＭＯＳダイ
オードやサリサイド構造のＭＯＳトランジスタに本発明
を適用した場合を説明したが、他のＭＯＳ構造の半導体
装置に適用することも可能である。また、トンネル膜上
にフローティングゲートが配置されるような半導体メモ
リのトンネル膜に本発明を適用することも可能である。
また、液晶（ＴＦＴ）のように、ガラス基板上にソー
ス、ドレインを形成し、これらソース、ドレイン上を含
むように多結晶（アモルファス）シリコン、絶縁膜、ゲ
ート電極を順に積層した構造における絶縁膜に本発明を
適用することも可能である。この場合、ガラス基板上に
ソース、ドレインを形成する工程と、ソース、ドレイン
を含むガラス基板上に多結晶シリコンを形成する工程
と、四フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を
含むガス雰囲気にて、多結晶シリコン上にフッ素を含ん
だシリコン窒化膜を成膜する工程と、シリコン窒化膜上
にゲート電極を形成する工程等によって上記構造の半導
体装置を製造することができる。もちろん、ガラス基板
上に多結晶シリコンを形成したのちに、多結晶シリコン
にソース、ドレインを形成する工程を行う製法によって
上記構造の半導体装置を製造できる。
オードやサリサイド構造のＭＯＳトランジスタに本発明
を適用した場合を説明したが、他のＭＯＳ構造の半導体
装置に適用することも可能である。また、トンネル膜上
にフローティングゲートが配置されるような半導体メモ
リのトンネル膜に本発明を適用することも可能である。
また、液晶（ＴＦＴ）のように、ガラス基板上にソー
ス、ドレインを形成し、これらソース、ドレイン上を含
むように多結晶（アモルファス）シリコン、絶縁膜、ゲ
ート電極を順に積層した構造における絶縁膜に本発明を
適用することも可能である。この場合、ガラス基板上に
ソース、ドレインを形成する工程と、ソース、ドレイン
を含むガラス基板上に多結晶シリコンを形成する工程
と、四フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を
含むガス雰囲気にて、多結晶シリコン上にフッ素を含ん
だシリコン窒化膜を成膜する工程と、シリコン窒化膜上
にゲート電極を形成する工程等によって上記構造の半導
体装置を製造することができる。もちろん、ガラス基板
上に多結晶シリコンを形成したのちに、多結晶シリコン
にソース、ドレインを形成する工程を行う製法によって
上記構造の半導体装置を製造できる。
【００６８】また、上記各実施形態では、絶縁膜と不純
物層との界面における界面準位の影響を低減することを
念頭に、本発明により製造した窒化膜をゲート絶縁膜に
適用した場合を例に挙げて説明したが、他の用途の絶縁
膜にも本発明を適用することが可能である。
物層との界面における界面準位の影響を低減することを
念頭に、本発明により製造した窒化膜をゲート絶縁膜に
適用した場合を例に挙げて説明したが、他の用途の絶縁
膜にも本発明を適用することが可能である。
【００６９】例えば、層間絶縁膜は両側にエッチングス
トッパを形成することになるが、このエッチングストッ
パに本発明における窒化膜を使用することが可能であ
る。このような構造の半導体装置の場合、素子が備えら
れた半導体基板上に層間絶縁膜を形成する工程と、層間
絶縁膜にコンタクトホール形成する工程とを有し、コン
タクトホールを介して素子との電気的な接続が行われる
ことになるが、層間絶縁膜を形成する工程において、四
フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含むガ
ス雰囲気にて、フッ素を含んだシリコン窒化膜を成膜す
る工程が含まれるようにすればよい。
トッパを形成することになるが、このエッチングストッ
パに本発明における窒化膜を使用することが可能であ
る。このような構造の半導体装置の場合、素子が備えら
れた半導体基板上に層間絶縁膜を形成する工程と、層間
絶縁膜にコンタクトホール形成する工程とを有し、コン
タクトホールを介して素子との電気的な接続が行われる
ことになるが、層間絶縁膜を形成する工程において、四
フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含むガ
ス雰囲気にて、フッ素を含んだシリコン窒化膜を成膜す
る工程が含まれるようにすればよい。
【００７０】また、パッシベーション膜として本発明に
おける窒化膜を使用することも可能である。特に、本発
明によれば低温プロセスでパッシベーション膜を形成で
きるため有効である。このような構造の半導体装置の場
合、素子が備えられた半導体基板上にパッシベーション
膜を形成する工程を有することになるが、このパッシベ
ーション膜を形成する工程において、四フッ化珪素（Ｓ
ｉＦ4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、
フッ素を含んだシリコン窒化膜を形成する工程が含まれ
るようにすればよい。
おける窒化膜を使用することも可能である。特に、本発
明によれば低温プロセスでパッシベーション膜を形成で
きるため有効である。このような構造の半導体装置の場
合、素子が備えられた半導体基板上にパッシベーション
膜を形成する工程を有することになるが、このパッシベ
ーション膜を形成する工程において、四フッ化珪素（Ｓ
ｉＦ4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、
フッ素を含んだシリコン窒化膜を形成する工程が含まれ
るようにすればよい。
【００７１】これらの用途の場合、本発明における窒化
膜が高い絶縁性を備えていることから、リーク電流防止
等の効果を得ることが可能となる。
膜が高い絶縁性を備えていることから、リーク電流防止
等の効果を得ることが可能となる。
【００７２】上記第１、第２実施形態では、ＥＣＲ−プ
ラズマＣＶＤ装置によってゲート窒化膜を形成する場合
について説明したが、この他の装置、例えば、ＵＨＦプ
ラズマＣＶＤ装置（周波数５００ＭＨｚのプラズマＣＶ
Ｄ装置）、ＶＨＦプラズマＣＶＤ装置（周波数６０ＭＨ
ｚ〜１００ＭＨｚのプラズマＣＶＤ装置）、ＩＣＰプラ
ズマＣＶＤ装置（誘導結合型プラズマＣＶＤ装置）、表
面波プラズマＣＶＤ装置、ＲＦ平行平板ＣＶＤ装置を用
いてゲート窒化膜を形成しても上記と同様の効果が得ら
れる。
ラズマＣＶＤ装置によってゲート窒化膜を形成する場合
について説明したが、この他の装置、例えば、ＵＨＦプ
ラズマＣＶＤ装置（周波数５００ＭＨｚのプラズマＣＶ
Ｄ装置）、ＶＨＦプラズマＣＶＤ装置（周波数６０ＭＨ
ｚ〜１００ＭＨｚのプラズマＣＶＤ装置）、ＩＣＰプラ
ズマＣＶＤ装置（誘導結合型プラズマＣＶＤ装置）、表
面波プラズマＣＶＤ装置、ＲＦ平行平板ＣＶＤ装置を用
いてゲート窒化膜を形成しても上記と同様の効果が得ら
れる。
【００７３】また、上記実施形態では、ＳｉＦ4とＮＨ3
を含むガス雰囲気としているが、さらに水素（Ｈ2）も
しくは重水素（Ｄ2）をこのガス雰囲気中に導入しても
良い。
を含むガス雰囲気としているが、さらに水素（Ｈ2）も
しくは重水素（Ｄ2）をこのガス雰囲気中に導入しても
良い。
【００７４】なお、上記各実施形態では、金属電極層５
やゲート電極３６を金属で形成した場合を説明している
が、バリア層等の役割を果たす金属酸化膜を介して金属
電極層５やゲート電極３６を配置するようにしてもよ
い。
やゲート電極３６を金属で形成した場合を説明している
が、バリア層等の役割を果たす金属酸化膜を介して金属
電極層５やゲート電極３６を配置するようにしてもよ
い。
【図１】本発明の第１実施形態におけるＭＯＳダイオー
ドの製造工程を示す図である。
ドの製造工程を示す図である。
【図２】図１に示すＭＯＳダイオードのゲート窒化膜の
形成に使用するＥＣＲ−プラズマＣＶＤ装置の概略構成
を示す図である。
形成に使用するＥＣＲ−プラズマＣＶＤ装置の概略構成
を示す図である。
【図３】赤外光の波数とゲート窒化膜内の結合の占める
密度の関係を示す図である。
密度の関係を示す図である。
【図４】ゲート窒化膜とＮ型ウェル層との界面における
界面準位、およびゲート窒化膜における電荷トラップを
調べたＣ−Ｖ特性図である。
界面準位、およびゲート窒化膜における電荷トラップを
調べたＣ−Ｖ特性図である。
【図５】（ａ）は、ガスの流量比に対するＳｉ−Ｎ結合
量とフッ素濃度の関係を表す図であり、（ｂ）は、ガス
流量比と形成されたゲート窒化膜の絶縁性との関係を示
すＪ−Ｖ特性図である。
量とフッ素濃度の関係を表す図であり、（ｂ）は、ガス
流量比と形成されたゲート窒化膜の絶縁性との関係を示
すＪ−Ｖ特性図である。
【図６】本発明の第２実施形態におけるＭＯＳトランジ
スタの製造工程を示す図である。
スタの製造工程を示す図である。
【図７】図６に続くＭＯＳトランジスタの製造工程を示
す図である。
す図である。
【符号の説明】 １、３１…ＣＺシリコン基板、２、３２…Ｎ型ウェル
層、４、３４…ゲート窒化膜、５…金属電極層、３６…
ゲート電極、３９…ソース領域、４０…ドレイン領域。
層、４、３４…ゲート窒化膜、５…金属電極層、３６…
ゲート電極、３９…ソース領域、４０…ドレイン領域。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ｖ ６１９Ａ (72)発明者 大田 裕之 愛知県名古屋市千種区不老町 名古屋大学 内 Ｆターム(参考） 4K030 AA04 AA05 AA13 BA29 BA40 BB03 BB12 CA04 CA06 CA12 FA02 JA01 JA05 5F040 DA08 DA17 DA30 DC01 EB17 EC04 EC07 EC13 ED04 EF02 EH02 EJ03 EK01 EK05 EL06 FA05 FC19 FC27 5F058 BA20 BB04 BB07 BC08 BC10 BF09 BF24 BF30 BF37 BJ10 5F110 AA06 AA17 AA30 BB03 CC02 DD02 EE03 EE05 EE32 EE43 FF03 FF07 FF31 GG02 GG13 GG15 HJ01 HJ13 HL03 HM15 NN02 NN24 NN35 QQ11 QQ21
Claims (30)
- 【請求項１】 四フッ化珪素（ＳｉＦ4）とアンモニア
（ＮＨ3）を含むガス雰囲気にて、半導体層上にフッ素
を含んだシリコン窒化膜を成膜する工程と、 前記シリコン窒化膜上に電極を形成する工程と、を含ん
でいることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に第１導電型の半導体層を
形成する工程と、 四フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含む
ガス雰囲気にて、前記半導体層上にフッ素を含んだシリ
コン窒化膜を成膜する工程と、 前記シリコン窒化膜上にゲート電極を形成する工程と、 前記半導体層の表層部のうち、前記電極の両側に位置す
る部位に第２導電型のソース領域とドレイン領域とを形
成する工程と、を含んでいることを特徴とする半導体装
置の製造方法。 - 【請求項３】 ガラス基板上にソース、ドレインを形成
する工程と、 前記ソース、ドレインを含む前記ガラス基板上に多結晶
シリコンを形成する工程と、 四フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含む
ガス雰囲気にて、前記多結晶シリコン上にフッ素を含ん
だシリコン窒化膜を成膜する工程と、 前記シリコン窒化膜上にゲート電極を形成する工程と、
を含んでいることを特徴とする半導体装置の製造方法。 - 【請求項４】 ガラス基板上に多結晶シリコンを形成す
る工程と、 前記多結晶シリコンにソース、ドレインを形成する工程
と、 四フッ化珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含む
ガス雰囲気にて、前記多結晶シリコン上にフッ素を含ん
だシリコン窒化膜を成膜する工程と、 前記シリコン窒化膜上にゲート電極を形成する工程と、
を含んでいることを特徴とする半導体装置の製造方法。 - 【請求項５】 素子が備えられた半導体基板上にパッシ
ベーション膜を形成する工程を有し、 前記パッシベーション膜を形成する工程には、四フッ化
珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含むガス雰囲
気にて、フッ素を含んだシリコン窒化膜を形成する工程
が含まれていることを特徴とする半導体装置の製造方
法。 - 【請求項６】 素子が備えられた半導体基板上に層間絶
縁膜を形成する工程を有してなる半導体装置の製造方法
において、 前記層間絶縁膜を形成する工程には、四フッ化珪素（Ｓ
ｉＦ4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、
フッ素を含んだシリコン窒化膜を成膜する工程が含まれ
ていることを特徴とする半導体装置の製造方法。 - 【請求項７】 前記シリコン窒化膜を形成する工程をプ
ラズマ化学気相堆積法によって行うことを特徴とする請
求項１乃至６のいずれか１つに記載の半導体装置の製造
方法。 - 【請求項８】 前記プラズマ化学気相堆積法として、パ
ルス変調プラズマを用いることを特徴とする請求項７に
記載の半導体装置の製造方法。 - 【請求項９】 前記シリコン窒化膜を形成する工程で
は、前記四フッ化珪素に対するアンモニアのガス流量比
を１．９以上とすることを特徴とする請求項１乃至８の
いずれか１つに記載の半導体装置の製造方法。 - 【請求項１０】 前記シリコン窒化膜を形成する工程で
は、前記四フッ化珪素に対するアンモニアのガス流量比
を４．５以下とすることを特徴とする請求項１乃至９の
いずれか１つに記載の半導体装置の製造方法。 - 【請求項１１】 前記シリコン窒化膜を形成する工程で
は、前記シリコン窒化膜を５ｎｍ以下の膜厚で形成する
ことを特徴とする請求項２に記載の半導体装置の製造方
法。 - 【請求項１２】 前記四フッ化珪素を構成する元素のい
ずれかが、その同位体で構成された四フッ化珪素を用い
ることを特徴とする請求項１乃至１１のいずれか１つに
記載の半導体装置の製造方法。 - 【請求項１３】 前記アンモニアを構成する元素のいず
れかが、その同位体で構成されたアンモニアを用いるこ
とを特徴とする請求項１乃至１２のいずれか１つに記載
の半導体装置の製造方法。 - 【請求項１４】 前記ガス雰囲気内に水素（Ｈ2）もし
くは重水素（Ｄ2）を導入することを特徴とする請求項
１乃至１３のいずれか１つに記載の半導体装置の製造方
法。 - 【請求項１５】 第１導電型の半導体層を有する半導体
基板と、 前記半導体層上に形成されたゲート窒化膜と、 前記ゲート窒化膜上に形成された金属電極層とを有し、 前記ゲート窒化膜にはフッ素が含まれており、そのフッ
素濃度が、原子組成比で９％〜１２％となっていること
を特徴とする半導体装置。 - 【請求項１６】 前記ゲート窒化膜のＳｉ−Ｎ結合量が
２〜２．６となっていることを特徴とする請求項１５に
記載の半導体装置。 - 【請求項１７】 四フッ化珪素（ＳｉＦ4）とアンモニ
ア（ＮＨ3）を含むガス雰囲気にて、半導体層上にフッ
素を含んだシリコン窒化膜を成膜したのち、前記シリコ
ン窒化膜上に電極を形成することによって構成された半
導体装置。 - 【請求項１８】 半導体基板上に第１導電型の半導体層
を形成したのち、四フッ化珪素（ＳｉＦ4）とアンモニ
ア（ＮＨ3）を含むガス雰囲気にて、前記半導体層上に
フッ素を含んだシリコン窒化膜を成膜し、さらに前記シ
リコン窒化膜上にゲート電極を形成すると共に、前記半
導体層の表層部のうち、前記電極の両側に位置する部位
に第２導電型のソース領域とドレイン領域とを形成する
ことによって構成された半導体装置。 - 【請求項１９】 ガラス基板上にソース、ドレインを形
成すると共に、前記ソース、ドレインを含む前記ガラス
基板上に多結晶シリコンを形成し、四フッ化珪素（Ｓｉ
Ｆ4）とアンモニア（ＮＨ3）を含むガス雰囲気にて、前
記多結晶シリコン上にフッ素を含んだシリコン窒化膜を
成膜したのち、前記シリコン窒化膜上にゲート電極を形
成することによって構成された半導体装置。 - 【請求項２０】 ガラス基板上に多結晶シリコンを形成
すると共に、前記多結晶シリコンにソース、ドレインを
形成し、四フッ化珪素（ＳｉＦ4）とアンモニア（Ｎ
Ｈ3）を含むガス雰囲気にて、前記多結晶シリコン上に
フッ素を含んだシリコン窒化膜を成膜したのち、前記シ
リコン窒化膜上にゲート電極を形成することによって構
成された半導体装置。 - 【請求項２１】 素子が備えられた半導体基板上にパッ
シベーション膜が形成されてなり、前記パッシベーショ
ン膜が、四フッ化珪素（ＳｉＦ4）とアンモニア（Ｎ
Ｈ3）を含むガス雰囲気にて形成された、フッ素を含ん
だシリコン窒化膜で構成されていることを特徴とする半
導体装置。 - 【請求項２２】 素子が備えられた半導体基板上に層間
絶縁膜が形成されてなり、前記層間絶縁膜が、四フッ化
珪素（ＳｉＦ4）とアンモニア（ＮＨ3）を含むガス雰囲
気にて形成された、フッ素を含んだシリコン窒化膜で構
成されていることを特徴とする半導体装置。 - 【請求項２３】 前記シリコン窒化膜がプラズマ化学気
相堆積法によって形成されていることを特徴とする請求
項１７乃至２２のいずれか１つに記載の半導体装置。 - 【請求項２４】 前記プラズマ化学気相堆積法として、
パルス変調プラズマが用いられていることを特徴とする
請求項２３に記載の半導体装置。 - 【請求項２５】 前記シリコン窒化膜は、前記四フッ化
珪素に対するアンモニアのガス流量比が１．９以上とさ
れて形成されていることを特徴とする請求項１７乃至２
４のいずれか１つに記載の半導体装置。 - 【請求項２６】 前記シリコン窒化膜は、前記四フッ化
珪素に対するアンモニアのガス流量比が４．５以下とさ
れて形成されていることを特徴とする請求項１７乃至２
５のいずれか１つに記載の半導体装置。 - 【請求項２７】 前記シリコン窒化膜は、前記シリコン
窒化膜を５ｎｍ以下の膜厚となっていることを特徴とす
る請求項１９に記載の半導体装置。 - 【請求項２８】 前記四フッ化珪素を構成する元素のい
ずれかが、その同位体で構成された四フッ化珪素を用い
ていることを特徴とする請求項１７乃至２７のいずれか
１つに記載の半導体装置。 - 【請求項２９】 前記アンモニアを構成する元素のいず
れかが、その同位体で構成されたアンモニアを用いてい
ることを特徴とする請求項１７乃至２８のいずれか１つ
に記載の半導体装置。 - 【請求項３０】 前記ガス雰囲気内に水素（Ｈ2）もし
くは重水素（Ｄ2）が導入されていることを特徴とする
請求項１７乃至２９のいずれか１つに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000250122A JP2002064096A (ja) | 2000-08-21 | 2000-08-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000250122A JP2002064096A (ja) | 2000-08-21 | 2000-08-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002064096A true JP2002064096A (ja) | 2002-02-28 |
Family
ID=18739753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000250122A Pending JP2002064096A (ja) | 2000-08-21 | 2000-08-21 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002064096A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328759C (zh) * | 2003-04-07 | 2007-07-25 | 台湾积体电路制造股份有限公司 | 半导体组件的多重间隙壁宽度的制造方法 |
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2000
- 2000-08-21 JP JP2000250122A patent/JP2002064096A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1328759C (zh) * | 2003-04-07 | 2007-07-25 | 台湾积体电路制造股份有限公司 | 半导体组件的多重间隙壁宽度的制造方法 |
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8114722B2 (en) | 2007-08-24 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114734A (en) | Transistor structure incorporating a solid deuterium source for gate interface passivation | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| US6143666A (en) | Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough | |
| JPS58106833A (ja) | 半導体デバイス内に造形を形成する方法 | |
| US6475916B1 (en) | Method of patterning gate electrode with ultra-thin gate dielectric | |
| US6261973B1 (en) | Remote plasma nitridation to allow selectively etching of oxide | |
| US4866003A (en) | Plasma vapor deposition of an improved passivation film using electron cyclotron resonance | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| JP2734344B2 (ja) | 半導体装置の製造方法 | |
| US5686346A (en) | Method for enhancing field oxide thickness at field oxide perimeters | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| US6969646B2 (en) | Method of activating polysilicon gate structure dopants after offset spacer deposition | |
| US6242331B1 (en) | Method to reduce device contact resistance using a hydrogen peroxide treatment | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| CN109300844B (zh) | 鳍式晶体管及其形成方法 | |
| JPS6235268B2 (ja) | ||
| JP2002064096A (ja) | 半導体装置及びその製造方法 | |
| US20040007756A1 (en) | Semiconductor device and fabrication method therefor | |
| JPH1197683A (ja) | 半導体装置及びその製造方法 | |
| JP2953447B2 (ja) | 溝分離型半導体装置の製造方法 | |
| KR100219102B1 (ko) | 신뢰성있는 반도체 소자를 제조하기 위한 방법 | |
| JPH04274321A (ja) | 半導体装置の製造方法 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| CN1322565C (zh) | 包括有薄氧化物内衬的半导体装置及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |