[go: up one dir, main page]

TWI246191B - Circuit device and method of forming the same - Google Patents

Circuit device and method of forming the same Download PDF

Info

Publication number
TWI246191B
TWI246191B TW092126828A TW92126828A TWI246191B TW I246191 B TWI246191 B TW I246191B TW 092126828 A TW092126828 A TW 092126828A TW 92126828 A TW92126828 A TW 92126828A TW I246191 B TWI246191 B TW I246191B
Authority
TW
Taiwan
Prior art keywords
halo
channel region
scope
concentration
substrate
Prior art date
Application number
TW092126828A
Other languages
English (en)
Other versions
TW200417012A (en
Inventor
Cory E Weber
Gerhard Schrom
Ian R Post
Mark A Stettler
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200417012A publication Critical patent/TW200417012A/zh
Application granted granted Critical
Publication of TWI246191B publication Critical patent/TWI246191B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H10P30/204—
    • H10P30/212—
    • H10P30/222—
    • H10P30/225—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1246191 玖、發明說明： 【發明所屬之技術領域】 本發明係揭示-種電路裝置及形成電路裝置之方法。 【先前技術】 場效電晶體（FET)已為積體電路如多處理器或其他電路 之共同元件。電晶體典型包括在半導體基板中形成之源及 汲接合區，及在基板之表面上形成之閑電極。 常為源及汲接合區間之距離。在美 離在基板内，在間電極下面及 源與没接合間之基板區稱為溝道，溝道之長度為源及没接 合間之距離。 如上述’許多電晶體裝置均在半導體基板内形成。為改 進基板之半導體材料之導電率，基板内㈣進《入）摻雜 劑。代表性言之，Ν·型電晶體裝置可將其源與没區（及間電 極）以Ν-型摻雜劑如砷摻雜。沭型接合區於—井中形成其 先前已以Ρ-型導電率形成。一適當之ρ·型摻雜劑為删, 一電晶體裝置以下述方式1作。载體 板上建立之接點至源與沒接合而流動於源接合與);及= 間：為建立電流之流動’足夠電壓必須加在閘電極以形成 溝道中载體之逆溫層。此—最小量電壓稱為臨界電壓㈤。 =常’當製造同尺寸多電晶體時，理想為如臨界電壓之 性能特性在裝置間均相似。通常臨界電壓驅於降低以塑應 降低之閘長度。當然，性能常受電晶體尺寸降低之限识較 快切換，晶片上更多裝置等)，而掌握半導體處理工業之目 標。當閘電極長度料小於丨⑼nm時，可知臨界電壓迅速
O:\88\88177-940603.DOC -6- 1246191 降低。因此，即使閘電極長度之小變化（即與目標長度ι〇ηη 之差）’可構成臨界電遷極大影響。 理想上，限電電壓在目標閘極長度範圍應為常數以顧及 製造邊際。在一方面，為在可接受之閘極長度範圍下，增 進臨界電壓之常數化，在閘極邊緣下可引進局部植入摻雜 劑（P-型於N-型金氧半導體FETS (NM〇SFETS)及队型摻雜 劑於p-型金氧半導體FETS (PM〇SFETS)。此種摻雜劑稱為，， 暈’’植入劑。植入之摻雜劑趨向在溝道週圍升高摻雜濃度， 因而增加臨界電壓。一種效應為降低目標尺寸裝置之臨界 電壓’同時維持最壞情形之尺寸裝置之臨界電壓。 NMOSFETS之典型暈植入包括硼（即，氟化硼BF2)及銦 (In)。供PM0SFETS之暈植入包括砷，銻及磷。與 NMOSFETS相關時，銦為較佳摻雜劑，因為銦溝道形成自 凌置表面之反向輪廓。此一濃度輪廓對銦而言，趨向降低 臨界電壓以符合裝置中之漏電流（I〇ff)，因硼摻雜劑無相同 之反向輪廓。銦之問題在低於其所需到達最壞漏電電流 時，銦已到達固-態可溶狀態。對目標小漏電電流（即裴置尺 寸小於100 nm下，為40 na)，僅錮種類摻雜劑無法達此標 準。 ’、 【發明内容】 如上所述，錮為較佳NMOSFET溝道摻雜劑（暈摻雜劑）， 因為反向濃度輪廓導致較低之臨界電壓及改進之驅動電 机。但以小裝置而言，如目標閘極長度為60 nm或更小，僅 以銦為暈摻雜劑無法接受，因為其固態可溶度有趨勢防止
O:\88\88177-940603.DOC 1246191 銦摻雜一 漏電電流 NMOSFET溝道至_ 高位準以維持可接受之最壞 【實施方式】 圖1顯示具有電晶體於其上之電路基板—部分剖面側視 圖。結構_包料導體材料以石夕代表之基板⑽。圖i之基 板110上形成-電晶體裝置。該電晶體以綱⑽耐為代表， 在P型井120内形成。電晶體裝置包括閘電極削形成在問 長度170之基板no之表面上。電晶體裝置尚包括源接合 及汲接合150。在NMOSFE丁中，源接合14〇與汲接合15〇均為 N-型如閘電極130 一樣。源接合14〇包括尖端植入145，自行 與閘電極130對齊形成（在墊片部分135形成前植入）。源接合 140本體與墊片部分135在閘極13〇上對齊（墊片部分135形成 後植入）。同理，汲接合150包括尖端植入155與閘電極13〇 對齊（輕摻雜汲）。汲接合150與墊片135在閘電極13()上對齊。 圖1亦顯示在基板110之溝道區160之單一暈植入。在一 電晶體裝置為NMOSFET時，第一植入18〇為銦。暈植入可 由導入摻雜離手，如銦離子以傾斜角25-30度植入基板11〇 而形成。導入第一暈180之一方法為在閘電極形成後（但墊 片之前）一植入作業，俾閘電極可作為對正之植入罩幕。 圖2顯示引進第二暈190後圖1之結構。以所示之 NMOSFET ’其中之第一暈180為銦種類，第二暈190為棚種 類（即二氟化硼）。第二暈190可根據第一暈180相同技術以 植入而導入。 在第一暈180為銦及第二暈190為硼或相似種類之例中， O:\88\88177-940603.DOC -8 - 1246191 涉及多暈之技術包括將第一暈180導入基板11()之溝道l2〇 中至矽之銦固態可溶性，通常為2E1 8 cnT3。在植入銦種類 至銦固態可溶度之後，一硼種類被植入作為第二暈19()，其 量足可達到一特殊閘長度裝置之目標臨界電壓。應暸解， 決定適當量之銦及侧摻雜劑之後，植入之順序可以變化。 在以上實施例，銦種類之第一暈（即，第一暈18〇)被導入， 第二暈（即，第二暈190)被導入。因此，結構1〇〇包括二暈 已導入溝道120中。所述之摻雜劑包括錮及硼種類。應瞭解 其種類亦可適於供NMOSFETS或PMOSFETS之用。在一 例中，銦被選擇及在降低閘長度下被導入至其固態溶性 (即，在70 nm或更少之範圍）以達到目標線電壓，漏電流及 驅動電流。圖3顯示在矽基板中與閘長度之選擇漏電流（1。^) 40 nA之暈濃度。圖3顯示當閘長度降低超過i〇〇 ，僅銦 飽和不足以達到理想漏電電流。圖4顯示在石夕基板中之暈濃 度。圖3展現所需濃度以達到漏電電流需求（即，儿18⑽力 大於銦固態溶性（即，2E18 cm·3)。 圖5顯示臨界電壓與摻雜劑濃度之圖形代表。圖5展示 其固悲浴性’鋼飽和。圖6暴 顯示漏電流與臨界電壓之代表
根據以上圖形代表， 最壞情形閘長度裝置時之漏電流（〗。f f)
O:\88\88177-940603.DOC -9- 1246191 :如100 —'目標間長度為6〇 ，銦種類可為第 ^至其固態溶性，第二暈如心導人直到—臨界電壓可 叉持之漏電流亦建立。 圖7及8顯示一特殊閘長度裳置相關之臨界與漏電電流 2圖形代表。此圖形代表朗與製造裝料㈣之製造容 ，特別關於閘長度可接受之變化。為解釋之計，目標閘 長度為70 nm，最壞情形閘長度-10·範圍。圖7說明之暈 植入有趨向降低目標尺寸裝置之臨界電壓而維持最壞情形 二寸裝置之臨界電壓。但不同閘長度之漏電電流影響如圖8 "兄明。習知技藝之銦暈及删井型（銦暈/蝴井）裝置，一最壞 情形閉長度漏電流與目表閘長度比較’最壞情形與目標間 之差為因數1〇。因此，即使最壞情形裝置可能主宰總漏電 電流，所述之多暈裝置有趨勢降低最壞晴形裝置與目標裝 置漏電電流間之差一因數2。 雖然最壞行情形閘長裝置趨向主宰漏電電流，目標裝置 趨向主宰驅動電流。圖9及職明上述之多暈裝置及習知技 藝单暈/棚井裝置。圖9顯示在基板上形成之裝置代表及其 '寸應閘長纟該裝置主要採納一鐘形曲線。圖⑺顯示習知 ，藝以錮暈/删井形成之裝置之典型驢動電流為多（銦及則 暈裝置:圖10顯示’多（錮及删）暈裳置趨向在高目標閉長 度時之高驅動電流，因為其在目標閘長度時有一高漏電電 流。圖11顯示—電晶體裝置之驅動電流與漏電電流之曲線 代表。 以上說明中明特殊實施例包括各別銦及领植入之 O:\88\88177-940603.DOC -10- 1246191 雙晕裝置。甚為明可作不同之修改而無料請專利範 圍所公布之精神與範圍。例如，銦與㈣人係供 (P-型摻雜劑）。N-型裝置亦可以相 七、# 万式（多軍）以其他摻雜 •入。或者，P_型裝置而言’㈣摻雜劑如碎及碟可在 多軍方法中導入’可使驅動電流及漏電電流最佳化。以上 說明書及圖式為說明性而非限制意義。 【圖式簡單說明】 本發明之特性及優點，可由以下申 甲明辱利耗圍砰細說明 及所伴圖式更為明顯，其中： 圖1顯示包括具有第-暈植入之電晶體電路_部分之 面圖； σ 圖2顯示在第二暈植入後圖丨之裝置； 圖3顯示基板中之暈濃度與選擇漏電電流之閘長 線代表； 又 圖4顯示在矽基板中Ρ_型摻雜劑之摻雜劑濃度； 圖5顯示石夕基板之臨界電壓與ρ，摻雜劑濃度之代表曲 線； - 圖6顯示Ρ-型摻雜劑之漏電電流與臨界電壓之曲線代表. 圖7顯示-麵則丁裝置之臨界電漫與閑長度之曲線代 表0 圖8顯示一 NMOSfet之漏電電流與閘長度之曲線代表； 圖9顯示基板上裝置數與閘長度曲線代表； 圖1〇顯示基板上數裝置之驅動電流與閘長度之曲線代 O:\88\88177-940603.DOC -11 - 1246191 圖11顯不一電晶體裝置之驅動電流與漏電電流之曲線代 - 表。 【圖式代表符號說明】 100結構 110基板 120型井 13 0閘電極 135墊片 春 140源接合 145尖端植入 150汲接合 155尖端植入 160溝道區 170閘長度 180第一暈 190第二暈 鲁 O:\88\88177-940603.DOC -12-

Claims (1)

1246191 拾、申請專利範菌： L 一種形成一電路裝置之方法，包含： 形成一具有一溝道區之電晶體裝置； 植入一第一暈進入該溝道區，其中該溝道區之第一暈 /辰度為一相當於該溝道區之材料中第一暈材料之固態 >谷度之量；及 植入與該第一暈不同之一第二暈進入該溝道區。 申明專利範圍第1項之方法，其中該第一暈包含銦。 3·如申睛專利範圍第i項之方法，其中該帛二晕之量係選 擇以達到一漏電電流小於如僅植入該第一暈達到之最 小漏電電流。 4. 5. 如申凊專利範圍第3項之方法，其中該第二暈包含蝴。 一種形成一電路裝置之方法，包含： 植入一第一暈進入一電晶體之裝置之一溝道區，其中 該在溝道區第一暈之濃度為一相當於該溝道區之材料 中第一暈材料之固態濃度之量；及 植入該溝道區第二不同 甘曰p -T、去# ^ 卜叫箪，其1足可達成一該裝置之 目標臨界電壓。 •如申睛專利範圍第5項之方法，其中該第-暈包含錮 8. ”如申請專利範圍第5項之方法，其中該第二晕包含蝴 一種形成一電路裝置之方法，包含： 根據一目標閘長唐，少 卜 在一基板上形成複數個電晶楚 植入第一暈進入每一複數個電晶體之溝道區，其 4溝道區第-軍之濃度相當於該溝道區材料中第一 O:\88\88177-940603.DOC 1246191 材料固態濃度之量；及 旦植入该第二暈進入每一複數個電晶體之溝道區，植入 里足夠達到自該目標間長度之最壞情況可接受間長度 之一目標臨界電屬。 9. 10. 11. 12. 13. 14. 15. 1 6· 如申請專利範圍第8項方法，其中該第-暈包含銦。 如申請專利範圍第8項之方法，其中該第二暈包含删。 種電路裝置，包含： 在一基板上形成之一閘電極； 在該基板上閘電極之下及在接點之間之基板中形成 之一溝道區； 、、第—轉人包含該溝道區中之—第—種類，其中該 溝道區中之第—暈濃度為—相當於該溝道區材料中第 一暈材料之固態濃度之量；及 第-暈植人包含與在該溝道區之—不同第二種類。 如申請專利範圍第U項之電路裳置，其中該第一暈包含 麵0 如申請專利範圍第11項之雷敗狀要甘+ Μ > 只路裝置，其中該第二暈包含 硼。 如申請專利範圍第1項之方、本甘士 ^ 只心万去，其中，植入該第一暈 入該溝道區係以傾斜角約25度至約3G度完成。 如申請專利範圍第5項 入該溝道區係以傾斜角 如申請專利範圍第8項 入該溝道區係以傾斜角 之方法，其中，植入該第一暈進 約25度至約30度完成。 之方法，其中，植入該第一暈進 約25度至約30度完成。 O:\88\88177-940603.DOC -2-
TW092126828A 2002-09-30 2003-09-29 Circuit device and method of forming the same TWI246191B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/261,715 US7226843B2 (en) 2002-09-30 2002-09-30 Indium-boron dual halo MOSFET

Publications (2)

Publication Number Publication Date
TW200417012A TW200417012A (en) 2004-09-01
TWI246191B true TWI246191B (en) 2005-12-21

Family

ID=32030044

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092126828A TWI246191B (en) 2002-09-30 2003-09-29 Circuit device and method of forming the same

Country Status (6)

Country Link
US (1) US7226843B2 (zh)
EP (1) EP1547154A1 (zh)
CN (1) CN100459146C (zh)
AU (1) AU2003272623A1 (zh)
TW (1) TWI246191B (zh)
WO (1) WO2004032241A1 (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2794898B1 (fr) 1999-06-11 2001-09-14 France Telecom Dispositif semi-conducteur a tension de seuil compensee et procede de fabrication
US6838329B2 (en) * 2003-03-31 2005-01-04 Intel Corporation High concentration indium fluorine retrograde wells
US7250647B2 (en) * 2003-07-03 2007-07-31 Micron Technology, Inc. Asymmetrical transistor for imager device
US7009248B2 (en) * 2003-10-02 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with asymmetric pocket implants
WO2005101477A1 (ja) * 2004-04-14 2005-10-27 Fujitsu Limited 半導体装置及びその製造方法
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US7449373B2 (en) * 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US8354718B2 (en) * 2007-05-22 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an arrangement for suppressing short channel effects
KR101416316B1 (ko) * 2007-12-12 2014-07-08 삼성전자주식회사 국부적인 할로 이온 영역을 포함하는 전계 효과트랜지스터, 이를 포함하는 반도체 메모리, 메모리 카드 및시스템
US8278197B2 (en) * 2008-05-30 2012-10-02 International Business Machines Corporation Method to tailor location of peak electric field directly underneath an extension spacer for enhanced programmability of a prompt-shift device
JP5357473B2 (ja) * 2008-09-09 2013-12-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7960238B2 (en) * 2008-12-29 2011-06-14 Texas Instruments Incorporated Multiple indium implant methods and devices and integrated circuits therefrom
US7829939B1 (en) * 2009-04-20 2010-11-09 International Business Machines Corporation MOSFET including epitaxial halo region
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8426917B2 (en) * 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor
US8643107B2 (en) * 2010-01-07 2014-02-04 International Business Machines Corporation Body-tied asymmetric N-type field effect transistor
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
CN102446720B (zh) * 2011-11-08 2016-08-10 上海华力微电子有限公司 一种存储器单元的制备方法
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8753944B2 (en) * 2012-07-17 2014-06-17 Texas Instruments Incorporated Pocket counterdoping for gate-edge diode leakage reduction
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985727A (en) * 1997-06-30 1999-11-16 Sun Microsystems, Inc. Method for forming MOS devices with retrograde pocket regions and counter dopant regions buried in the substrate surface
GB2331841A (en) * 1997-11-28 1999-06-02 Secr Defence Field effect transistor
US6429482B1 (en) * 2000-06-08 2002-08-06 International Business Machines Corporation Halo-free non-rectifying contact on chip with halo source/drain diffusion
US6555437B1 (en) * 2001-04-27 2003-04-29 Advanced Micro Devices, Inc. Multiple halo implant in a MOSFET with raised source/drain structure

Also Published As

Publication number Publication date
WO2004032241A1 (en) 2004-04-15
US7226843B2 (en) 2007-06-05
CN1685517A (zh) 2005-10-19
TW200417012A (en) 2004-09-01
AU2003272623A1 (en) 2004-04-23
EP1547154A1 (en) 2005-06-29
CN100459146C (zh) 2009-02-04
US20040061187A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
TWI246191B (en) Circuit device and method of forming the same
JP4697991B2 (ja) 低ｃｇｄの有益性を有する改良型ｃｍｏｓ、改良したドーピングプロファイル、及び化学的処理に対する非鋭敏性のための注入の側壁プロセス及び方法
US8847332B2 (en) Laterally diffused metal oxide semiconductor device having halo or pocket implant region
US9768074B2 (en) Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants
US6380041B1 (en) Semiconductor with laterally non-uniform channel doping profile and manufacturing method therefor
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN104638006B (zh) 半导体器件及其制造方法
CN101930922B (zh) Mos晶体管的制作方法
JP2900870B2 (ja) Ｍｏｓ型電界効果トランジスタおよびその製造方法
CN1591799A (zh) 静电放电保护装置的晶体管制造方法
US6344405B1 (en) Transistors having optimized source-drain structures and methods for making the same
CN100563027C (zh) 高电压金属氧化物半导体装置
US20060211197A1 (en) Mos transistor and method of manufacturing the same
CN112038404A (zh) 改善nmosfet热载流子效应的方法及nmosfet器件
CN100499167C (zh) 半导体结构
WO2016119697A1 (zh) 横向扩散金属氧化物半导体场效应管的制造方法
US6060767A (en) Semiconductor device having fluorine bearing sidewall spacers and method of manufacture thereof
KR100854892B1 (ko) 고전압 소자의 제조 방법
JPH04251939A (ja) 半導体装置及びその製造方法
CN110767741B (zh) Nmos管及其制造方法
JP3274653B2 (ja) Ｍｏｓ型電界効果トランジスタおよびその製造方法
CN110034013B (zh) 半导体装置的制造方法
JP4943637B2 (ja) 半導体装置及びその製造方法
TW512440B (en) Method for forming double diffusion drain
TW426968B (en) Fabrication method of metal oxide semiconductor transistor used in semiconductor wafer

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees