[go: up one dir, main page]

CN112038404A - 改善nmosfet热载流子效应的方法及nmosfet器件 - Google Patents

改善nmosfet热载流子效应的方法及nmosfet器件 Download PDF

Info

Publication number
CN112038404A
CN112038404A CN202010798596.XA CN202010798596A CN112038404A CN 112038404 A CN112038404 A CN 112038404A CN 202010798596 A CN202010798596 A CN 202010798596A CN 112038404 A CN112038404 A CN 112038404A
Authority
CN
China
Prior art keywords
region
lightly doped
halo
nmosfet
doped drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010798596.XA
Other languages
English (en)
Inventor
陆逸枫
潘宗延
陈明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010798596.XA priority Critical patent/CN112038404A/zh
Publication of CN112038404A publication Critical patent/CN112038404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及改善NMOSFET热载流子效应的方法构，涉及半导体集成电路技术，通过在源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间设置晕环注入区，即形成中间型晕环注入区，使得晕环注入区与轻掺杂漏区之间增加一段相较于晕环注入区掺杂浓度更低的衬底Pwell掺杂区域，轻掺杂漏区与PW形成缓变结，耗尽区从轻掺杂漏区与PW的交界面向PW延伸至中间型晕环注入区内部，从而使得电场可以再向沟道方向延伸，进一步降低峰值电场，由于改良的中间型晕环注入区结构具有更加缓变的缓变结，可以使得电场向沟道方向延伸，进一步降低峰值电场，改变电场分布，最终达到进一步有效改善HCI效应的目的，且在改善HCI效应的同时，中间型晕环注入区LDD结构可以有效防止短沟道效应。

Description

改善NMOSFET热载流子效应的方法及NMOSFET器件
技术领域
本发明涉及半导体集成电路技术，尤其涉及一种改善NMOSFET热载流子效应的方法。
背景技术
集成电路的器件尺寸随着工艺的发展不断微缩，带来性能提升与功耗降低的同时，由于微缩而带来的可靠性问题变得日益严峻。其中，器件的沟道横向电场强度随着器件尺寸的不断缩小而增加，特别是漏极附近的电场最强。当器件的特征尺寸缩小到亚微米级别时，漏极附近会出现热载流子效应(Hot Carrier Inject,HCI)。
为了改善热载流子注入效应，研发人员开发出降低器件漏极附近峰值电场的轻掺杂(Light Doped Drain,LDD)工艺技术。请参阅图1，图1为现有技术的NMOSFET器件结构示意图。如图1所示NMOSFET器件包括栅极结构110、源区103、漏区104、轻掺杂漏区105和106和侧墙113，所述栅极结构110形成在半导体衬底101表面上。在所述半导体衬底101上还形成有场氧102，所述场氧102隔离出有源区。通常，在所述半导体衬底101上形成有P型阱，所述NMOSFET的形成区域位于所述P型阱的形成区域中，所述栅极结构110形成在所述P型阱的表面上。所述栅极结构110包括依次叠加的栅介质层111和栅极导电材料层112。通常，所述栅介质层111为二氧化硅或高介电常数材料；所述栅极导电材料层112为多晶硅栅或者金属栅。所述轻掺杂漏区105和106自对准形成于所述栅极结构110两侧的所述半导体衬底101中。所述侧墙113自对准形成于所述栅极结构110的两个侧面上。N+掺杂的源区103和漏区104形成于所述栅极结构110两侧的所述半导体衬底101中且所述源区103和所述漏区104和对应的所述侧墙113的侧面自对准。
具有轻掺杂漏区105和106结构的MOS晶体管，当器件工作在饱和区时，轻掺杂漏区105和106与PW形成耗尽区，耗尽区从轻掺杂漏区105和106与PW的交接向沟道方向延伸的同时也会向轻掺杂漏区105和106内部延伸，并到达重掺杂的源区103和漏区104有源区，在重掺杂的源区103和漏区104有源区内部只会形成很小的耗尽区。轻掺杂漏区106作为漏区104与衬底中间的缓变区域，使得电场向漏区104延伸，削弱了峰值电场，使电场强度重新分布。改善了HCI效应。但是随着工艺的微缩，传统LDD结构对于HCI效应的改善变得非常有限。
同时，为了抑制短沟道效应，在轻掺杂漏区105和106结构中使用晕环(Halo,或者称为口袋Pocket)离子注入来提高衬底与源漏交界面的掺杂浓度，从而降低源漏耗尽区的宽度，达到抑制段沟道器件的DIBL效应，如图1中的晕环注入区107和108，晕环注入区107和108与PW同类型掺杂且掺杂浓度更高，在晕环注入时，离子注入的方向与晶圆存在一定的角度。晕环离子注入的深度比LDD离子注入深，从而有效降低源区103和漏区104的耗尽区横向扩展，防止源漏穿通现象。请参阅图2，图2为现有技术的NMOSFET器件结构与器件沟道横向电场强度示意图，如图2所示，使得电场向漏区104延伸，削弱了峰值电场，使电场强度重新分布，改善了HCI效应，但对于HCI效应的改善有限。传统轻掺杂漏区105和106结构与晕环注入区107和108直接接触，晕环注入区107和108侧的耗尽区宽度较窄，限制了电场向沟道方向的延伸。
因此需要新的结构进一步降低漏端峰值电场，进一步改善HCI效应。
发明内容
本发明在于提供一种NMOSFET器件，包括：半导体衬底，在所述半导体衬底上形成有场氧，所述场氧隔离出有源区，在所述源区内形成有P型阱；以及在所述P型阱的形成区域表面上形成所述NMOSFET器件，NMOSFET器件包括栅极结构、源区、漏区、轻掺杂漏区、侧墙和晕环注入区，所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述P型阱中，所述侧墙自对准形成于所述栅极结构的两个侧面上，源区和漏区形成于所述栅极结构两侧的所述P型阱中且所述源区和所述漏区与对应的所述侧墙的侧面自对准，其中所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的区域，并所述晕环注入区与漏区侧的轻掺杂漏区之间间隔有P型阱区域。
更进一步的，所述晕环注入区的离子注入类型与衬底相同。
更进一步的，所述晕环注入区的离子注入浓度比位于所述晕环注入区与漏区侧的轻掺杂漏区之间的P型阱区域的离子注入浓度高。
更进一步的，所述晕环注入区的离子注入深度比轻掺杂漏区的离子注入深度深。
更进一步的，所述晕环注入区的离子注入与晶圆之间的角度为90°。
更进一步的，所述晕环注入区的个数为一。
更进一步的，所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的中间位置。
本发明还在于提供一种改善NMOSFET热载流子效应的方法，包括：S1：提供半导体衬底，在所述半导体衬底上形成场氧，所述场氧隔离出有源区，在所述源区内形成P型阱；S2：在所述P型阱的形成区域表面上形成NMOSFET器件，所述NMOSFET器件包括栅极结构，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层，所述栅极导电材料层为多晶硅栅，所述栅极结构覆盖的P型阱区域的表面形成NMOSFET器件的沟道区；S3：去除多晶硅栅，进行晕环注入工艺，在NMOSFET器件的沟道区内形成晕环注入区；S4：进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区，并所述晕环注入区与漏区侧的轻掺杂漏区之间间隔有P型阱区域；S5：在所述栅极结构的侧面形成侧墙；S6：以所述侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区。
更进一步的，所述晕环注入区的离子注入与晶圆之间的角度为90°。
更进一步的，所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的中间位置。
本申请通过在源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间设置晕环注入区，即形成中间型晕环注入区，使得晕环注入区与轻掺杂漏区之间增加一段相较于晕环注入区掺杂浓度更低的衬底Pwell掺杂区域，轻掺杂漏区与PW形成缓变结，耗尽区从轻掺杂漏区与PW的交界面向PW延伸至中间型晕环注入区内部，从而使得电场可以再向沟道方向延伸，进一步降低峰值电场，由于改良的中间型晕环注入区结构具有更加缓变的缓变结，可以使得电场向沟道方向延伸，进一步降低峰值电场，改变电场分布，最终达到进一步有效改善HCI效应的目的，且在改善HCI效应的同时，中间型晕环注入区LDD结构可以有效防止短沟道效应
附图说明
图1为现有技术的NMOSFET器件结构示意图。
图2为现有技术的NMOSFET器件结构与器件沟道横向电场强度示意图。
图3为本发明一实施例的NMOSFET器件示意图。
图4为本发明一实施例的NMOSFET器件与器件沟道横向电场强度示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本申请的权利要求及说明书中的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
本发明一实施例中，在于提供一种NMOSFET器件。具体的，请参阅图3，图3为本发明一实施例的NMOSFET器件示意图，并请参阅图4，图4为本发明一实施例的NMOSFET器件与器件沟道横向电场强度示意图。本发明一实施例的NMOSFET器件，包括：
半导体衬底，在所述半导体衬底上形成有场氧202，所述场氧202隔离出有源区，在所述源区内形成有P型阱201；以及
在所述P型阱201的形成区域表面上形成所述NMOSFET器件，NMOSFET器件包括栅极结构210、源区203、漏区204、轻掺杂漏区205和206、侧墙213和晕环注入区207，所述轻掺杂漏区205和206自对准形成于所述栅极结构210两侧的所述P型阱201中，所述侧墙213自对准形成于所述栅极结构210的两个侧面上，源区203和漏区204形成于所述栅极结构210两侧的所述P型阱201中且所述源区203和所述漏区204与对应的所述侧墙213的侧面自对准，其中所述晕环注入区207位于所述源区203侧的轻掺杂漏区205与漏区204侧的轻掺杂漏区206之间的区域，并所述晕环注入区207与漏区204侧的轻掺杂漏区206之间间隔有P型阱区域。
在本发明一实施例中，所述晕环注入区207的离子注入类型与衬底相同，为P型。在本发明一实施例中，所述晕环注入区207的离子注入浓度比位于所述晕环注入区207与漏区204侧的轻掺杂漏区206之间的P型阱区域的离子注入浓度高。
在本发明一实施例中，所述晕环注入区207的离子注入深度比轻掺杂漏区205和206的离子注入深度深。
在本发明一实施例中，所述晕环注入区207的离子注入与晶圆之间的角度为90°垂直。
在本发明一实施例中，所述晕环注入区207的个数为一。
在本发明一实施例中，所述晕环注入区207位于所述源区203侧的轻掺杂漏区205与漏区204侧的轻掺杂漏区206之间的中间位置。
在本发明一实施例中，所述栅极结构210包括依次叠加的栅介质层211和栅极导电材料层212，所述栅介质层211为二氧化硅或高介电常数材料；所述栅极导电材料层212为多晶硅栅或者金属栅。
在本发明一实施例中，所述源区103和漏区104为N+掺杂。
如此，通过在源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间设置晕环注入区，即形成中间型晕环注入区，使得晕环注入区与轻掺杂漏区之间增加一段相较于晕环注入区掺杂浓度更低的衬底Pwell掺杂区域，轻掺杂漏区与PW形成缓变结，耗尽区从轻掺杂漏区与PW的交界面向PW延伸至中间型晕环注入区内部，从而使得电场可以再向沟道方向延伸，进一步降低峰值电场，如图4所示，曲线310为图2所示的现有技术的NMOSFET器件沟道横向电场强曲线，曲线320为本发明的NMOSFET器件沟道横向电场强曲线，由于改良的中间型晕环注入区结构具有更加缓变的缓变结，可以使得电场向沟道方向延伸，进一步降低峰值电场，改变电场分布，最终达到进一步有效改善HCI效应的目的，且在改善HCI效应的同时，中间型晕环注入区LDD结构可以有效防止短沟道效应。
在本发明一实施例中，还在于提供一种改善NMOSFET热载流子效应的方法，请参阅图3和图4，包括：
S1：提供半导体衬底，在所述半导体衬底上形成场氧202，所述场氧202隔离出有源区，在所述源区内形成P型阱201；
S2：在所述P型阱201的形成区域表面上形成NMOSFET器件，所述NMOSFET器件包括栅极结构210，所述栅极结构210包括依次叠加的栅介质层211和栅极导电材料层212，所述栅极导电材料层212为多晶硅栅，所述栅极结构210覆盖的P型阱201区域的表面形成NMOSFET器件的沟道区；
S3：去除多晶硅栅，进行晕环注入工艺，在NMOSFET器件的沟道区内形成晕环注入区207；
S4：进行自对准的轻掺杂漏注入在所述栅极结构210两侧的所述半导体衬底中形成轻掺杂漏区205和206，并所述晕环注入区207与漏区204侧的轻掺杂漏区206之间间隔有P型阱区域；
S5：在所述栅极结构210的侧面形成侧墙213；以及
S6：以所述侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构210两侧的所述半导体衬底中形成源区203和漏区204。
在本发明一实施例中，所述晕环注入区207的离子注入类型与衬底相同，为P型。在本发明一实施例中，所述晕环注入区207的离子注入浓度比位于所述晕环注入区207与漏区204侧的轻掺杂漏区206之间的P型阱区域的离子注入浓度高。
在本发明一实施例中，所述晕环注入区207的离子注入深度比轻掺杂漏区205和206的离子注入深度深。
在本发明一实施例中，所述晕环注入区207的离子注入与晶圆之间的角度为90°垂直。
在本发明一实施例中，所述晕环注入区207位于所述源区203侧的轻掺杂漏区205与漏区204侧的轻掺杂漏区206之间的中间位置。
该改善NMOSFET热载流子效应的方法具有上述的NMOSFET器件的优点，并该方法不需要增加光罩且不需要增加工艺，也即不会增加成本及工艺复杂度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种NMOSFET器件，其特征在于，包括：
半导体衬底，在所述半导体衬底上形成有场氧，所述场氧隔离出有源区，在所述源区内形成有P型阱；以及
在所述P型阱的形成区域表面上形成所述NMOSFET器件，NMOSFET器件包括栅极结构、源区、漏区、轻掺杂漏区、侧墙和晕环注入区，所述轻掺杂漏区自对准形成于所述栅极结构两侧的所述P型阱中，所述侧墙自对准形成于所述栅极结构的两个侧面上，源区和漏区形成于所述栅极结构两侧的所述P型阱中且所述源区和所述漏区与对应的所述侧墙的侧面自对准，其中所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的区域，并所述晕环注入区与漏区侧的轻掺杂漏区之间间隔有P型阱区域。
2.根据权利要求1所述的NMOSFET器件，其特征在于，所述晕环注入区的离子注入类型与衬底相同。
3.根据权利要求2所述的NMOSFET器件，其特征在于，所述晕环注入区的离子注入浓度比位于所述晕环注入区与漏区侧的轻掺杂漏区之间的P型阱区域的离子注入浓度高。
4.根据权利要求1所述的NMOSFET器件，其特征在于，所述晕环注入区的离子注入深度比轻掺杂漏区的离子注入深度深。
5.根据权利要求1所述的NMOSFET器件，其特征在于，所述晕环注入区的离子注入与晶圆之间的角度为90°。
6.根据权利要求1所述的NMOSFET器件，其特征在于，所述晕环注入区的个数为一。
7.根据权利要求1所述的NMOSFET器件，其特征在于，所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的中间位置。
8.一种改善NMOSFET热载流子效应的方法，其特征在于，包括：
S1：提供半导体衬底，在所述半导体衬底上形成场氧，所述场氧隔离出有源区，在所述源区内形成P型阱；
S2：在所述P型阱的形成区域表面上形成NMOSFET器件，所述NMOSFET器件包括栅极结构，所述栅极结构包括依次叠加的栅介质层和栅极导电材料层，所述栅极导电材料层为多晶硅栅，所述栅极结构覆盖的P型阱区域的表面形成NMOSFET器件的沟道区；
S3：去除多晶硅栅，进行晕环注入工艺，在NMOSFET器件的沟道区内形成晕环注入区；
S4：进行自对准的轻掺杂漏注入在所述栅极结构两侧的所述半导体衬底中形成轻掺杂漏区，并所述晕环注入区与漏区侧的轻掺杂漏区之间间隔有P型阱区域；
S5：在所述栅极结构的侧面形成侧墙；
S6：以所述侧墙的侧面为自对准条件进行N+掺杂的源漏注入在所述栅极结构两侧的所述半导体衬底中形成源区和漏区。
9.根据权利要求8所述的改善NMOSFET热载流子效应的方法，其特征在于，所述晕环注入区的离子注入与晶圆之间的角度为90°。
10.根据权利要求8所述的改善NMOSFET热载流子效应的方法，其特征在于，所述晕环注入区位于所述源区侧的轻掺杂漏区与漏区侧的轻掺杂漏区之间的中间位置。
CN202010798596.XA 2020-08-11 2020-08-11 改善nmosfet热载流子效应的方法及nmosfet器件 Pending CN112038404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010798596.XA CN112038404A (zh) 2020-08-11 2020-08-11 改善nmosfet热载流子效应的方法及nmosfet器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010798596.XA CN112038404A (zh) 2020-08-11 2020-08-11 改善nmosfet热载流子效应的方法及nmosfet器件

Publications (1)

Publication Number Publication Date
CN112038404A true CN112038404A (zh) 2020-12-04

Family

ID=73578025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010798596.XA Pending CN112038404A (zh) 2020-08-11 2020-08-11 改善nmosfet热载流子效应的方法及nmosfet器件

Country Status (1)

Country Link
CN (1) CN112038404A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664919A (zh) * 2022-03-14 2022-06-24 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件
CN114783861A (zh) * 2022-03-11 2022-07-22 上海华力集成电路制造有限公司 一种改善mosfet器件hci效应的方法及mosfet器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300201B1 (en) * 2000-03-13 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation
US6562687B1 (en) * 1999-01-15 2003-05-13 Commissariat A L'energie Atomique MIS transistor and method for making same on a semiconductor substrate
CN102751193A (zh) * 2011-04-20 2012-10-24 格罗方德半导体公司 金氧半导体半导体装置及其制造方法
US20140367776A1 (en) * 2013-06-17 2014-12-18 Magnachip Semiconductor, Ltd. Semiconductor device and manufacture method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562687B1 (en) * 1999-01-15 2003-05-13 Commissariat A L'energie Atomique MIS transistor and method for making same on a semiconductor substrate
US6300201B1 (en) * 2000-03-13 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation
CN102751193A (zh) * 2011-04-20 2012-10-24 格罗方德半导体公司 金氧半导体半导体装置及其制造方法
US20140367776A1 (en) * 2013-06-17 2014-12-18 Magnachip Semiconductor, Ltd. Semiconductor device and manufacture method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783861A (zh) * 2022-03-11 2022-07-22 上海华力集成电路制造有限公司 一种改善mosfet器件hci效应的方法及mosfet器件
CN114664919A (zh) * 2022-03-14 2022-06-24 电子科技大学 一种沟道重掺杂的抗总剂量nmos器件

Similar Documents

Publication Publication Date Title
JP3221766B2 (ja) 電界効果トランジスタの製造方法
US10361283B2 (en) MOS transistor and fabrication method
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
US20040041170A1 (en) Low dose super deep source/drain implant
TW202010019A (zh) 電晶體元件及其製備方法
CN108074973A (zh) 半导体结构及其形成方法
CN112038404A (zh) 改善nmosfet热载流子效应的方法及nmosfet器件
KR100574172B1 (ko) 반도체 소자의 제조방법
JP2933796B2 (ja) 半導体装置の製造方法
CN101908560B (zh) 半导体元件及其制造方法
CN111463284B (zh) N型fet及其制造方法
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
CN111092120B (zh) 场效应管器件的制造方法
CN101110447A (zh) 半导体结构
KR100457228B1 (ko) 모스펫의 제조방법
CN119170506B (zh) 半导体器件的形成方法
CN114038758B (zh) 改善热载流子注入的nmos的形成方法
KR20100111021A (ko) 반도체 소자 및 그 제조 방법
CN101771034A (zh) 半导体器件及其制造方法
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
CN104637815B (zh) Mos晶体管及其制备方法
KR100873816B1 (ko) 트랜지스터 제조 방법
KR100501935B1 (ko) 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR100973091B1 (ko) Ｍｏｓ 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201204