TWI244821B - Termination pair for a differential driver-differential receiver input output circuit - Google Patents

Description

1244821 玖、發明說明： 【發明所屬之技術領域】 终端t月大致關於連接差動信號輸入輸出電路的阻抗匹配 『么。更特別是，本發明内容關於可變阻抗匹配終端對。 【先前技術】 低電壓差動信號傳輪（LVDS)係一種透過銅 進位資料的作缺精认 低…Γ二 典型上，低電壓差動信號傳輸使用 、:：：匕傳輪標準的電壓擺動，以便在較低功率消耗下傳 运較南的貧料傳輸速度。 、 :差動信號表示二個實體量的差值。嚴格來講，所 2唬係差動性的，因為一個電壓僅能相對於另—電壓來 :測。在某些系統中，相對於—個所量測電 该糸統的，’接地”。使用”接地”作為電壓量測參考 = 嶋稱為單端系統。此名稱的使用是因信上= 上的電壓來表示。 ¥體 :奐句：說’二導體具有一個差動信號。該信號值係 體上個別電壓間的差值。 【發明内容】 圖:圖示一差動信號係由二個任意稱作正端信號π及負 而k號V-的部份組成。正端 、 ^ δ唬及負端信號理想上彼此係 、目目位。當-端上升，另一端下降時，但其平均位置 ，一個對地2.5伏特的電壓位準 ， 〃 平、、隹符不交。再者，差動信號 中傳达的貝汛係典型的電壓差， ^ ^ „ λλ ^ 有蚪淨冉為正端信號及負端 繼5虎值。在數學上’該信號值可由V+減去V-來表 1244821 不。圖1圖不-正弦波型，雖此，相同原理同樣可應用於方 波。 在電氣信號方面，一對標有v+&v_的導線攜帶該差動信 號的二個部份。典型上，_LVDS驅動器轉換 號成為一個低電壓差動信號。此差動信號能以諸如655每秒 百萬位兀的速率，透過諸如銅線或印刷電路板軌跡傳送至 一個LVDS接收器。言亥接收器接著將該差動信號轉換成一個 TTL/CMOS信號。 差動信號傳輸的第一個優點在於因為你正在控制，參考， 私壓，較小的k號能輕易消除。在一個接地參考的單端系 統中，該量測信號的實際值係依據系統内，接地，的一致性而 定。該信號源與信號接收器間的距離越大，其區域接地值 間存在的差異可能性越大。然而，就LVDS而言，一個匹配 終端對電阻器的值及特性控制著該信號間差值的一致性。 因此，整個差動信號與該終端對的匹配越佳，則該系統能 辨識具有較小信號的資訊能力越佳。 一般LVDS科技說明了點對點實體層的介面。這些介面包 括透過印刷電路板軌跡或纜線的系統内連接線。lvds資料 傳輸的最大速率及距離取決於媒體的衰減特性，耦合環境 的雜音，及匹配阻抗終端對的正常阻抗終端。一個不正< = 的阻抗終端可能導致反射波及模式轉換。 圖2圖示一個低電壓差動信號電路使用一匹配終端之先 前技術的概圖。該電路包含一第一共模匹配電阻器、—第 二共模匹配電阻器、一第三電阻器(Rp)、一v+匯流排的輸 1244821 出、一 V -匯流排的輸出’及一電源供應。通常，一對 模匹配電阻器同時用於匹配一差動信號匯流排的差模阻抗 值及共模組抗值。各共模電阻器選取至該共模阻抗值，& 電阻。各共模電阻器連接至電源V c C，且電阻器Rp使其兩 阻等於2*{Ze*Zo/(Ze-Zo)}，其中Zo該匯流排對於該差動作 號的差模阻抗值。電阻器Rp亦可連接於該差動信號對的二 個信號匯流排（V +及V-)間。然而，因為電阻器心連接該對 的二信號匯流排，該差動信號對的穩態及共模位準可轉移 ，則该差動#號擺動能明顯降低。這些效應能降低信號的 共模位準、雜音邊界，以及接收器的信號完整性。再者， 匯流排的差動模式阻抗值及共模雜音可不列入計算，其能 透過反射波的產生導致信號完整性的降低。 【實施方式】 在下列說明中，陳述許多特 、指定組件、連接線、電阻組 提供本發明完整的瞭解。然而 可貫行’而不需這些特定細節 或方法並未詳細說明但以方塊 。進一步的特定數字參考編號 然而’該特定數字參考編號必 但可依據第一驅動器不同於第 ，特定細節的陳述僅是示範性 被認定符合本發明的精神與範 為直接或間接透過另一組件相 件的電路配置 ’習於此技者 。在其它範例 圖表 不 以避 ，諸如第一驅 須不能按照字 二驅動器的方 的。該特定細 圍。該相對照 關的意義。

等範例，以沒 能瞭解本發甲 中，習知組制 免混淆本發曰/ 動器可使用。 面順序解釋， 式說明。如必丨 節可改變但々 的名詞被定I 1244821 通常’所陳述的各種裝置及方法包括—對連接差動信號 匯流排對的可變阻抗匹配終端對。該差動信號匯流排對包 括—第-匯流排及-第二匯流排。可變阻抗匹配信號匯流 排對包括-第-可變阻抗組件及一第二可變阻抗組件。各 可變阻抗組件的阻抗值隨該可變阻抗組件感應的電壓位準 7定。第—可變阻抗組件連接至第一匯流#。第二可變阻 抗組件連接至第二匯流排。第一可變阻抗組件與第二可變 阻抗組件電氣絕緣。在一實施例中’在可變阻抗組件内的 一個或多個並聯阻抗路徑致動以改變該可變阻抗值。在— 實施例中，各可變阻抗組件包括__參考電壓電路。在一實 施例中，各可變阻抗組件共用一參考電壓電路。 、 山圖3圖^示—個連接差動信號匯流排對之可變阻抗匹配終 而對的貝施例。一第一差動信號輸入輸出電路3包含一第 了.驅動器3(M，其透過一第—匯流排遍及—第二匯流排3〇8 ，傳达至一第二差動信號輸入輪出電路312中的第二接收器 31〇。*亥第一差動信號輸入輸出電路302也包含一第一接收 时3丨4第一驅動器3 〇4的輸出及第一接收器的輸入共用 該相㈣連接匯流排’該第—匯流排306及第二匯流排3〇8 在K知例中，第一匯流排306可為V +且對應的第二匯 流排⑽係v_。在一實施例中，第一匯流排3〇6可為ν_而對 應的第二匯流排3 08係V+。 只I又阻抗匹配終端對可包括一第一可變阻抗組件3 1 ό 及一第二可變阻抗組件318。第一可變阻抗組件316的一側 連接至主電源供應器320 (Vcc)，另一側連接至第一匯流排 1244821 3 06第一可變阻抗組件3丨8的一側連接至主電 (V另-側連接至第二匯流排3〇8。該第二可變:: 件318與第—可變阻抗組件316電氣絕緣，因為二組件間單 獨的電位電流路徑係通過主電源供應器32〇。值得注意的是 ，該匹配的：端對不使用二匯流排對間的電阻連接：因： ，其避免先前技術所發生的該v+匯流排及¥_匯流排間交叉 信號完整性的問題。在一實施例中，該可變阻抗匹配终端 對可用於混合模式電路，其中雜音將更為普遍。混合模式 電路^相同電子電路中使用類比及數位信號的電子電路 在貝她例中，一差動信號輸入輸出電路也可包含組件 ’諸如一圖案補償及掃描器324、-内插器326、一相鎖迴 路似、-動態追縱的狀態機器33〇，及—中心時脈產生器 3 3 2 〇 σ 動=接：器轉收及解碼由該第一驅動器3。4傳送的差 對值。° ^上係_取^上之電麼減去V-上之電壓的絕 芦：^該V+匯流排上的電屢可為5.0伏特且ν_上的電 I °，，，、伏特。該二匯流排間的差將為5 〇 =·:特的平均值。同樣地，v+上的電壓可為+2,二 的差將= 咸去匯流排電厂堅為_2·5伏特。該二匯流排間 可由電路ί 但具有—個G伏特的平均值。電壓值

了由電路吕又計者選擇’但所傳送資訊的原則在於兮 排間的電壓差維持相同。 、-一匸々丨L 圖4圖示—個示範性方波 傳送的共模雜音信號的圖型。在二—個：該差動信號 I直方向，該圖型400圖示 1244821 該互補正端（V + ) 4〇4及負端（V-) 406方波差動信號412電壓 402中所量測的幅度。在垂直方向，該圖型4〇〇圖示共模雜 音信號408電壓402中量測的幅度。在水平方向，該圖型圖 不互補差動信號4 1 2的變化及共模雜音信號4〇8對於差動信 號4 1 2在超過時間409時的關係。值得注意的是，差動信號 412及共模雜音信號4〇8二者電壓4〇2中的幅度可不用刻度 表示，而僅以圖示說明之。 在時間零（T0)，該第一驅動器經增加V+上的電塵4〇2由 -2.5伏特至+2.5伏特且減少V-上的電壓402由2.5伏特至_2.5 伏特，來傳送差動信號。在v+匯流排上，差動信號412由 一電壓低的條件414轉換成一電壓高的條件416。在v_匯流 排上，該差動信號4 1 2由一電壓高的條件4丨6轉換至一電壓 低的條件4 1 4。 當差動信號4 1 2及共模雜音信號408共有相同極性時，偶 模式電流產生。該對應匹配阻抗可稱為偶模式阻抗。在v + 匯流排上的時間零（T0)，共模雜音信號408為正且差動信號 412也為正。在V+匯流排上的時間零（τ〇)的開始，第一可變 阻抗組件保有約一個偶模式阻抗值，以適當匹配匯流排差 動信號412及匯流排共模雜音信號4〇8二者。值得注意的是 ，一個並聯阻抗路徑的實施，由該偶模式阻抗值轉換至奇 模式阻抗值，將說明於後。在ν+匯流排上的時間壹（τι)， 差動信號4 1 2轉換至電壓高條件4丨6，接著第一可變阻抗组 件保有約一奇模式阻抗，以適當匹配匯流排差動信號4工2 及匯流排共模雜音信號408二者。值得注意的是，在一實施 -10- 1244821 例中’-混合模式信號係一類比信號，諸如共模雜音，及 一數位仏號，堵如差動方波的組合信號。 當差動信號412及共模雜音信號4〇8具有相反極性時，奇 模式電流產生。該對應匹配阻抗可稱為—個奇模式阻抗。 在V-匯流排上的時間零（το)，共模雜音信號4〇8為正，然而 ，f動信號4丨2將變負。在ν_匯流排上的時間零（τ〇)的開始 ，第一可文阻抗組件保有約一個奇模式阻抗值，以適當匹 配匯流排差動信號412及匯流排共模雜音信號4〇8二者。在 V-匯流排上的時間壹（Τ1)，差動信號412轉換至電壓低條件 414’接著第二可變阻抗組件保有約一偶模式阻抗，以適當 匹配匯流排差動信號412及匯流排共模雜音信號4〇8二者Υ 在時間貳（Τ2)，該第一驅動器開始減少ν+匯流排上的差 動信號412，且啟動ν_匯流排上的差動信號412。如此，ν + 匯流排上的差動信號412由一高電壓條件416轉換至一低電 壓條件414,且該第一可變阻抗組件由一奇模式阻抗值轉換 至一偶模式阻抗值。V-匯流排上的差動信號412由一低電壓 條件414轉換至一高電壓條件416，且該第二可變阻抗組件 由一偶模式阻抗值轉換至一奇模式阻抗值。 在時間參（Τ3)，差動電壓轉換及可變阻抗組件轉換值完 成。 在時間肆（Τ4)，該共模電壓雜音信號為負。在ν+匯流排 的時間Τ4，共模雜音信號408及差動信號412保有相反極性 。在V-匯流排上，共模雜音信號408及差動信號412共有相 同極性。如此，在V+及V-匯流排上之偶模式阻抗及奇模式 1244821 阻抗的關係交換。因此，在信號轉換開始時，連接至v+匿 流排的第一可變阻抗組件保有一個奇模式阻抗，且連接至 V-匯流排的第二可變阻抗組件保有一個奇模式阻抗。在一 實施例中，共模雜音存在於主要是正極性的丁丨至仞，或主 要是負極性的T4至T5中。 參考圖3,可變阻抗匹配終端對中的阻抗值係隨各差動信 號電路302、312之輸出320所呈現的電壓而定。在匹配終端 對中的阻抗值取決於電壓，以便在整個差動信號電壓擺動 範圍内徒供一個適當匹配的終端。一個正常阻抗匹配的 終端產生高信號完整性，且消除來自不正常終端的反射波 型。該匹配終端對的偶模式阻抗及奇模式阻抗，可以利用 一個同時計算該匯流排差動信號及匯流排共模雜音，諸如 sSO雜音的公式來選取。所匹配匯流排終端對同時降低來 自差動信號及共模雜音的反射雜音，藉此引導出高的信號 完整性及高的雜音豁免性，以防符號間的干擾（ISI)及信號 過沖。 在一實施例中，該對阻抗值係利用下列公式來選取。 R+ = -{Ze-Zo}{(l-k)/(l+k)}/2 + Sqrt[{Ze-Zo}2{(l-k)/(l+k)}2 + 4*ZoZe]/2 R- = -{Ze-Zo}{(l+k)/(l-k)}/2 + Sqrt[{Ze-Zo}2{(l+k)/(l-k)}2 + 4*ZoZe]/2 該偶模式阻抗（R + )等於一第一負量加上一第二正量和， 再將整個量除以二之值。該第一負計算量等於該匯流排對 於共模雜音（Ze)的阻抗減去匯流排對於差動信號（Zo)的阻 -12- 1244821 抗的負值’乘以-減去該雜音比 量，及除以一加上該雜立 ' ;差杈信號（k)的 /雑曰比例常數對於 二正量等於匯流排對於共模雜立 一ΉΟΟ。t贫第 差動信號（Zo)阻抗的平方 阻抗減去匯流排對於 於差模信細的量，除以，：與一減去該雜音比例常數對 信號〇〇的平方量相乘雜音比例常數對於差模 共模雜音㈣阻抗與匯流^於倍該匯流排對於 ，最後取其平方根而得。參考 ^(zo)阻抗的乘積 412及共模雜音信號4 θ 〃以計算該差動信號 跳4U8—者匹配終端對的 奇模式信號阻抗（R_)等於—第一負量 。 ，再將該整個量除以二之值 正置和 排對於共模雜音（Ζ_ :負叶鼻量等於該匯流 的阻抗的負值，i以=T 對於差動信號(Z。） 刚量，及除以咸去,雜音比例常數對於差模信號 。該第二正二 雜音比例常數對於差模信號⑻ 排對於差動二於匯流排對於共模雜音(Ze)阻抗減去匯流 常L=號(z°)阻抗的平方，再與-加上該雜音比例 數對於差 ww(k)的量’除以-減去該雜音比例常 匯产排對二5#u(k)的平方量相乘’所計算之量加上四倍該 阻二：=:阻抗與匯流排對於差動信謂· ±㈤後取其平方根而得。值得注意的是，在-二：、’該公式可利用適當的數學代入法計算其它類比 厶模雜！Π比例常數。另外，該比例雜音常數能定義 雜g幅度對於差動信號幅度的比率。 在a %例中，共模雜音電壓比例常數k及極性能基於計 -13- 1244821 异、$測及模擬來估計。理想上，完美的差動信號估計諸 如同步切換輸出（sso)的雜音；然而，由於實際物理上錯誤 搭配，電氣上的錯誤搭配，及核心電路的切換，共模雜音 存在且必須用於產生一個正常的終端。 種產生偶模式R+阻抗值或奇模式R_阻抗值的方法，能 利用主動黾壓相依電阻性元件的並聯連接來自動完成，其 亦可藉電晶體電路及R+值的N型井電阻器來施行。 圖5圖示一個有關差動信號電壓高至電壓低擺動，由偶模 式R+阻抗值開始之電壓相依可變阻抗組件的實施例。該可 變阻抗組件500的汉_阻抗值在該電壓低至電壓高擺動的正 化唬擺動後存在。該可變阻抗組件5〇〇的尺+阻抗值在該電壓 低至電壓高的正信號擺動後存在。具有上述方程式所得阻 抗值的R+N型井電阻器5〇2，連接至差動信號輸入輸出電路 的輸出504及正電源供應器。三個NMOS電阻器串聯連接： ^3-R1 512、I14_R2 514 及 I16_R3 516,以並聯方式連接至 電阻器R+ 502，當輸出上的電壓，v〇ut由電壓高擺動至電 壓低時，反之亦然，使得總終端阻抗，R〇ut，由r+阻抗值 減少至R-的阻抗值。 由歐姆定律得知，增加額外並聯的電阻性路徑會導致整 個電阻性路徑總阻抗的減少。例如，如過電阻器5 〇2的 阻抗值等於一百艮歐姆，則各額外致動的並聯電路506、5〇8 、5U)可減少總阻抗的二十κ歐姆。同樣地，解除或切斷並 聯電阻性路徑506、508、5 10導致整個電阻性路徑總阻抗， 以增加直到R+的最大值。 -14- 1244821 出504上的電壓等於電壓高的條件時 5卯、510中的所有電晶體關閉，且 在一實施例中，當輸 並聯電阻性路徑506、 R-的阻抗值等於電阻器R+ 5〇2的阻抗值。沒有並聯電阻 路徑506、508、51〇被致動。選取Ν_電阻器幻及113512

的尺寸，當該差動信號電路輸出5〇4出現信號電壓約等於差 動信號擺動的三分之二時，使113在其線性區域導通。如此 ，當该差動k號在電壓高減去電壓低約2/3時，〖Η開始在 其線性範圍導通。113電阻與R1藉由R+值至R_值的ι/3的方 式降低Rout的阻抗值。第一並聯阻抗路徑5〇6被致動來改變 可變阻抗組件500阻抗’以便在差動信號擺動期間，配合匯

流排上的電流電壓位準。當輸出504的差動信號電壓v〇ut 約等於擺動的1/3時，貝,| 114以線性方式導通，且進一步藉 由R+值至R-值的2/3的方式，降低R〇_阻抗值。第二並^ 阻抗路徑508被致動來改變可變阻抗組件5〇〇阻抗，以便在 差動信號擺動期間，配合匯流排上的電流電壓位準。當輸 出504的信號電壓Vout等於電壓低時，則該ιΐ6以線性方式 ‘通，且連同R3降低Rout值至尺_值。多個NM〇s分支及— 個N型井電阻器，能加上或移除，將具有y〇ut擺動的調 整至R-。 在貝^例中’當共模雜音為負，則該匹配的阻抗終端 對可使用一個有關差動信號電壓高至電壓低擺動，由偶模 式R+阻抗值開始之電壓相依可變阻抗組件。 圖6圖示一個有關差動信號電壓高至電壓低擺動，由偶模 式R+阻抗值開始之電壓相依可變阻抗組件的實施例概圖。 -15- 1244821 該可變阻抗組件600的R+阻抗，在電壓高至電壓低擺動的負 信號擺動後存在。該可變阻抗組件600的R-阻抗，在電壓低 至電壓高擺動的正信號擺動後存在。一個R+N型井電阻哭 602具有由上述方程式得知的阻抗值，將連接至差動信號輸 入輸出電路的輸出604及正電源供應器。pm〇s電晶體 6 12-6 16並聯連接於R+，使得於負電壓高至電壓低擺動期間 ，總輸出電阻，Rout，逐漸由R-阻抗值改變至R+阻抗值， 反之亦然。PMOS電晶體Μ1至M3 612-616選擇性隨著輸出 的感測電壓致動，來改變其由該低線性值至高飽和值的電 阻，反之亦然。如此，該並聯阻抗路徑6 0 6、6 〇 8、6 1 〇致動 改變可變阻抗組件600的路徑，以匹配該匯流排混合模式的 阻抗。混合模式的阻抗值計算差動信號中的電流電壓位準 以及共模雜音信號的電壓位準。 在一實施例中，四個固定阻抗值於該連續改變差動信號擺 動期間，存在於可變阻抗組件。每當一新並聯阻抗路徑6〇6、 608、610致動或解除時，一不同固定阻抗值存在。如此，可 變阻抗組件600阻抗大致夠過整個差動信號擺動過程來匹配。 偏壓電壓V卜V2及V3係由一電壓參考值設定’使得當輸 出電壓等於電壓高條件時’則PM〇s電晶體μ1_Μ3 612-616 位於其低電阻線性區域，且該輸出阻抗尺。…約為R_阻抗值 。偏壓電壓V3大於偏壓電壓V2，而偏壓電壓¥2大於偏壓 H. J2 VI ^輸出向下擺動約等於或低於V3時，則PMOS電 b曰曰體M3 612在餘和區域’而PM〇s電晶體M2_mi 614、616 仍為線H，；^將導致Rout值增加其由尺_阻抗值至阻抗值 -16- 1244821 方式的1/3。當輸出604電壓約等於或低於V2位準時，則 PMOS電晶體M3 612及M2 614在飽和區域，而M1 616仍在 其線性區域。這導致R0ut阻抗值進一步接近由該及―阻抗值 至R+阻抗值方式的2/3。最後，當輸出電壓等於或低於v i 時，則PMOS電晶體M1-M3 612-616位於飽和區域，且R〇ut 增加至該R+阻抗值。 在同樣方式中，當輸出信號由電壓低擺動至電壓高時， Rout由該R+阻抗值增加至R_阻抗值。在一實施例中，偏壓 電壓V3設定於Vcc減去Vtp，Vtp係M3臨限電壓位準。在一 實施例中，vi設定於Vcc減去三倍vtp。在一實施例中，v2 設定於Vcc減去Vtp。在一實施例中，選取pM〇s電晶體 M1-M3 612-616的長度及寬度與其vtp電壓，使其線性電阻 由R-至R+增加Rout，繼續如上述。在一實施例中，更多 PM0S電晶體能加上或移除，使信號擺動範圍配合的範 圍。在一實施例中，當共模雜音為正，則對於一個差動信 號電壓低至-電壓高的擺動，匹配阻抗終端對能由一偶模 式R+阻抗值開始，使用一電壓相依可變阻抗組件。 圖7圖示一個供應偏壓電壓至電壓可變阻抗組件之電壓 參考電路實施例的概圖。由圖6，V1_V3的參考電壓，可使 用此電壓控制源702及具負載電容器7〇6的pM〇s二極體組 7〇4。M3-M1之PM0S二極體組7〇4中各個二極體輸出、 710、712作用如VI、V2及V3不同的參考偏壓電壓。電厣护 制的電壓源M5 7G2可選擇供應—個等於電壓低條件之㈣工 器電流的電流，以便在間極M4 714產生電壓低信號的值。 -17- 1244821 電壓控制的電壓源M5 702，通過等於驅動 "I且抗718的R值 Ν型井電卩旦器，供應一個等於電壓低條件 驅動裔電流的電 流。Μ4 7 14作用為該源極隨耦器，在ν 别设製其少於Μ4 源極-閘極電壓臨限（Vsg)之電壓低幅度的值。

在一實施例中，M4714供應有效電流至二極體_4，如 此M4的Vsg相當的低。如此，V1的值稍高於輸出的電厣低 信號。PMOS的M3-M1 708、71〇、7〇2作用為二極體，使^ 值約為電壓高至電壓低擺動的1/3。¥3值約該電壓高至電壓 低擺動的2/3。在一實施例中，負載電容器7〇6透過來自差 動輸出擺動’進-步降低電M供應。這些負載電容器鳩 亦可作為電源供應器的分離電容器。

圖8圖示一具有二個組成第一驅動器之電流驅動器組件 的差動信號輸入輸出電路實施例的概圖。言亥第一驅動器可 由連接至第一可變阻抗組件806的第一電流驅動器802及連 第二可變阻抗組件8〇8的第二電流驅動器8〇4組成。各 私机驅動态802、804透過該各別可變阻抗組件8〇6、8〇8發 展出及差動n；之_部份。各可變阻抗組件8⑽、連接 至第-驅動器輸出81〇及正電源供應器812。 /圖9圖不一個可使用差動信號輸入輸出電路的示範電腦 $的方塊圖。在一實施例中，電腦系統900包含一用於溝 、貝汛的通^機構或匯流排9 11，及一連接處理資訊之匯流 排9 1 1的積濟兩 、 包路組件，諸如處理器9 1 2。在諸如處理器9 1 2 電腦系絲9 Π Π 、 千一個或多個組件或裝置，可使用差動信輸入 輸出電路央；悉、風P 4 、k匯流排溝通。再者，電腦系統中的一個或 -18- 1244821 :個組件或裝置可使用差動 (組件内部傳送通信資訊。⑶入輪出电路，使其能在 電腦系統900進一 |幻人 它連接匯流排9U的動能機存取記憶體（RA •或其 於儲存處理器912所將執行的子==(制主記憶體），用 處理器執行指令期間，亦可用於主記憶體_於 資訊。在-實施例中，該處理或其它令間 不限制於-微處理器，諸如二…微處理器’但 entium、PowerPC#。 接^ ^統900亦可包含一唯讀記憶體（R〇M)及/或其它連 E々丨l排9 1 1，用於儲存靜能次 儲存w « 處理器912資訊的靜態 光雄ί置9G6’及—個大型儲存記憶體9G7,諸如—磁碟或 W其對應磁碟機。大型儲存記憶體9〇7連接用於錯存資 °孔及心令的匯流排9 1 1。 、 電腦系統_可進-步連接至與匯流排911相連的顯示神 ㈣1 ’諸如-陰極射線管（CRT)或液晶顯示器（lcd)，用: 頌不資訊至一電腦使用者。一個包括字母數字及其」 按鍵的字母數字輸入裝置(鍵盤)922,亦可連接至用： 溝通資訊及指令選擇至處理器9丨2的匯流排Qli。—種 附加使用者輸入裝置係游標控制裝置923，諸如滑鼠、 轨跡球、轨跡板、電子筆或游標方向裝置，連接至用 於溝通資訊及指令選擇至處理器9丨2的匯流排9丨丨，用於 控制游標在顯示裝置92 1上的動作。 另一可連接匯流排9 11的裝置係一硬式拷貝裝置924，其 可印製指令、資料或媒體，諸如紙張、軟片或相同型式媒 • 19 - 1244821 體上的其它資訊。再者，一聲音記錄及放映裝置，諸如擴 音為及/或麥克風（未表示），可選擇連接匯流排91丨，作為電 腦系統900的聲音連接介面。另一可連接匯流排911的裝置 係一連繫電話的有線/無線通信介面9 2 5。 雖本發明一些特定實施例被表示，但本發明不限定於這 坠κ施例。例如，習於此技者將瞭解多重不同的電路配置 及電子組件可大致在整個差動信號擺動範圍内，用於將電 壓相依並聯阻抗路徑與差動信號達成阻抗匹配。本發明將 可瞭解其將不會受限於在此所說明的特定實施例，其僅規 範於申請專利附加項的範圍。 【圖式簡單說明】 相關本發明的圖式如下： 圖1圖不由一個任意稱作正端信號v+及負端信號v_部 h組成的差動信號； 圖2圖示一有關低電壓差動信號電路，利用匹配終端對之 先前技術的概圖； ，圖3圖不一連接差動信號匯流排對之可變阻抗匹配終端 對的實施例概圖； 圖圖7Γ不範方波差動信號及一具該差動信號之共模 雜音信號的圖型； 圖5圖不一有關電壓高至電壓低擺動，由偶模式㈣且抗值 開始之電壓相依可變阻抗組件的實施例概圖； 圖6圖示一有關電壓低？_ ^ 电&低至包壓咼擺動，由偶模式R+阻抗值 肩始之電壓相依可變阻抗組件的實施例概圖； -20- 1244821 圖7圖示一供應偏壓電厭 土至琶塵相依可變阻 塵參考電路的實施例概圖； 、、、件之电 圖8圖示—具有二個組成 件的差動信號輪入輸出電一 …流驅動器組 一 利田屯路的實施例概圖；及 圖9圖示一個可使用差 ^ 心號輸入輸出電路之示範雷脗 系統的概圖。 心不乾电細 雖冬"㈡各種修正及變換形式，但其特 利用圖式範例表示且在内 、 、κ4已 内文砰細說明。本發 不於限於所揭示的特別緊解其 U ^ 相對地，本發明命会66姘女 修正、相等，及變換^ 、 “吳乾例付合本發明的精神及範圍。 【圖式代表付號說明】 302 304 306 308 310 312 314 316 ^ 806 318 、 808 320 324 326 第一差動信號輸入輸出電路 第一驅動器 第一匯流排 第二匯流排 第二接收器 第一差動信號輸入輸出電路 第一接收器 第一可變阻抗組件 第二可變阻抗組件 主電源 圖案補償掃描器 内插器 相鎖迴路 328 1244821 330 332 400 402 404 406 408 409 412 414 416 500 > 600 502 > 602 π動態追蹤”狀態機器 中心時脈產生器 圖型 電壓 正端（V+) 負端（V-) 共模雜音信號 超過時間 方波差動信號 電壓低條件 電壓高條件 可變阻抗組件 Ν型井電阻器 504、604、708、710、712、810 輸出 512 514 516 606 > 608 ^ 610 612 、 614 、 616 702 704 706 714 NMOS電阻器及113 NMOS電阻器及114 NMOS電阻器及116 並聯阻抗通路 PMOS電晶體 電壓控制電壓源 PMOS二極體組 負載電容器 電晶體 驅動器阻抗 22- 718 1244821 802 804 812 900 904 906 907 911 912 921 922 923 924 925 TO 、 ΤΙ 、 T2 、 T3 、 T4 、 T5 VI、V2、V3 第一電流驅動器 第二電流驅動器 正電源 電腦糸統 動態儲存裝置（主記憶體） 靜態儲存裝置 大型儲存記憶體 匯流排 處理器 顯示裝置 字母數字輸入輸出裝置（鍵盤) 游標控制裝置 硬拷貝裝置 有線/無線通信介面 時間 偏壓電壓

23-

Claims (1)

1. W年？月曰修(更)正替換頁 1244^,8號專利申請案 中文申睛專利範圍替換本(94年7月） 拾、申請專利範圍： 1· 一種電路裝置，包含： 一差動信號匯流排對，其包括一第一匯流排及一第二 匯流排；及 可k阻抗匹配終端對，其包括一第一可變阻抗組件 及第一可變阻抗組件，二者彼此電氣絕緣且分別連接 至忒第一匯流排及該第二匯流排，其中該第一可變阻抗 、、件的阻抗值取決於該第一匯流排上的電壓位準，其中 忒第一可變阻抗組件的阻抗值取決於該第二匯流排上 的電壓位準。 2. 3. 4. 5. *月專利範圍第1項的裝置，其中藉由致動該 裊P k、、且件!^叫固《多個並聯阻抗路徑來改 變阻抗的阻抗值。 如申請專利範圍第1項的裝置 括一參考電壓電路。 如申請專利範圍第1項的裝置 件包括一固定電阻組件。 如申請專利範圍第4項的裝置 括一個N型井電阻器。申明專利靶圍第1項的裝置，其中該第一可變=:偶模式阻抗值’用於-差動信號電壓低 電反鬲恶的擺動。如申請專利範圍第件保有-偶心 纟中該第一可變、1阻抗值，用於一差動信號電壓高 第一可 變各可 其中該可變阻抗組件包 其中該第一可變阻抗組 其中該固定電阻組件包 阻抗組 態至一 阻抗紐 態至一 7. 1244821 η年7月π曰修(更)正替換頁j 電壓低態的擺動。 8·如申請專利範圍第1項的裝置，其中該至少一組件之一 偶模式信號阻抗（R + )及一奇模式阻抗（R_)的阻抗值係 由下列方程式計算： R+=-{Ze-Zo} {(l-k)/(l+k)}/2 + Sqrt[{Ze-Zo}2{(l-k)/(l+k)}2 + 4*ZoZe]/2，及 R—{Ze-Z〇}{(l+k)/(l_k)}/2 + Sqn[{Ze-Z〇}2{(l+k)/(l_k)}2 + 4*ZoZe]/2。 9·如申請專利範圍第1項的裝置，其中該第一匯流排包含 一差動信號匯流排的V+匯流排。 1〇·如申請專利範圍第}項的裝置，其中該第一匯流排包含 一差動信號匯流排的V-匯流排。 u· —種電路裝置，包含： 一電源供應器； 一差動信號輸入輸出電路，其具有一輸出；及 7電阻性終端對，其匹配用於—差動信號及一共模雜 “口说-纟a電阻對包括至少—組件，而該組件的可 IP抗取决於在$差動信號輸人輸出電路之輸出處所 感別電壓位準’该電阻終端對_接至該輸出及電源 器。 12·如申請專利範圍第u項的 # ^ ^ ^ J展置，其中該電阻性終端對P」 抗匹配於固定模式信號。 13·如申請專利範圍第丨丨項 於咕 幻褒置，其中在大致該整個差I k就擺動範圍内，該雷阳卜 寬阻性終端對阻抗匹配該差動信| 1244821 钟年7月6曰修(更)正替換頁 · 及該共模雑音信號。 14. 15. 16. 17. 18. 19. 如申明專利範圍第11項的裝置，其中該電阻性終端對包 括一參考電壓電路。 如申請專利範圍第11項的裴置，其中該電阻性終端對包 括一第一阻抗組件及一第二阻抗組件，該第一阻抗組件 與該第二阻抗組件電氣絕緣。 如申請專利範圍第11項的裝置，其中該至少一組件之一 偶模式信號阻抗（R+)及一奇模式阻抗的阻抗值係 由下列方程式計算： R+--{Ze-Zo} {(l-k)/(l+k)}/2 + Sqrt[{Ze-Zo}2{(l-k)/(l+k)}2 + 4*ZoZe]/2，及 R- = -{Ze-Zo}{(l+k)/(l-k)}/2 + Sqrt[{Ze-Zo}2{(l+k)/(l-k)}2 + 4*ZoZe]/2。 一種阻抗匹配方法，包含： 基於在差動輸入輸出電路的輸出處所感測的電壓 位準，改變阻抗匹配終端對的阻抗；及 在大致該整個差動信號擺動範圍内，阻抗匹配一差動 信號及一共模雜音信號。 如申請專利範圍第17項的方法，進一步包含： 將一匹配終端對中之一第一可變阻抗組件與一匹配 終端對中之一第二可變阻抗組件電氣絕緣。 如申請專利範圍第17項的方法，進一步包含： 於该差動信號擺動期間，偏壓該匹配終端對中的參考 電壓’以致動一個或多個並聯阻抗路徑。 w年？月/η】修 1244821 20·如申請專利範圍第1 7項的方法，. 對於一固定模式信號，阻抗匹配該匹配的終端對。 21· —種阻抗匹配裝置，包含·· 改變構件，用於基於在-差動輸入輸出電路之輪出處 感測的電壓位準，改變一阻抗匹配終端對的阻抗；及处 阻抗匹配構件，用於在大致該整個差動信號範圍内， 阻抗匹配一差動信號及一共模雜音信號。 22·如申請專利範圍第21項的裝置，進一步包含： 電氣絕緣構件，用於將一匹配終端對中之一第一可變 阻抗組件與一匹配終端對中之一第二可變阻： 氣絕緣。 23·如申請專利範圍第21項的裝置，進一步包含·· 偏壓構件，用於在該差動信號擺動期間，偏壓該匹配 終端對中的參考電壓，以致動一個或多個並聯阻抗路 徑。 24. —種電腦系統，包含·· 包含-個或多個差動信號輸入輸出電路的一個或多 個積體電路，各差動信號輸入輸出電路都具有一輸出 ，·及 j。寺-個或多個差動信號輸入輪出電路的至少一差 動^琥輪入輸出電路輕連接至_可變阻抗匹配終端對 ，該終端對包括一第一可變阻抗組件及一第二可變阻抗 組二β亥弟一可變阻抗組件麵接至該第-匯流排，該第 -文阻抗組件搞接至該第二匯流排，該第一可變阻抗 1244821 時7月/r日修(更)正雜頁: 匯流排上的電壓位準，該第 決於該第二匯流排上的電 組件的阻抗值取決於該第一 二可變阻抗組件的阻抗值取 壓位準。 25. 26. 如申請專利範圍第2 4項的電腦系統，其中該第—可變阻 抗組件係與該第二可變阻抗組件電氣絕緣。 如申清專利範圍第24項的雷腦会& #上上 印术—Μ们冤細糸統，其中在大致該整個 差動擺動♦色圍内，★女楚 --ρ AXA 祀闺円β亥弟一可變阻抗組件與該差動信 號阻抗匹配。 27· —種阻抗匹配裝置，包含： 一差動信號匯流排對，其包括一第一匯流排及一第二 匯流排； 一可變阻抗匹配終端對，其包括n變阻抗組件 及一第二可變阻抗組件，該第一可變阻抗組件耦接至該 第一匯流排，該第二可變阻抗組件取決於接至該第二匯 流排，該第一可變阻抗組件與該第二可變阻抗電氣絕緣 ，β亥第一可變阻抗組件的阻抗值取決於該第一匯流排上 的電壓位準，該第二可變阻抗組件的阻抗值取決於該第 二匯流排上的電壓位準，及大致該整個差動信號擺動範 圍内該可變阻抗匹配終端對與該差動信號阻抗匹配。 28. 如申請專利範圍第27項的裝置，其中該第一可變阻抗組 件阻抗匹配於一固定模式信號。 29. 如申請專利範圍第27項的裝置，其中該裝置進一步包含 一個具有一第一驅動器及一第一接收器的差動信號電 路，该差動信號電路耦接至該差動信號匯流排對及該可 1244821 __ 7月ίΤ日修(更)正替換頁j , 變阻抗匹配終端對。 ~、 30.如申請專利範圍第27項的震置，進一步包含·· 一正電源供應器，該第一可變阻抗組件耦接至該第一 匯流排及該正電源供應器，該第二可變阻抗組件耦接至 該第二匯流排及該正電源供應器。