TWI244283B - CDMA system transmission matrix coefficient calculation - Google Patents

Description

!244283 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 先前技術 本餐明係關於供線數位通系統’特別是本發明係關於 無線TD-CDMA通訊接收器内用於分碼、擾碼和通道回應的 迴旋之方法和裝置，以計算系統傳送矩陣係數。 在像是由第三代夥伴計劃（Third Genemi〇n partnersMp Project，3GPP)所規定的TD_CDMA系統内之通訊期間，基地 台和使用者設備（UE)之間的每一信號脈衝都會以化分成時 槽的方式沿著訊框結構發送和接收。圖^員示包含位於兩 資料符號叢集之間一預定中置碼的通訊脈衝時槽；構，尤 其是為了通道評估目的由基地台指派至即的结構。中置 碼資訊的特徵在於有許多片碼，其中丁。代表片碼期間而、 為中置碼長度。在接收器内運作的攄波器會將前置碼片碼 轉換成由實體和虛數成分構成的通道回應，因為TWA 系統允許將許多UE指派至相同時槽，每個都有獨一的展 頻碼以及附加的展頻因| ’來分辨彼此的仙中置碼通道 代表。擾碼附加至信號上以分辨出基地台彼此’藉此避免 基地台内部干擾，這有可能發生她在兩鄰近基地台範 圍内時。 在無線傳送通過發射器與接收器之間的空間時，信號干 擾以及外部雜訊影響會讓接收到的信號不同於原始狀態。 因此，在通訊系“，發展出-套對於特定基地台和UE 來既獨-的已知系統傳輸特性之代表非常有用。在謂系 統内，為此使用了係數值的系統傳輸矩陣A以及/或其複合 1244283 ι_ |發明說明續頁 接合調換AH。將接收到的信號供應至系統傳輸矩陣係數是 一種方式，可以從所接收受到外部影響的信號中取得原始 信號資料。 發明内容 本發明提供一種資料處理的裝置和方法，其特別適用於 分碼、擾碼和通道回應的結合迴旋，以架構出系統傳送係 數矩陣，而仍舊能夠維持和在分別執行每一迴旋時相同之 電路大小和執行時間。 本發明包含特別是處理一系列雙元素資料值V i至V χ (像 是複數代表）的裝置和方法，其中整數m從1到X的資料值Vm 對應至具有N位元二進位值的第一元素Am和第二元素B m， 其中N為正偶整數，來產生一系列資料值V'至V’y，其中 每一整數p從1至y的資料值V ’ p對應至第一元素A ’ p和第二 元素B’p。較好是，一系列資料值ViS VXR表具有2M展頻 因數（其中Μ為整數並且2M£_N)的通訊信號之通道反應值。 在這種案例中，N位元二進位值代表隨複通訊信號的通道 碼值，並且一系列資料值V ’ i至V ’ y代表一列系統傳輸矩陣 值，N較好是2的乘方。 在此提供第一元素位移暫存器1^和第二元素位移暫存器 R2，每個暫存器Ri、R2都具有一系列N位置Ci，每個整數i 都從1至N，每個暫存器Ri、R2都分別隨附第一元素加法器 電路八丨丨、A12 ’以及第二元素加法器電路A2i、A22。 每個加法器電路都具有一系列N/2選擇性可控制輸入Ik， 每個整數k從1至N/2。每個加法器電路輸入都和不同的暫 1244283 _ (3) 發明說明續頁 存器位置耦合，來接收其資料。透過隨附個別暫存器位置 的控制位元可控制每個加法器電路輸入，其中控制位元會 集體回應N位元二進位值。每一隨附暫存器Rr的位置Ci之 控制位元B 1和隨附暫存器心的位置Ci之控制位元B,相同， 其中每一整數i從1至N，如此根據控制位元之值，輸入會 接收來自其耦合位置的資料，當成接收的資料之值或反向 值。每個加法器電路都具有一輸入，用於輸出其個別可控 制輸入所接收的值總合。 較好是，第一元素加法器電路A ii和暫存器R i耦合，如 此輸入Ik接收來自暫存器位置C2k-1的資料，其中每個整數 k從1至N/2。第二元素加法器電路A21和暫存器h耦合，如 此輸入Ik接收來自暫存器位置C2k的資料，其中每個整數k 從1至N/2。第一元素加法器電路A12和暫存器R2耦合，如 此輸入Ik接收來自暫存器位置C2k的資料，其中每個整數k 從1至N/2。第二元素加法器電路A2 2和暫存器R2耦合，如 此輸入Ik接收來自暫存器位置C2k-1的資料，其中每個整數 k從1至N/2。 第一元素結合器電路耦合至第一元素加法器電路A ^、 A t，2的輸出，用於輸出處理值V ’ p的第一元素值A ’ p。第二 元素結合器電路耦合至第二元素加法器電路A21、A2,2的輸 出，用於輸出處理值V ’ p的第一元素值B ’ p。 暫存器Rr、h可操作將其個別位置的資料位移，並接收 新的資料而產生下一個處理值V ’ p + j。較好是，暫存器R i、 R2可操作來將個別位置Ci-1至位置Ci的資料位移，其中每 1244283 ⑷ I發明說明續頁 個整數i從2至N，並在位置C 1内接收新資料而產生下一個 處理值。 較好是，所提供的控制電路可根據通訊（對應至要處理 的資料值串列）的展頻因數，操作來控制暫存器和加法器 電路。控制電路可操作來依序將一系列資料值V 1至vx(跟 著一系列N-1零值）輸入至暫存器N/2M&，以產生N/2M串資 料值V’y，其中y二x + N-1，每一代表一列系統傳輸矩 陣值。當2M<N時，控制電路可操作來選擇性啟動和關閉加 法器電路的輸入.，如此每次一系列資料值V i至Vx輸入暫存 器内，來自每一暫存器不同2M輸入集合就會啟動，而其他 加法器輸入則關閉。 較好是，暫存器1^和112為每個位置具有F位元的16位置 型（N二16)，用於透過迴旋移動通道回應。在多工器内，將 使用以金字塔方式連接的最佳最少數量加法器來執行代碼 之增質，以簡化構造。利用包含從二進位表示至複雜表示 而當成整個方法一部分的通道碼轉換，如此可從裝置内消 除不必要的加法器。 精通此技術的人士從下列說明中就可了解到其他目的和 優點。 貫施方式 底下將參考附圖說明較佳具體實施例，其中相同的號碼 代表相同的元素。 請參閱圖2A和2B，其中分別說明電路圖100和200，用於 執行TD-CDMA時槽隨附的一系列實質和虛數通道回應片碼 1244283 (5) Γϊίϊ明續頁 值之迴旋。通這回應值區分成實質部分CRR和虛數部分 CRI。電路100會處理實質通道回應CRR，而電路2〇〇則處理 虛數通道回應CRI。 在圖2A内，暫存器Rr較好是16位暫存器，可接收通道回 應CRR的實數部分。暫存器Rr的每個位置Ci(i = 〇至15)每個 位置具有F位元，其中F為選取的資料位元大小，較好是ι〇。 對應至較佳通道碼大小的位置數目前在3Gpp内指定為16， 並且較好是數字2的乘冪。實數成分電路ι〇〇包含複數個元 素A卜八14，每一加法器元素都具有兩輸入一輸出（為該兩 輸入的合）的加法器。加法器元素八^八8較好如圖4内所說 明來設定。加法器元素A9-A 14較好是簡單加法器。 加法态元素Al、A2、A3、A4接收來自暫存器rr奇數位 置的輸入，並在其輸入對上執行加法或減法。類似地，加 法态元素A5、A6、A7和A8耦合至暫存器Rr，以在通道回 應值上執行加法或減法，但是只在暫存器r r的偶數位置上 運作。集合來說’加法器元素A 1-A4、A9-A 11形成一個加 法器樹枝狀電路’具有由元素A 1- A4定義的輸入以及元素 八11定義的輸出。類似地，加法器元素八5_八8、八12-八14形 成第二加法咨樹枝狀電路。加法器樹枝狀電路的隨附暫存 器Rr，計算出自由暫存器RrK處理的CRR值之處理值虛數 部分。 用來當成控制信號，具有位元CC0至CC15的通道碼CC會 輸入至加法斋元素A 1至A 8。二進位通道碼根據個別控制 位元控制加法器元素A1至A8執行加法或減法，較好是當 -10- 1244283 發明說明續頁 通道碼CC位元=0時為加法並且當通道碼cc位元=1時為減 法。 圖4忒明輻入加法态元素a丨具有一個加法器a 1，以及兩個 · 一的互補I置tci、tc2之較佳構造。輸入CRR^ CRRS接 v 收暫存器Rr第二和第四位置C1、C3内含的實數通道回應 值，由二的互補裝置TC1、TC2來處理。利用加法器A〗，加 總二的互補裝置TC1、TC2的輸入，而達成CCR值加法或減 法。這兩互補裝置TC1、TC2利用將值或其二的互補傳遞至 # 加法器A 1 ’，以便在輸入值上操作。16位元通道碼控制信 號CC的第一位兀CC1利用二的互補裝置TC1執行操作判 斷，而通道碼的第四位元CC3則利用二的互補裝置TC2執行 操作的判斷。 請參閱圖2A，加法器A9執行由幻和八2執行的加總之彙 總。類似地，加法器A10執行A3總合和A4總合的加總，加 法器A12執行A5總合和A6總合的加總’並且加法器A。將a? 和A8加在一起。加法器A11利用將A9和A10的總合加起來 # 以產生輸出AC，f尤是實數通道回應值的實數部分。輸出 MD(實數通道回應值的虛數部分)為加法器A"所產生的加 總’就疋加法器A 1 2和A 1 3的輸出加總。 如圖2B内所示的處理電路2〇〇構造類似於圖2A内所示的_ 電路100。不過，位移暫在哭R垃丨々、尤、， 秒$仔态R1接收通道回應的虛數部分 CRI。加法器元素A15至A28對應於加法器元素幻至ai4， ' 產生具有兩隨附加法器樹枝狀電路的暫存器r!。圖2B内所 示電路200的加法器樹枝狀電路之兩輸出為圖2A内所適用 -11 - 1244283 (7) ___ 發明說明續頁 於電 的值 的值 存器 樣的 說，_ 則得 雖 本發 的暫 器， 電 法運 其中 並且 C11、 C8、 數之 的所 道碼 器的 如 器樹 路100的相反，Jt中黎# s〜权、 來自軔六 、、I 土貫數邯份顯示當成輸出βϋ 為二存器:1的偶數位1，並且對應至虛數卿C =…數位置的最後總合。關於偶數和奇數暫 :Γ;Γ虛數輸出之組態可完全反向，並獲得- 〜是’以圖2Α和⑼内交換的暫存器rrw ’彳出AC和jBC得自於偶

A、A 要文i存σ口位置並且輸出B D和j AD 自万；可數暫存器位置。 然圖2 A和2 B的輕左 、… 勺I存态已經各自用16位置來代表，依照 、I〔回應值之迴旋通常可使用具有2N暫存器位置 存⑽來達成，並且結合所有據此設定的多或少加法 以執仃偶數和奇數暫存器位置上的加總。 :100和200的四個輸出值AC、BD、jAD和jBc代表乘 算的實數和虛數部分，士口方程式1内所示： AH==(A+jB)*(c+jD)方程式 1 A通道回應的實數部分，B為通道回應的虛數部分， 其中C對應至通道碼CC的位元Cl、C3、C5、C7、C9、 C13、C15，ϋ對應至通道碼的位元c〇、C2、C4、C0、 C1° C12、c 14。每個通道碼位元代表純實數或純虛 值 口此’加法器樹枝狀電路可連線至暫存器心和R! 有可數或所有偶數位置。依照本發明用於判斷哪個通 4元為錢數或虛數所使用的加法器樹枝狀消除了乘法 而求’乘法器會消耗較多的硬體空間。 圖3内所示’提供額外電路來結合電路1〇〇、2〇〇的加法 枝狀’產生用於架構系統傳輸係數矩陣複合連接調換 (8) (8) AH的係數值

… （對廣=〜 %路_的輪出Ac以^和虛數輸出值）。減法器川遺附於 實數通道回應信號的會:!二°的輪“〇,以減去已處理的 数P刀0加法器A29隨附於電路 一 1勺n 的於+ 、"路2〇0的輪出jBC以及電路100 的知出jAD，以將已處理的虛 以及♦ #虛數通迢回應信號的虛數部分 乂及a數通逍回應信號的虛數 吝斗认 业数口P刀相加。然後將加法器A29 屋生的加總傳遞過用於虛數輸 .^ 彻出的一的互補裝置TC3，而 產生A矩陣的複合連結。在 I月的其他具體實施例内， 已將裝置TC3省略，因此允許圖2A、2_的電路產生八矩 陣，其在CDMA信號的處理中也非常有用。 車又好疋通道碼CC為方程式2所示16位元長擾碼s和修改 過的16位元展頻碼SCM之互斥（x〇R)運算，所建立的16位元 長二進位數。 CC = S XOR SCM 方程式 2 若要產生16位元SCM，利用重複展頻碼SC的第一 SF位數， 直到產生16位元值來修改展頻碼s C，其中S F為展頻因數 值。例如，對於展頻碼因數SF8以及展頻碼S00011 1111 〇〇〇〇 1010來說，修改過的展頻碼SCM二001 1 1 1 1 1 001 1 1 1 1 1即是SC 的前八個位數重複了兩次。以此方式建構的通道碼提供了 通道重複CR值、展頻碼SC和擾碼S迴旋所需的裝置。通道 碼CC在迴旋處理期間仍舊固定，因為展頻因數SF和擾碼S 設定用於已處理的特定UE/基地台通訊。藉由結合所有操 作（即是擾碼和展頻碼結合）取代在個別處理階段内分別執 行，如此就可省略乘法器。在所公佈的設計中可將加法器 (9) 1244283 發明說明續買 所需的數量最佳化。 1 6位元通逍碼cc會當成控制信號連續呈現給圖2A的第— 階加法器兀素A 1至A 8以及圖2B的加法器元素A 1 5至A22， 用於判斷輸入加法器的值在加總之前是否無效或仍舊相 同。如上提及，每一加法器都受到通道碼位元（用輸入加 法器的暫時位置來修正）控制。例如，加法器A1受到通道 碼位元CC1和CC3的控制，如圖2A内所是對應於暫存器心 的位置C1和C3。 此外’電路100、200和加法器樹枝狀電路的運算都受到 展頻因數SF的控制。在較佳具體實施例内，其中使用16位 置暫存态，展頻因數的可能值為1、2、4、8或16。每組通 道回應CR要由每一電路10〇、200執行的完整處理週期數量 取決於關係16/SF，例如對於展頻因數SF=16而言，處理電 路1〇〇、200會操作CR值一個週期，對於SF = 4則處理cr值4 次（16/4)。 货仔器 v " 且「則始週期j 理，第一 CR值會初次輸入位置c〇並且每一位置α(值=〇)丨 内容會往右移動一個位置。暫存器Rr的位置c〇接收實數」 分，並且暫存器Ri的位置C0則接收虛數成分。複合係數1 根據暫存器值計算並從圖3的結合電路輪 调W，並如上述： 擇性fe制加法器樹枝狀。然後再次位移 。 、仔為位置的值 如此暫存器位置Ci中i> 1接收來自暫存哭 讦态份置Ci-Ι的值，

且下一個CR值輸入位置C0，分別用於矣 ,y 、母—暫存器Rr、R ;、、、後在週期期間處理會重複至整組 1 K值都依序輸入位 1244283 (10) 發明說明續頁 C0-C15。當整組的所有 _ ^ 值輸入位置C0和每個依序位置，直到最後一個CR值移出位 置C 1 5。因此，對於CR組N值而言，在每個運算週期都有n+ 1 5 輸出值。一般而言，在系統用X暫存器位置設定之處，運 算週期會從一組N值產生N+(X-l)輸出值。 在每個處理週期輸入加法器樹枝狀電路的作用輸入數等 於16/SF ’當CR值處理超過一次，即是81^16，則每一週期 會啟用不同的輸入組。對於展頻因數SF = 8而言，第一運算 週期由通道碼CC0至CC7的前八位元所控制。如此，圖2A 的加法器元素Al、A2、A5、A6和圖2β的加法器元素A15、 Ai6、A19和A20會啟用來接收來自位置⑶至〇之值。在此 第-運算期間’所有剩餘輸入若接收零值也會運作。 在第二週期期間，加法器元素A3、A4、A7、八8和八17、 A18、A21、A22的輸入都备鉍田 、，,、，△ + … F曰啟用，以接收來自暫存器1^和

Rl ^ m肖#他加法器樹枝狀輸入。對於展頻因數 =—1而’’作用輸入較好是第-週期來自暫存器位置C0、 、卜週期來自C2、C3’如此最後第八週期就為叫⑶。 圖2A和2B的韓換哭】n】念止 ’ E，據此^ 應至展頻因數盯的啟用信號 :5 "制來自暫存器—加法器元素輸入之啟用。 中二:了尺寸HxW的系統傳輸係數矩陣Μ的方塊圖其 為根據通訊系統的較佳最 矩陣的+二」 主双 4 了填滿 期，每—運算週期都+ $ 丁十久運异週 向量之值。對於碼控制，以判心矩陣上-列 、系列Ν值其中,57而言，每—矩陣列包 -15- 1244283 (ii) 含W = 72值，如此會處理該系列直到最後一 4 一個暫存器位置。N、W和Η可根據特定通訊 在3GPP内，標準資源單元RU由展頻因數 頻因數S F代表特定RU的每位元片碼數，或位 具有展頻因數SF = 8的RU其位元率為具有展3 R U之兩倍。如此，如圖5的列7和8内所示， 用於展頻因數為16的每一 RU，如此只需要一 設定過暫存器Rr和心的處理週期。展頻因絮 要兩個處理週期，因此佔用矩陣的兩列。對 於4而言，RU佔用矩陣的4列用於通過四個通 地，展頻因數等於2的RU佔用8列，並且展歩 RU佔用全部16列。該系統設計成若佔用15列 數等於16執行RU的最終運算。否則，矩陣的 滿零，因為其他任何展頻因數都無法填入一 類似地，對於其他所有組合而言，當佔用剩 會用適當的展頻因數容納。 如圖5内所示，對於展頻因數1 6而言，矩 填入計算過的迴旋結果係數值。對於其他所 言，由於啟用信號E控制加法器樹枝狀輸入 端或兩端上會產生連續零的區塊，而在處理 的零值。例如，對於展頻因數S F = 8而言，因 器前8位置隨附的輸入，所以列1的最後8個 在第一操作週期的最後8週期包含零值。類 置C0至C7隨附的加法器樹枝狀輸入未啟用， 發明說明續頁 固N值通過最後 系統而改變。 S F所定義。展 -元率。因此， 填因數S F = 1 6白勺 矩陣A H的一列 個通道回應值 :等於8的RU需 於展頻因數等 道回應。類似 K因數等於1的 ，將以展頻因 最後一列會填 個矩陣列内。 下的列，系統 陣的所有列都 有展頻因數而 ，在矩陣列一 期間強迫選擇 為只啟用暫存 值為零，並且 似地，因為位 並且在弟二通 1244283 (12) 發明說明續頁 過的頭8處理反覆時位置C8至C15具有零值，則矩陣（隨附 第二處理週期結果）内列2的前8值為零。 圖6顯示在展頻因數S F二1的加法器元素上啟用信號E的效 果。在通道回應的第一通過期間，因為受到啟用信號E的 控制，從位置C 1至C 1 5的加法器樹枝狀輸入並未啟用，所 以加法器元素A 5和A 1 9只會處理來自位置C 0的輸入。在第 二通過期間，當只有暫存器位置C15提供啟用的輸入給加 法器，則來自暫存器位置C 1的輸入提供單獨輸入至加法器 樹枝狀等等，直到第十六週期。 雖然已經藉由參考某些特定具體實施例來說明部分本發 明，這些細節用於指示而非限制。精通此技術的人士就能 了解，在不悖離此處說明的本發明精神和領域之下，可對 結構以及操作模式方面可進行許多修改。 圖式簡單說明 圖1顯示一包含多重片碼的中置碼之時槽結構，本發明 運作其上。 圖2 A顯示用於將通道回應的實數部分迴旋的裝置。 圖2B顯示用於將通道回應的虛數部分迴旋的裝置。 圖3顯示用於將圖2 A和圖2B裝置的輸出加總，以產生用 於建構系統傳輸係數矩陣的實數和虛數輸出之裝置。 圖4顯示顯示用於圖2 A和圖2B的加法器樹枝狀輸入之較 佳電路。 圖5顯示系統傳輸矩陣複合連結調換AH的尺寸。 圖6顯示展頻因數1的系統傳輸矩陣複合連結調換AH之尺 1244283 (13) 100 電 路 圖 200 電 路 圖 A1-A14 元 素 Rr 暫 存 器 cc 通 道 碼 CC0至 CC15 位 元 TCI 的 互 補 裝 置 TC2 二 的 互 補 裝 置 AC 輸 出 jAD 輸 出 Ri 暫 存 器 A15-A28 元 素 BD 輸 出 jBC 輸 出 101 轉 換 器 發明說明續頁

-18-

Claims (1)

1244283 拾、申請專利範圍 、處理一系列資料值V 1至V的抽 數m從1到x的资#处 x ^ ' 的具枓值\^對應至複數A +jB ，j 具有p位元二 m m " 乂值，其中N為大於1的整數 系列資料值V、至η，其中每-整數…至 ν，义應至複數aVjBv該裝置包含： • 成刀证牙夕暫存器RR和一虛數成分召 Ri ： 」 每一暫存器都具有—系列2n位置Ci， 至 2N ; - 每一暫#器都分別隨附-實數成分加法器 RA,以及分別隨附—虚數成分加法器電路I Ar、 每一加法器電路都具有一系列2Ν-,選擇性R ^ Ik ’其中每一整數k從1至2N-1 ; /「數成刀加法器電路rar和暫存器心耦名 入1k接收來自暫存器位置C2k-1的資料，並中 從 1至 2N-i ; '、 S虛數成刀加法器電路iAr和暫存器〜耦名 入1k接收來自暫存器位置C2k的資料，其中每{| 至 2N_i ; 該實數成分加法器電路RAi和暫存器舍 入1k接收來自暫存器位置C2k的資料，其中每^ 至 2ν·ι ; 該虛數成分加法器電 ，其中整 中 j = ， 來產生一 的資料值 移暫存器 數i都從1 :路 RAr、 IAj ； 控制輸入 ，如此輸 ^個整數k ，如此輸 整數k從1 ，如此輸 整數k從1 路IA!和暫存器Ri耦合，如此輸 1244283 _ 申請專利範圍續頁 入Ik接收來自暫存器位置C2k-1的資料，其中每個整數k 從1至2n_i ; 每一輸入都可透過每一暫存器位置隨附的控制位元來 控制，其中該控制位元會集合對應至2N位元二進位值並 且暫存器Rr的位置Ci隨附之每一控制位元B,和暫存器心 的對應位置Ci之該控制位元B 1相同，其中每一整數i從1 至2N，如此根據該控制位元之值，該輸入會接收來自其 耦合位置的資料，當成該接收的資料之值或反向值； 每一加法器電路都具有一輸出，用於輸出其個別可控 制輸入所接收的值總合； 一實數成分結合器電路，其耦合至該實數成分加法器 電路RAr、該輸出，用於輸出一已處理值V’p的一 結合實數成分值A ’ p ; 一虛數成分結合器電路，其耦合至該虛數成分加法器 電路IAr、IA^該輸出，用於輸出一已處理值V’p的一結 合虛數成分值j B ’ p ;以及 該暫存器Rr、心可操作來將個別位置Ci-1至位置Ci的 該資料位移，其中每一整數i從2至2N，並在位置C 1内接 收新資料而產生下一經處理之值V ’ P+ i。 2.如申請專利範圍第1項之裝置，該處理已接收之CDMA通 訊資料，在此該系列資料值V i至Vx代表一具有2M展頻因 數的通訊信號之通道回應值，其中Μ為小於等於N的正 整數，2Ν位元二進位值代表該通訊信號隨附的一通道碼 值，並且一系列資料值V ’ ！至V ’ y代表一列系統傳輸係數 1244283 _ 申請專利範圍績頁 矩陣值，進一步包含： 一控制電路，可根據一通訊（對應至要處理的該資料 值串列）的該展頻因數，於操作上控制該暫存器和加法 器電路； 該控制電路可操作來依序將一系列資料值V i至vx(被 一系列2N-1零值跟著）輸入至該暫存器2N_M次，以產生2N_V 串資料值V’y，其中y二x + 2N-l，每一代表一列該系 統傳輸係數矩陣值；以及 當2M<2N時，該控制電路可操作來選擇性啟動和關閉 該加法器電路的輸入，如此每次該系列資料值V i至Vx輸 入該等暫存器内，來自每一暫存器不同2M輸入集合就會 啟動，而其他加法器輸入則關閉。 3. 如申請專利範圍第2項之裝置，其中N=4，如此每一暫 存器都具有十六位置並且其中每一加法器電路都具有八 個輸入以及七個加法器形成的樹。 4. 如申請專利範圍第2項之裝置，其中每一加法器電路包 含一 2^-1加法器形成的樹。 5. 如申請專利範圍第4項之裝置，其中該暫存器位置資料 為二進位值，並且每一加法器電路輸入包含一選擇性運 算的二的互補電路，若該對應的控制位元為一或該接收 值的該二的互補，或該控制位元為零，則用於接收來自 對應暫存器位置的輸入之值。 6. 如申請專利範圍第5項之裝置，其中： 該實數成分結合器電路包含一減法器，用於從和該虛 1244283 ι_ 申請專利範圍績頁 數成分暫存器^耦合的該實數成分加法器電路RAii輸 出值中，減去耦合至該實數成分暫存器Rr的該實數成分 加法器電路RAr之該輸出，以產生該結合的實數成分 值；以及 該虛數成分結合器電路包含： 一加法器，用於將和該實數成分暫存器1?^耦合的該 虛數成分加法器電路IAR之輸出值與和該虛數成分暫 存器^^耦合的該虛數成分加法器電路RAi之輸出值相 加，以產生一加總值；以及 一耦合至該加法器的二的互補電路，以接收該加總 值並產生一二的互補，來當成該已組合的虛數成分 值。 7. 如申請專利範圍第1項之裝置，其中每一加法器電路包 含一 2^-1加法器形成的樹。 8. 如申請專利範圍第7項之裝置，其中該暫存器位置資料 為二進位值，並且每一加法器電路輸入包含一選擇性運 算的二的互補電路，若該對應的控制位元為一或該接收 值的該二的互補，或該控制位元為零，則用於接收來自 對應暫存器位置的輸入之值。 9. 如申請專利範圍第8項之裝置，其中： 該實數成分結合器電路包含一減法器，用於從和該虛 數成分暫存器^耦合的該實數成分加法器電路RA!之輸 出值中，減去耦合至該實數成分暫存器Rr的該實數成分 加法器電路RAr之該輸出，以產生該結合的實數成分 1244283 申請專利範圍績頁 值；以及 該虛數成分結合器電路包含： —力口 、、太突 虛數成分;;二=和該實數成分暫存器⑽合的該 存器^合的數值與和該虛數成分暫 加， 业數成刀加法器電路RA,之輸出值相 以屋生-加總值；以及 值並=::该加法器的二的互補電路’以接收該加總 值：A —二的互補，來當成該已組合的虛數成分 ⑴·數種特別用於處理-系列資料值'至Vx的方法，A中整 數續⑷的資料值^對應至複數;万；:；； 具有 2Np - — m J m * T J- V-l 7 —進位值’其中N為大於！的整數，來產生一 系肩料值V，i至V，y，其中每一^ v，對 y /、于母正數P從1至y的資料值 二對應土複數A，p+jB，p，該方法包含： 哭…位移暫存器〜和-虚數成分位移暫存 .1 ’母—暫存器都具有一系列π位置Cl，Α中每一整 數1從1至9Ν > /、丁呼正 母一位置都具有一零值當成其初始内容； :存器都分別隨附-實數成分加法器電路RAr、RAi 刀別隨附-虛數成分加法器電路IAr、％ ;每一加 二電路都具有一系列2Ν·,選擇性可控制輪入…中每 ^崎1至2化該實數成分加法器電路W和該暫存 合’如此輸入、接收來自暫存器位置叫的資 中每—整數⑷至2Ν·1;該虛數成分加法器電路IAr 和该暫存器rr耦合，如此該輸入Ik接收來自暫存器位置 1244283 申請專利範園績頁 C2k的貝料，其中每一整數&從1至 器電路RAl和該暫存哭…二，、：…分加法 存心耦& ，如此孩輸入\接收來自 位置C2k的資料，其中每-整—，該虛 數成…器電路IAl和該暫她，合， μ來自暫存器位置咖的資料，其中每一整：购 土 2Ν 1，每一輸入都可透過每— 位元來控制，在此”制… ^附的控制 r 4幺制位凡會集合對應至該2N位元一 並且暫存器〜的位置⑽附之每-控制位元： ::存器R,的位置Ci隨附之每-控制位元B,，”每 义Γ 至2N’如此該輸入根據該控制位元值，接收 來自該位置的資料至並 接收 反向值；每一加、去如不、"^成琢位置内容的值或 母加h電路Hn 可控制輸入所接收的值總合； 二出其個別 合至該實數成分加法 …刀結合器電路· 山从人 RAr、RA!的輸出，用w ,人 出一、、、口 a的貫數成分值· %\ 人 二、占 值 及—虛數成分結合器兩效士 石至孩虛數成分力口法哭雨 叩甩各耦 古口口私路1八,、ΙΑι的輸出， 一結合的虛數成分值；以及 軸出 利用N將個別位置叫的内容位移至位置Cl，A中每 從2至2N、接收該眘教 ，、中母〜i ,'成刀成實數暫存器rr的位置P <新内谷’以及接收該虛數成分Bm當 置ci 位置ci之新内容，來依 — 數^存為的 對應至複數aVjB，的已二母—貧料值、，藉此產生 數成分結合器電路所輸出的已社 。為孩實 為該虚數成分結合器電;數“值’並且 兒各所知出的已結合虛數成分值。 1244283 _ 申請專利範圍績頁 11. 如申請專利範圍第10項之方法，其處理已接收的CDMA 通訊資料，在此該系列資料值Vi至Vx代表一具有2M展頻 因數的通訊信號之通道回應值，其中Μ為小於等於N的 整數，2Ν位元二進位值代表該通訊信號隨附的一通道碼 值，並且一系列資料值V ’ i至V ’ y代表一列系統傳輸係數 矩陣值，進一步包含： 依序將一系列資料值V!至Vx(被一系列2N-1零值跟著） 輸入至該暫存器2Ν·Μ次，以產生2N_M串資料值V ’ i至V ’ y， 其中y = x + 2N-l，每一代表一列該系統傳輸係數矩陣值； 以及 當2m<2n時，選擇性啟動和關閉該加法器電路的輸入， 如此每次該系列資料值V i至Vx輸入該等暫存器内，來自 每一暫存器不同2M輸入集合就會啟動，而其他加法器輸 入則關閉。 12. 如申請專利範圍第11項之方法，其中處理包含： 從和該虛數成分暫存器Rr耦合的該實數成分加法器電 路RAi之該輸出值中，減去耦合至該實數成分暫存器Rr 的該貫數成分加法器電路R A R之該輸出值，以產生該結 合的實數成分值；以及 用於將和該實數成分暫存器、耦合的該虛數成分加法 器電路IAR之輸出值與和該虛數成分暫存器^^耦合的該 虛數成分加法器電路RAI之輸出值相加，以產生一加總 值並產生一二的互補，而當成該已結合的虛數成分值。 13. —種特別用於處理一系列雙元素資料值V i至Vx的裝置， 1244283 申請專利範圍績頁 其中整數m從1到X的資料值Vm對應至具有N位元二進位 值的一第一元素Am和一第二元素Bm，其中N為正偶整 數，來產生一系列資料值V ’ i至V ’ y，其中每一整數p從1 至y的資料值V ’ p對應至一第一元素A ’ p和一第二元素 B’p，包含： 一第一元素位移暫存器R i和一第二元素位移暫存器 R2， 每一暫存器Ri、R2都具有一系列N位置Ci，每一整數i 都從1至N ; 每一暫存器Ri、R2都分別隨附一第一元素加法器電路 Au'Au，以及一第二元素加法器電路A21、A22; 每一加法器電路都具有一系列N/2選擇性可控制輸入 Ik，每一整數k從1至N/2 ; 每一加法器電路輸入都和不同的暫存器位置耦合，來 接收其資料； 每一加法器電路輸入都可透過個別暫存器位置隨附的 控制位元來控制，其中該控制位元會集合對應至N位元 二進位值並且暫存器Rr的位置Ci隨附之每一控制位元B, 和暫存器h的對應位置Ci之該控制位元B,相同，其中每 一整數i從1至N，如此根據該控制位元之值，該輸入會 接收來自其耦合位置的資料，當成該接收的資料之值或 反向值； 每一加法器電路都具有一輸出，用於輸出其個別可控 制輸入所接收的值總合； 1244283 _ 申請專利範圍續頁 一第一元素結合器電路耦合至該第一元素加法器電路 A !，j、A j 2的輸出，用於輸出已處理的值V ’ p的一第一元 素值A ’ p ; 一第二元素結合器電路耦合至該第二元素加法器電路 A2，l、A2,2的輸出，用於輸出已處理的值V ’ p的一第二元 素值B ’ p ;以及

該暫存器Rr、h可操作將其個別位置的資料位移，並 接收新的資料而產生下一已處理值V ’ p+ i。 14.如申請專利範圍第13項之裝置，其中： 該第一元素加法器電路A i i和該暫存器R }轉合，如此 輸入Ik接收來自暫存器位置C2k-1的資料，其中每一整數 k從1至N/2 ; 該第二元素加法器電路A21和該暫存器R i耦合，如此 輸入Ik接收來自暫存器位置C2k的資料，其中每一整數k 從1至N/2 ;

該第一元素加法器電路A12和該暫存器R2搞合，如此 輸入Ik接收來自暫存器位置C2k的資料，其中每一整數k 從1至N/2 ; 該第二元素加法器電路A2 2和該暫存器R2搞合，如此 輸入Ik接收來自暫存器位置C2k-1的資料，其中每一整數 k從1至N/2 ;以及 該暫存器R i、R2可操作來將個別位置Ci -1至位置Ci的 資料位移，其中每一整數i從2至N，並在位置C 1内接收 新資料而產生下一已處理值。 1244283 _ 申請專利範圍續頁 15.如申請專利範圍第14項之裝置，其處理已接收的CDMA 通訊資料，在此該系列資料值V i至Vx代表一具有2M展頻 因數的通訊信號之通道回應值，其中Μ為整數並且 2Μ£_Ν，Ν位元二進位值代表該通訊信號隨附的一通道碼 值，並且一系列資料值¥'至V’y代表一列系統傳輸係數 矩陣值，進一步包含： 一控制電路，可根據一通訊（對應至要處理的該資料 值串列）的該展頻因數，操作來控制該暫存器和加法器 電路； 該控制電路可操作來依序將一系列資料值Vi至Vx(被 一系列N-1零值跟著）輸入至暫存器N/2M次，以產生N/2M 串資料值¥'至V’y，其中y = x + N-l，每一代表一列系統 傳輸係數矩陣值；以及 當2M<N時，該控制電路可操作來選擇性啟動和關閉該 加法器電路的輸入，如此每次該系列資料值V i至Vx輸入 該等暫存器内，來自每一暫存器不同2”輸入集合就會啟 動，而其他加法器輸入則關閉。